JPS6189668A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6189668A JPS6189668A JP21204084A JP21204084A JPS6189668A JP S6189668 A JPS6189668 A JP S6189668A JP 21204084 A JP21204084 A JP 21204084A JP 21204084 A JP21204084 A JP 21204084A JP S6189668 A JPS6189668 A JP S6189668A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- self
- single crystal
- aligning manner
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000013078 crystal Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 abstract description 9
- 239000011521 glass Substances 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- JVJQPDTXIALXOG-UHFFFAOYSA-N nitryl fluoride Chemical compound [O-][N+](F)=O JVJQPDTXIALXOG-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 29
- 239000010408 film Substances 0.000 description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 206010067482 No adverse event Diseases 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、超高速、高集積の半導体装置に一般的に応用
される半導体装置の製造方法に関する。
される半導体装置の製造方法に関する。
従来例の構成とその問題点
半導体装置の高速化、高集積化に伴なって、微細加工技
術、自己整合技術が不可決になってきている。さらに、
バイポーラ型では層厚さ方向の薄膜化と制御が重要にな
っている。これらを実現するため種々の構造が提案され
ている。その−例を第1図に挙げる。
術、自己整合技術が不可決になってきている。さらに、
バイポーラ型では層厚さ方向の薄膜化と制御が重要にな
っている。これらを実現するため種々の構造が提案され
ている。その−例を第1図に挙げる。
同図からも明らかなように自己整合型プロセスにするた
めに複流な多層の薄膜を繰り返し使用している。先ず、
第1図aのようにP型基板1に忙埋込2を行ない、続い
て、Nエピ層3,3′を形成する。この時、エピ成長中
にN+埋込2が公知のようにもち上がる。この後薄い酸
化膜4.窒化膜6、ドープ多結晶7リコン6さらに、窒
化膜7゜酸化膜8と5層積み重さね1通常の露光技術に
よりパターン形成を行なう。例えばドライエッチ技術に
よって、上記5層を順次選択的に除去し、最後に、Nエ
ピ層3′をエッチし、メサ形状を形成する。
めに複流な多層の薄膜を繰り返し使用している。先ず、
第1図aのようにP型基板1に忙埋込2を行ない、続い
て、Nエピ層3,3′を形成する。この時、エピ成長中
にN+埋込2が公知のようにもち上がる。この後薄い酸
化膜4.窒化膜6、ドープ多結晶7リコン6さらに、窒
化膜7゜酸化膜8と5層積み重さね1通常の露光技術に
よりパターン形成を行なう。例えばドライエッチ技術に
よって、上記5層を順次選択的に除去し、最後に、Nエ
ピ層3′をエッチし、メサ形状を形成する。
次に、この上に、又、酸化膜、厚い窒化膜の2層をパタ
ーン形成し1選択酸化を行ない、酸化膜9により分離を
行なう。そして、窒化膜、酸化膜を除去する(第1図b
)。さらに、窒化膜7を除去した後、多結晶シリコン膜
10を形成して熱処理を行うと、ドープ多結晶シリコン
6の不純物が多結晶シリコンに拡散するため、エツチン
グによって1選択的に高濃度部分が除去されNエピ層3
に接続される多結晶シ1リコン膜10が残存形成される
。しかし、段差部などはエツチングされ易いために多結
晶シリコン1oはNエピ層3から分離されてしまうこと
が多い。この後酸化処理により多結晶シリコン膜10を
酸化し、酸化膜11を形成する。この後、コンタクト窓
を開口後、アルミ配線12を行い、第1図dの最終構造
を得る。
ーン形成し1選択酸化を行ない、酸化膜9により分離を
行なう。そして、窒化膜、酸化膜を除去する(第1図b
)。さらに、窒化膜7を除去した後、多結晶シリコン膜
10を形成して熱処理を行うと、ドープ多結晶シリコン
6の不純物が多結晶シリコンに拡散するため、エツチン
グによって1選択的に高濃度部分が除去されNエピ層3
に接続される多結晶シ1リコン膜10が残存形成される
。しかし、段差部などはエツチングされ易いために多結
晶シリコン1oはNエピ層3から分離されてしまうこと
が多い。この後酸化処理により多結晶シリコン膜10を
酸化し、酸化膜11を形成する。この後、コンタクト窓
を開口後、アルミ配線12を行い、第1図dの最終構造
を得る。
以上のプロセス説明で明らかなように、従来はプロセス
そのものが複雑に多層の薄膜を使用して。
そのものが複雑に多層の薄膜を使用して。
いるため、エツチングにおける選択性や制御性ないしは
薄膜厚さ制御に非常な精度が要求される点、エツチング
による断線や、凹部における汚染の残存し易い事、エツ
チングによる溝深さの制御が高精度に必要な事、さらに
エピ成長において埋込みの持ち上がりのある事やイオン
注入による結晶欠陥の他、急峻な接合を得難い点などの
種々の問題点を有している。
薄膜厚さ制御に非常な精度が要求される点、エツチング
による断線や、凹部における汚染の残存し易い事、エツ
チングによる溝深さの制御が高精度に必要な事、さらに
エピ成長において埋込みの持ち上がりのある事やイオン
注入による結晶欠陥の他、急峻な接合を得難い点などの
種々の問題点を有している。
他にも種々の方法が提案されてはいるが、いずれも全く
同様の問題点を抱えており、これらの解決がこれら半導
体装置の実用化において必要な事項となっている。
同様の問題点を抱えており、これらの解決がこれら半導
体装置の実用化において必要な事項となっている。
発明の目的
本発明は、以上のような問題点を解決し、自己整合的に
微細な構造(平面及び深さ方向〕及び同時に急峻な接合
をも実現せしめる新しい半導体装置の製造方法を提供す
る。
微細な構造(平面及び深さ方向〕及び同時に急峻な接合
をも実現せしめる新しい半導体装置の製造方法を提供す
る。
発明の構成
本発明は半導体層上に単結晶半導体を自己整合的に形成
し、さらに絶縁層上に形成される多結晶半導体を自己整
合的に所定量エツチングする半導体装置の製造方法であ
って、これにより微細構造の半導体装置を得ることがで
きるものである。
し、さらに絶縁層上に形成される多結晶半導体を自己整
合的に所定量エツチングする半導体装置の製造方法であ
って、これにより微細構造の半導体装置を得ることがで
きるものである。
実施例の説明
以下、本発明に係る実施例を図面とともに説明する。
第2図aに示すように、P型(111)39cmのSl
ウエノ・−11にN+埋込み層12を形成し。
ウエノ・−11にN+埋込み層12を形成し。
高圧酸化により、熱酸化膜13を0.2pm厚形成し、
同時に巾1.4μm長さ10μmのエミッタ一部開口1
4を設けた。この工程は従来より使用されている通常の
工程である。
同時に巾1.4μm長さ10μmのエミッタ一部開口1
4を設けた。この工程は従来より使用されている通常の
工程である。
次に本発明の特徴である低温単結晶−非単結晶成長エピ
技術により自己整合的に単結晶16゜16.17を成長
せしめる。尚16’ 、16’ 、17’は熱酸化膜1
3上に成長した多結晶層である。
技術により自己整合的に単結晶16゜16.17を成長
せしめる。尚16’ 、16’ 、17’は熱酸化膜1
3上に成長した多結晶層である。
(第2図b) 先ず、試料をいわゆる分子線エピ装置内
に装填し、 10−’ torrの真空中900℃1分
の清浄化を行った後、温度を660℃に下げ、電子銃で
加熱、蒸発した$1ビームを約6人/Sで試料上に照射
する。Nドープに対しては、sbをイオン化セルから照
射し、Pドープに対してはGaを別のイオン化セルから
照射した。最初のN層15 、15’は厚さ0.3pm
、79度10 ” 7/ cA、次(7)P層16 、
18’は、厚さ0.2μm、濃度2X1018/ cA
、最後のN”li’j 17 、.17’は、厚さ0
.311m 。
に装填し、 10−’ torrの真空中900℃1分
の清浄化を行った後、温度を660℃に下げ、電子銃で
加熱、蒸発した$1ビームを約6人/Sで試料上に照射
する。Nドープに対しては、sbをイオン化セルから照
射し、Pドープに対してはGaを別のイオン化セルから
照射した。最初のN層15 、15’は厚さ0.3pm
、79度10 ” 7/ cA、次(7)P層16 、
18’は、厚さ0.2μm、濃度2X1018/ cA
、最後のN”li’j 17 、.17’は、厚さ0
.311m 。
濃度lX10”/d である。
この後、さらにイオン注入によりAsイオンを30KV
、10” ’ / cAを表面層に注入した。
、10” ’ / cAを表面層に注入した。
なお、最後のN+層17 、17’のかわりにp−7脅
。
。
i層N一層を形成しておき、高濃度のイオン注入を行っ
てもよいことも確認された。この時、注入イオンの熱処
理後の不純物分布のすその部分が2層16にかかる。こ
の濃度がP層の濃度2×1018に対して、低い4×1
017 に調整した。このため、イオン注入熱処理とい
った拡散による不安定要素が入っても、PIJ16の厚
み制御に対して。
てもよいことも確認された。この時、注入イオンの熱処
理後の不純物分布のすその部分が2層16にかかる。こ
の濃度がP層の濃度2×1018に対して、低い4×1
017 に調整した。このため、イオン注入熱処理とい
った拡散による不安定要素が入っても、PIJ16の厚
み制御に対して。
何らの悪影響のないことが実証された。
以上のエピ成長で柱状単結晶部15,16.17が自己
整合的に単結晶開口部4上に成長する。走査電子顕微鏡
で、その断面を観察した所、開口1.4μm巾に対し、
先端層17では、1.55μmとわずかに広がっていた
が、自己整合的に開口部上に直角に形成され、通常のエ
ピ成長時のパターン流れのように斜めに幀いているのは
全く認められなかった。この成長時、絶縁膜上に多結晶
層15’ 、 16’ 、 17’が同じ厚さで形成さ
れる。この理由は、シリコンの600〜700℃での絶
縁膜上への耐着V?!、数はほぼ1に近く、蒸着速度が
早いため、再離脱しないためである。又、絶縁膜には、
単結晶のような整った結晶核(面)がないため、無秩序
な核形成が生じ、それが柱状に成長してゆく。以上の例
では、粒径約50Aの柱状結晶が認められた。なお基板
温度を下げても、開口部4上には単結晶が成長するが、
絶縁膜上には6oot:以下程度で非晶質化し始める。
整合的に単結晶開口部4上に成長する。走査電子顕微鏡
で、その断面を観察した所、開口1.4μm巾に対し、
先端層17では、1.55μmとわずかに広がっていた
が、自己整合的に開口部上に直角に形成され、通常のエ
ピ成長時のパターン流れのように斜めに幀いているのは
全く認められなかった。この成長時、絶縁膜上に多結晶
層15’ 、 16’ 、 17’が同じ厚さで形成さ
れる。この理由は、シリコンの600〜700℃での絶
縁膜上への耐着V?!、数はほぼ1に近く、蒸着速度が
早いため、再離脱しないためである。又、絶縁膜には、
単結晶のような整った結晶核(面)がないため、無秩序
な核形成が生じ、それが柱状に成長してゆく。以上の例
では、粒径約50Aの柱状結晶が認められた。なお基板
温度を下げても、開口部4上には単結晶が成長するが、
絶縁膜上には6oot:以下程度で非晶質化し始める。
しかし、この状態においても、何ら本発明の趣旨に反し
ない。
ない。
次に弗硝酸酢酸(弗酸1.硝酸50.酢酸SO)で多結
晶層17′をほぼ選択エッチしてしまう。これは上記エ
ツチング液の単結晶に対する選択比が約35と非常に高
いためである。そして第2図Cのようにベース領域を残
す。
晶層17′をほぼ選択エッチしてしまう。これは上記エ
ツチング液の単結晶に対する選択比が約35と非常に高
いためである。そして第2図Cのようにベース領域を残
す。
次に、ベース領域18の濃度を上げるためにボロンカラ
スを薄く、0.3μm相当スピン塗布を行った。この時
、ガラス21は第3図に示すように主に凹みに耐着し、
900℃10分の熱処理後、ガラスを除去し、875℃
15分の追加熱処理で、はぼ多結晶層18全体に拡散し
、単結晶層N+層の周辺部に極くわずか拡散する。しか
し、N+層17の表面にはAsが高濃度にイオン注入さ
れているために問題はない。次に高圧酸化により、85
゜℃で0・1μmの酸化膜19を形成した後、L P
CV D法により酸化膜9を0.3μm追加形成した。
スを薄く、0.3μm相当スピン塗布を行った。この時
、ガラス21は第3図に示すように主に凹みに耐着し、
900℃10分の熱処理後、ガラスを除去し、875℃
15分の追加熱処理で、はぼ多結晶層18全体に拡散し
、単結晶層N+層の周辺部に極くわずか拡散する。しか
し、N+層17の表面にはAsが高濃度にイオン注入さ
れているために問題はない。次に高圧酸化により、85
゜℃で0・1μmの酸化膜19を形成した後、L P
CV D法により酸化膜9を0.3μm追加形成した。
次にベース、エミッター、コレクター開口を行ない、そ
れぞれAJの電極配線2oを行った(第2図d)。
れぞれAJの電極配線2oを行った(第2図d)。
得られたSl ウェハー11のモニタ一部分を利用して
N+PNN”P1%’y)の不純物濃度分布を、SIM
S法てよって解析した。SIMSにおける分解能では判
別できない位の相互拡散しか観察されず、はぼ実験条件
通りの厚さの層が確認された。さらに、得られたトラン
ジスターのしゃ断時性は約10GHz と高く、従来の
6〜6 G Hzに対して高速化が達成された。今後、
不純物濃度1.¥1厚さなどを最適化することで、iら
に高速化が達成されるであろう。
N+PNN”P1%’y)の不純物濃度分布を、SIM
S法てよって解析した。SIMSにおける分解能では判
別できない位の相互拡散しか観察されず、はぼ実験条件
通りの厚さの層が確認された。さらに、得られたトラン
ジスターのしゃ断時性は約10GHz と高く、従来の
6〜6 G Hzに対して高速化が達成された。今後、
不純物濃度1.¥1厚さなどを最適化することで、iら
に高速化が達成されるであろう。
発明の効果
以上の説明から明らかなように5本発明により自己整合
的に微細加工が実現できた。
的に微細加工が実現できた。
第1図a −dは従来の製造工程断面図、第2図a −
dは本発明の製造工程断面図、第3図は本実施例に係る
一工程を示す断面図である。 13・・・・・・熱酸化膜、15,16.17・・・・
・・単結晶層、16’ 、16’ 、17’・・・・・
・多、結晶層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
dは本発明の製造工程断面図、第3図は本実施例に係る
一工程を示す断面図である。 13・・・・・・熱酸化膜、15,16.17・・・・
・・単結晶層、16’ 、16’ 、17’・・・・・
・多、結晶層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
Claims (1)
- 第1の導電体基板域が絶縁層間に少なくとも開口部に
て露出され、その開口部に、低温単結晶−非単結晶エピ
成長技術により、同種及び異種の導電体を含む単結晶領
域を自己整合的に形成し、さらに選択的エッチングによ
って前記絶縁層上の多結晶層を自己整合的に所定量除去
する工程を含むことを特徴とした半導体装置の製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21204084A JPS6189668A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21204084A JPS6189668A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6189668A true JPS6189668A (ja) | 1986-05-07 |
Family
ID=16615871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21204084A Pending JPS6189668A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6189668A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021321A (ja) * | 1988-03-15 | 1990-01-05 | Ricoh Co Ltd | 液体噴射記録ヘッド |
US5252143A (en) * | 1990-10-15 | 1993-10-12 | Hewlett-Packard Company | Bipolar transistor structure with reduced collector-to-substrate capacitance |
EP0639760A1 (en) * | 1993-08-17 | 1995-02-22 | Yokogawa Electric Corporation | Semiconductor type differential pressure measurement apparatus and method for manufacturing the same |
US5947190A (en) * | 1996-11-22 | 1999-09-07 | Zexel Corporation | Heater core mounting structure |
-
1984
- 1984-10-09 JP JP21204084A patent/JPS6189668A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021321A (ja) * | 1988-03-15 | 1990-01-05 | Ricoh Co Ltd | 液体噴射記録ヘッド |
US5252143A (en) * | 1990-10-15 | 1993-10-12 | Hewlett-Packard Company | Bipolar transistor structure with reduced collector-to-substrate capacitance |
EP0639760A1 (en) * | 1993-08-17 | 1995-02-22 | Yokogawa Electric Corporation | Semiconductor type differential pressure measurement apparatus and method for manufacturing the same |
US5947190A (en) * | 1996-11-22 | 1999-09-07 | Zexel Corporation | Heater core mounting structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5476813A (en) | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor | |
JPH0744186B2 (ja) | 半導体装置の製造方法 | |
JPH0240923A (ja) | バイポーラ・トランジスタの製造方法 | |
JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
JPS63142807A (ja) | 半導体装置の製造方法 | |
US5846869A (en) | Method of manufacturing semiconductor integrated circuit device | |
JPS5999776A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
JPH02252267A (ja) | 半導体装置の製造方法 | |
JPS59186367A (ja) | 半導体装置の製造方法 | |
JPS6189668A (ja) | 半導体装置の製造方法 | |
US4587709A (en) | Method of making short channel IGFET | |
JPH01244666A (ja) | 半導体装置の製造方法 | |
JPS63207177A (ja) | 半導体装置の製造方法 | |
EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
JPH0482180B2 (ja) | ||
JPS6189667A (ja) | 半導体装置の製造方法 | |
JPS6189669A (ja) | 半導体装置の製造方法 | |
JPS594073A (ja) | 半導体装置の製造方法 | |
JPS5968949A (ja) | 半導体装置の製造方法 | |
KR940010915B1 (ko) | 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
JP2576373B2 (ja) | 半導体装置及びその製造方法 | |
JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
JPH0744183B2 (ja) | 半導体装置の製造方法 | |
JPH04129215A (ja) | 半導体装置の製造方法 | |
JPS6256669B2 (ja) |