KR910008979B1 - 금속열처리에 의한 고품위 다결정실리콘 박막형성방법 - Google Patents
금속열처리에 의한 고품위 다결정실리콘 박막형성방법 Download PDFInfo
- Publication number
- KR910008979B1 KR910008979B1 KR1019880017972A KR880017972A KR910008979B1 KR 910008979 B1 KR910008979 B1 KR 910008979B1 KR 1019880017972 A KR1019880017972 A KR 1019880017972A KR 880017972 A KR880017972 A KR 880017972A KR 910008979 B1 KR910008979 B1 KR 910008979B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- thin film
- silicon
- polycrystalline silicon
- impurities
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 20
- 238000000137 annealing Methods 0.000 title 1
- 239000002184 metal Substances 0.000 title 1
- 239000012535 impurity Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000010409 thin film Substances 0.000 claims description 58
- 238000010438 heat treatment Methods 0.000 claims description 48
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000001953 recrystallisation Methods 0.000 claims description 3
- 238000005204 segregation Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- -1 phosphorus ion Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 방법에 따라 수행한 주요공정 순서도.
제2도는 급속 열처리에 의한 비정질 실리콘 박막의 굴절율 변화도.
제3도 및 제4도는 붕소를 불순물로 이온주입한 실리콘 박막의 급속 열처리 후의 전기저항 변화도.
제5도는 인을 이온주입한 실리콘 박막의 급속 열처리 후의 전기저항 변화도.
제6도는 붕소와 인을 이온주입한 실리콘 박막의 급속 열처리 후의 전기저항 변화도.
제7도는 급속 열처리 후의 이온주입 실리콘 박막의 불순물 재분포 곡선도.
제8도 및 제9도는 실리콘 박막의 급속 열처리 후의 X-ray 회절 및 결정입자 크기의 변화도.
제10도는 주사형 전자 현미경으로 측정한 실리콘 박막의 결정입자 크기의 변화도.
제11도는 실리콘 박막의 열처리 전후의 표면상태의 변화도.
본 발명은 반도체 고집적회로(이하, IC라 한다) 제조방법에 관한 것으로, 특히 급속 열처리 공정에 의해 고품위의 다결정 실리콘 박막을 구현시키는 방법에 관한 것이다. 다결정 실리콘은 MOS 소자의 게이트와 연결재료용으로 그리고 바이폴라 트랜지스터의 에미터와 SRAM의 고저항재료등의 마이크로일렉트로닉스 소자 제조에 널리 사용되고 있다. 특히, 불순물이 주입된 다결정 실리콘인 경우에는 소자 제조에 필요한 여러차례의 고온 열처리 공정을 거침에 따라, 이온주입 불순물들의 활성화와 재분포 및 결정입자 크기의 변화에 의해 박막의 전기적, 구조적 특성이 변하기 때문에, 회로의 안정성과 성능에 큰 영향을 미치게 된다.
다결정 실리콘의 특성은 증착시의 온도, 압력, 가스 유량등의 증착조건에 의존하지만, 그 구조적 특성에 영향을 주는 가장 중요한 인자는 증착시의 반응온도이며, 600℃이하에서는 비정질형태로, 그 이상의 온도에서는 다결정실리콘 상태의 박막이 형성된다.
본 발명에서는 저압화학증착장치를 사용하여 비정질 실리콘을 100%사일렌 가스를 열분해하여 증착시키고, 급속 열처리 공정에 의한 매우 짧은 시간의 열처리로 기판에의 온도영향과 불순물들의 재분포를 최소화시키면서 불순물 이온의 활성화와 재결정화를 동시에 수행하여, 고품위의 다결정 실리콘 박막을 얻게 한다.
본 발명의 방법에 따라 수행한 주요 공정 순서도는 제1도에 도시되어 있다. 사용한 기판은 p형(100), 6-9ohm-cm의 4인치 약 10.16cm 실리콘 웨이퍼이며, 황산과 과산화수소의 4:1 혼합용액에서 110℃, 10분 세척하고 탈이온수로 세정한 후, 10:1 불산 용액에 10초간 담그어 표면의 자연산화막과 불순물을 제거하였다. 다결정 실리콘의 증착에 앞서 1000Å 두께의 산화규소를 TCE와 건조(dry) O2분위기에서 열산화시켜 성장시켰다.
불순물 주입은 상온에서 붕소와 인을 각각 50KeV(붕소)와 90KeV(인)의 에너지로 5E15 atoms/㎠ 이온 주입하였다.
불순물에 의한 오염 및 이온주입된 원자들의 외부 확산을 방지하고, 열처리시에 적외선 복사광의 반사를 감소시키기 위해 보호산화막으로 Vapox를 400℃에서 5000Å두께로 증착하였다.
급속 열처리 온도는 1000℃에서 1150℃까지 50℃간격으로 변화시켰고, 열처리 시간은 5초에서 30초까지 5초 간격으로 변화시켰다.
제2도는 열처리하지 않은 상태의 박막과 1150℃까지 50℃간격으로 변화시켰고, 열처리 시간은 5초에서 30초까지 5초 간격으로 변화시켰다.
제2도는 열처리하지 않은 상태의 박막과 1150℃, 15초 열처리한 박막의 굴절율의 변화를 나타낸 것이다.
굴절율은 4-6.5사이의 값을 나타내어 열처리 후 모든 비정질 실리콘의 굴절율이 다결정 구조의 값으로 거의 일정하게 변화함을 나타내 급속 열처리에 의해 저온에서 증착한 비정질 형태의 박막들이 다결정 형태로 변화되었음을 알 수 있다.
제3도 및 제4도는 붕소를 불순물로 이온주입한 620℃와 560℃에서 증착시킨 실리콘 박막의 급속 열처리 후의 전기저항 변화를 나타낸 것이다.
최소 표면 저항이 300hm/sq, 정도로 나타나 전기저항이 1.0E-3ohm-cm 범위임을 보여주고 있다. 이것은 소자 제조시 요구되는 1.0E-2-1.0E-4ohm-cm의 값을 충분히 만족시키고 있다.
그리고, 전기저항은 열처리 온도의 증가에 따라 현저하게 감소하고 있으나, 열처리 시간의 증가에 따른 변화는 극히 미소함을 보여주고 있고, 1000℃이상의 고온에서 10초 이상의 열처리로 이온주입된 불순물 이온들이 거의 모두 활성화됨을 알 수 있다.
또, 박막의 전기저항은 560℃에서 증착한 박막이 620℃에서 증착한 박막보다 전체적으로 20-30%정도 낮게 형성되어 나타나고 있고, 전기저항의 포화는 620℃에서 증착한 박막의 경우에 10-15초 이후, 560℃에서 증착한 박막의 경우에는 25초 이후에 나타나고 있다.
이러한 결과는 560℃에서 형성시킨 비정질 형태의 실리콘이 620℃에서 형성시킨 다결정 실리콘보다 열처리 과정에서 불순물 이온들의 활성화와 더불어 활발한 결정화를 일으켜, 이로인해 결정입자 크기가 증가한 것이 주원인이다.
제5도는 인을 이온주입한 560℃와 620℃ 박막의 전기저항의 변화를 나타낸 것이다. 전기저항은 붕소 주입의 경우와 같이 1.0E-3ohm-cm 범위를 나타내고 있으나, 붕소 주입의 경우보다 조금 높게 나타나고 있다.
또, 붕소 주입 박막과 같이 560℃에서 증착한 박막의 전기저항이 620℃에서 증착한 박막보다 낮게 나타났다.
이러한 붕소와 인 주입 웨이퍼의 전기저항의 차이는 다결정 실리콘 내부의 불순물 이온들의 고용도 차이에 의한 캐리어 농도의 변화에 의한 것이다.
또, 인을 주입한 동일한 박막을 1000℃에서 1150℃까지 50℃ 간격으로 반복적인 연속 열처리 공정을 수행한 결과, 전기저항의 감소와 증가에 의한 히스테리시스 현상은 전혀 나타나지 않았다.
위의 결과들로 보아 1000℃이상의 고온 급속 열처리 공정에서는 불순물 원자들의 편석에 의한 전기저항의 증가가 거의 나타나지 않고, 열처리 온도와 시간을 증가시킴에 따라 점차 전기전도도가 개선됨을 알 수 있다.
이러한 현상들은 결정입자 크기의 증대에 의한 총 결정입자 계면의 면적 감소와 결정구조적 이완현상에 의해 캐리어를 포획하는 결함들이 소멸되어 자유운반자가 증가되고, 결정입자 계면으로 편석되었던 일부 불순물 원자들이 안정한 결정체의 결정입자 내부로 재분포됨으로써 전기전도가 원활히 되기때문이다.
제6도는 붕소와 인을 이온주입한 박막의 급속 열처리 후의 전기저항을 증착온도에 따라 나타낸 것이다. 560-580℃에서의 저항값이 600℃이상에서의 값보다 작게 나타나, 저온에서 증착시킨 박막의 결정입자 성장이 초기에 다결정 상태로 증착시킨 박막보다 더 활발하게 일어남을 알 수 있다.
또, 열처리 후의 불순물 이온의 확산에 의한 재분포를 측정한 결과, 인을 5E15atoms/㎠로 이온주입한 박막을 1000℃, 10초 열처리한 경우 제7도와 같이 불순물 이온들이 다결정 실리콘 박막의 전체 두께(0.5㎛)에 걸쳐 재분포됨을 보였다.
이러한 결과는 불순물의 확산이 단결정 실리콘의 경우보다 매우 빠르게 일어남을 알 수 있는데, 이는 결정입자계면을 통해 불순물이 신속하게 확산되기 때문이다.
열처리 후 박막의 결정입자크기와 결정입자의 주된 성장방향을 X-ray 회절방법을 사용하여 측정하였다.
제8도 및 제9도는 이온주입 전의 시편을 1150℃, 20초로 급속 열처리한 후의 X-ray 측정결과를 나타낸 것이다.
열처리 전 X-ray 피크(peak)가 전혀 나타나지 않았던 580℃이하에서 비정질 형태로 증착된 박막은 열처리 후의 결정화에 의해 (111)결정면이 주도적인 완전한 다결정 형태로 변화하였고, 620℃에서 증착한 박막보다 결정입자 크기가 더 크게 나타나고 있다. 600℃에서 증착한 박막은 (311)결정면이 강하게 나타났고, 620℃에서 증착한 박막은 결정 성장 방향의 변화없이 오직 결정입자 크기만 증가하였다.
이러한 결과로 보아 열처리에 의한 결정입자 크기의 증대는 초기에 결정 형태로 증착된 박막의 경우에 어느 정도 제한적으로 증가하는 반면, 초기에 비정질 형태로 증착된 박막의 경우에는 결정입자 크기의 증대가 매우 급격하게 일어남을 알 수 있다.
제10도는 620℃에서 증착시킨 박막(a)과 560℃에서 형성시킨 박막(b)의 1150℃, 10초 열처리 후의 표면 상태를 주사형 전자 현미경으로 측정한 것인데, 비정질 형태로 증착한 박막의 결정입자 크기의 증가가 초기에 다결정 형태로 증착한 박막과 거의 같은 수준으로 일어나고 있음을 보여주고 있다.
또, 이와같은 현상은 앞에서 설명한 열처리 후의 박막의 전기저항의 측정결과, 즉 같은 주입량으로 이온 주입한 박막을 동일한 열처리 조건으로 공정을 수행했을때 560℃에서 증착시킨 박막이 620℃의 박막보다 낮은 전기저항을 나타낸 결과와 일치하고 있는데, 이는 저온에서 비정질 형태로 증착한 박막의 활발한 재결정화에 의한 결정입자 크기의 증가에 의한 것이다.
다결정 실리콘 박막의 표면 거칠기와 박막의 표면 특성은 후속 공정에 중요한 영향을 미치게 된다.
특히, 다결정 실리콘과 산화막 사이의 접합면과 다결정 실리콘상에 형성된 열산화막의 절연 강도 등의 특성 결정에 중요한 인자로 작용하게 되므로, 고집적회로에의 응용을 위해서는 표면특성이 우수한 박막의 증착이 요구된다.
제11도는 증착온도가 560℃와 620℃인 박막의 열처리 전후의 표면상태의 측정 결과를 나타낸 것이다. 560℃에서 증착한 박막은 열처리 전 상태에서 50Å정도를 나타내어 표면특성이 매우 우수하게 나타나고 있다.
또, 1150℃, 10초 열처리 후의 표면상태도 거의 변화하지 않고 완벽하게 보존되고 있다. 반면 620℃에서 증착시킨 박막의 표면상태는 560℃ 박막에 비해 상대적으로 매우 거칠게 나타났고, 열처리 후의 표면상태도 더욱 거칠어졌다.
이러한 현상은 박막내의 응력에 의해 실리콘이 결정입자 계면을 통하여 급속히 확산되어 표면에 힐록크(hillock)를 형성시킨 것에 기인한 것이다.
그러나, 표면 거칠기가 400Å이하로 나타나 보호 산화막을 사용하지 않은 경우의 1000Å정도에 비해 매우 개선된 결과를 보이고 있는데, 이는 Vapox에 의해 실리콘의 외부 확산이 억제된 결과이다.
이상에서 설명한 바와같이, 본 발명에서 제시한 효율적인 급속 열처리 공정을 사용하여, 초기에 600℃이하의 저온에서 비정질 형태로 증착한 박막을 급속 열처리하면 결정입자 계면에서의 불순물 원자들의 편석에 의한 전기저항의 증가없이 이온주입 불순물의 활성화와 재결정화를 동시에 성공적으로 수행하여, 전기적, 구조적 특성이 초기에 다결정으로 증착한 박막보다 우수한 고품위의 다결정 실리콘 박막을 얻을 수 있다.
Claims (2)
- 급속 열처리에 의해 다결정 실리콘 박막을 형성하는 방법에 있어서, 초기에 비정질 실리콘을 형성하고, 이 비정질 실리콘을 1000℃이상의 고온에서의 매우 짧은 열처리로, 기판에의 온도 영향과 불순물의 재분포를 최소화시키고 실리콘 외부확산에 의한 힐록크(hillock) 발생을 최소화시키면서 고품위의 다결정 실리콘으로 변환시키는 단계를 포함하는 것을 특징으로 하는 급속 열처리에 의한 고품위 다결정 실리콘 박막 형성방법.
- 급속 열처리에 의해 다결정 실리콘 박막을 형성하는 방법에 있어서, 초기에 비정질 실리콘을 형성하고, 붕소와 인을 불순물로 이온주입하며, 이 비정질 실리콘을 1000℃이상의 고온에서의 매우 짧은 열처리로, 이온주입 불순물 원자들의 편석에 의한 전기 저항의 증가없이 이온주입 불순물의 활성화를 수행하고 비정질 실리콘의 완전한 재결정화를 동시에 수행하여 고품위의 다결정 실리콘으로 변환시키는 단계를 포함하는 것을 특징으로 하는 급속 열처리에 의한 고품위 다결정 실리콘 박막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880017972A KR910008979B1 (ko) | 1988-12-30 | 1988-12-30 | 금속열처리에 의한 고품위 다결정실리콘 박막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880017972A KR910008979B1 (ko) | 1988-12-30 | 1988-12-30 | 금속열처리에 의한 고품위 다결정실리콘 박막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900010949A KR900010949A (ko) | 1990-07-11 |
| KR910008979B1 true KR910008979B1 (ko) | 1991-10-26 |
Family
ID=19280969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880017972A KR910008979B1 (ko) | 1988-12-30 | 1988-12-30 | 금속열처리에 의한 고품위 다결정실리콘 박막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910008979B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525436B1 (ko) * | 2001-05-25 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 |
| KR100766038B1 (ko) * | 2006-05-22 | 2007-10-11 | 한양대학교 산학협력단 | 도펀트 활성화 방법 |
-
1988
- 1988-12-30 KR KR1019880017972A patent/KR910008979B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900010949A (ko) | 1990-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
| US4053335A (en) | Method of gettering using backside polycrystalline silicon | |
| US5198371A (en) | Method of making silicon material with enhanced surface mobility by hydrogen ion implantation | |
| US5387541A (en) | Method of making silicon-on-porous-silicon by ion implantation | |
| EP0030457B1 (en) | Method of manufacturing a silicon wafer with interior microdefects capable of gettering | |
| US4181538A (en) | Method for making defect-free zone by laser-annealing of doped silicon | |
| US4214918A (en) | Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam | |
| KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
| US4111719A (en) | Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium | |
| JPH0582750B2 (ko) | ||
| Dumin et al. | Autodoping of silicon films grown epitaxially on sapphire | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| US6686255B2 (en) | Amorphizing ion implant local oxidation of silicon (LOCOS) method for forming an isolation region | |
| US6670259B1 (en) | Inert atom implantation method for SOI gettering | |
| US5306939A (en) | Epitaxial silicon wafers for CMOS integrated circuits | |
| KR910008979B1 (ko) | 금속열처리에 의한 고품위 다결정실리콘 박막형성방법 | |
| JPH09283529A (ja) | 半導体基板の製造方法およびその検査方法 | |
| US5702973A (en) | Method for forming epitaxial semiconductor wafer for CMOS integrated circuits | |
| JPH11297704A (ja) | 酸素析出物密度の評価方法 | |
| CA1131797A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| WO1994025988A1 (en) | Epitaxial semiconductor wafer for cmos integrated circuits | |
| JPH046090B2 (ko) | ||
| Drobny et al. | Doping characteristics of BF/sub 2//sup+/implants in< 100> and< 111> silicon | |
| Chang et al. | Defects induced by arsenic ion implantation and thin film-edge stresses | |
| JPH03160725A (ja) | 半導体ウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19980929 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |