JPS604209A - 選択エピタキシヤル結晶成長方法 - Google Patents

選択エピタキシヤル結晶成長方法

Info

Publication number
JPS604209A
JPS604209A JP11202983A JP11202983A JPS604209A JP S604209 A JPS604209 A JP S604209A JP 11202983 A JP11202983 A JP 11202983A JP 11202983 A JP11202983 A JP 11202983A JP S604209 A JPS604209 A JP S604209A
Authority
JP
Japan
Prior art keywords
substrate
gaas
layer
crystal growth
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11202983A
Other languages
English (en)
Inventor
Yasunobu Nashimoto
梨本　泰信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11202983A priority Critical patent/JPS604209A/ja
Publication of JPS604209A publication Critical patent/JPS604209A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体基板上に選択エピタキシャル成長を行う
方法に関し、とくにバンドギャップが１．４ｅＶ以上の
化合物半導体を多結晶領域と単結晶領域に分け゛Ｃ選択
的に結晶成長させる方法に関するものである。
化合物半導体集積回路におい°Ｃも、シリコン集積回路
と同様に個々の能動もしくは受動素子を相互に電気的な
分離を行なう必要があるが、半導体基板上に活性層ケエ
ピタキシャル結晶成長させる際、同時に上記の分％ｆｆ
ｔ領域を形成子る方法が近年進歩の著しい分子勝エピタ
キシー法を用いた技術として提案されＣいる。
例えば、Ａ、Ｙ、ＣｈｏらがＪ　、　Ａｐｐｌ　、　Ｐ
ｈｙｓ　。
Ｖｏ１４６，７８３〜７８５　（１９７５）Ｋ発表１．
　’ｒ　イる方法は、単結晶ＧａＡｓ基板上にシリコン
酸化膜（ＳｉＯ２）を形成し、周知のフォトリングラフ
技術を用いてシリコン酸化膜に選択的に窓をあけ、その
後、分子線エビタキシー法を用いて基板上にＧ　ａ　Ａ
　ｓの結晶成長を行っている。この方法により、シリコ
ン酸化膜上には多結晶のＯａ　Ａ　ｓが成長し、シリコ
ン酸化膜の窓の部分は基板の（Ｊ　ａ　Ａ　ｓ面上に単
結晶（ｊ　ａ　Ａ　ｓがエピタキシャル成長する。この
ように成長された多結晶ＧａＡｓはキャリアｇＫ　Ｉｆ
ｆでｌＱｃｍ　程度のｎタイプの篩閾度ドーピングを竹
っても１０６Ω・ｃｍ以上の高抵抗率を保つことができ
る。したがっ゛Ｃ，エピタキシャル結晶成長した単結晶
Ｏａ　Ａ　ｓ活性層部分は尚抵抗の多結晶ＧａＡｓによ
って電気的に分離できる。
しかし、この方法では基板上に７リコン醒化膜を形成す
ることからシリコン酸化膜の厚さの段差が残り、エピタ
キシャル結晶成長後に完全に平坦な表面が得られない。
捷だ、（Ｊ　、　Ｍ　、　ＭｅｔｚｅらがＡｐｐｌ　Ｐ
ｈｙｓ、　Ｌｅｔｔ、。
Ｖｏ１３７．６２８〜６３０（１９８０）で’Ｍ表シタ
例では、１１Ｊ述のＡ、、Ｙ、Ｃｈｏらが用いたシリコ
ン酸化膜の替りに（）ａＡｓ基板表面を酸素雰囲気で加
熱しその表面に形成したＧ　ａ　Ａ　ｓの酸化膜を用い
ている。
この場合は、Ｇａ　Ａ　ｓの酸化膜は不安定かつほとん
どの酸に可溶であるため、基板上にエピタキシャル結晶
成長する前の表面クリーニング等の処理を充分に行なう
ことができす、このことからエピタキシャル結晶層の品
質を向上させることが困難である。又、前述した表面に
段差が生じるという問題もある。
本発明の目的は平坦な表面の選択エピタキシャル層を得
る方法を提供することにある。
本発明の他の目的は化合物半導体集積回路における素子
間の電気的な分離領域の形成を実現することにある。
本発明は、前述の２例の様に半導体基板上にエピタキシ
ャル結晶成長を防ける物質層を形成して選択エピタキシ
ャル結晶成長を行なうのではなく、単結晶半導体基板上
の所定の場所に選択的にイオンビーム又は中性原子ビー
ムを照射してその照射された領域表面をアモルファス化
しその上部に選択的に多結晶成長を行なわせるものであ
る。
よって、エピタキシャル結晶成長を行なう前の基板の表
面処理は充分性なうことができ、また、エピタキシャル
結晶成長後の表面は平坦に保つことができる。
次に図面を用いて本発明の実施例につい°Ｃ詳細に説明
する。
第１図から第３図は本発明を用いた実施例として半絶縁
性単結晶Ｇ　ａ　Ａ　ｓ基板上に多結晶０ａＡｓで電気
的に分離されたＧ　ａ　Ａ　ｓのエピタキシャル層を形
成する場合を工程順に示した断面図である。
まず、第１図に示す様に周知のフォトリングラフ技術を
用いて半絶縁性単結晶Ｇ　ａ　Ａ　ｓ基板１の上に塗布
されたフォトレジスト層２の９［定の箇所に窓をあける
。
次いで基板１表１ｎｉから、第２図に示す様に周知のイ
オンインプランテーンヨン法を用いてＡｒイオンをビー
ムエネルギー５０ｋｅＶで、１平方Ｃｍ当り１０１６個
程度照射する。フォトレジスト層２のないＧａＡｓ基板
表面３はＡｒイオンビームの照射を受けアモルファス状
態になる。
フォトレジスト層２を除去した後、エピタキシャル結晶
成長前処理とし゛Ｃ塩酸で基板１表面の自然酸化膜を除
去し、その後（Ｊ　ａＡ　ｓ　基板１上にＧ　ａ　Ａ　
ｓのエピタキシャル結晶成長を行なう。このとき、Ｇａ
Ａｓのエピタキシャル結晶成長はアモルファス状態のＧ
ａＡｓ基板表面３がアニールされて可納晶化するのを防
ぐためになるべく低温で行なう必要がある。したがって
６００℃杵度の基板温度で高品質のＵａＡ、ｓエピタキ
シャル結晶の成長が可能な分子線エピタキシー法を用い
て行なう。
以上の工程を行なうと、第３図に示す様にＡｒイオンビ
ームを照射したＧａＡｓ基板表面３の上に成長したＣ４
ａＡｓ層５は多結晶となる。このＧａＡｓ層５によっ′
Ｃエピタキシャル成長したＧ　ａＡ　ｓの活性領域層４
を電気的に絶縁分離することができる。
しかもその表面は平坦である。
本発明は化合物半導体ＩＣの他に例えば（）ａＡｓショ
ットキーバリアＦＥＴの様なディスクリート素子にも適
用できることは言うまでもない。
【図面の簡単な説明】 第１図から第３図は本発明の選択エピタキシャル結晶成
長を行なうだめの一実施例を説明する断面図である。 １・・・・・・半絶縁性Ｕ　ａ　Ａ　ｓ基板、２・・・
・・・フォトレジスト、３・・・・°・アモルファス状
態のＯａ　Ａ　ｓ　、！ＩＪｌｅ＆　ｔ−面、４・・・
・・・単結晶０ａＡｓＪ＠（活性領域）、５・・・・・
多結晶ＧａＡｓ層。 代理人　弁理士　内　原　昔

Claims (1)

    【特許請求の範囲】
  1. イオンビーム又は中性原子ビームを単結晶半導体基板上
    のｈ「定領域のみ選択的に照射することで、その領域の
    衣面をアモルファス状にした後、該単結晶半導体基板上
    に半導体の結晶成長を行なうことを特徴とする選択エピ
    タキシャル糺晶成長方法。
JP11202983A 1983-06-22 1983-06-22 選択エピタキシヤル結晶成長方法 Pending JPS604209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11202983A JPS604209A (ja) 1983-06-22 1983-06-22 選択エピタキシヤル結晶成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11202983A JPS604209A (ja) 1983-06-22 1983-06-22 選択エピタキシヤル結晶成長方法

Publications (1)

Publication Number Publication Date
JPS604209A true JPS604209A (ja) 1985-01-10

Family

ID=14576212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11202983A Pending JPS604209A (ja) 1983-06-22 1983-06-22 選択エピタキシヤル結晶成長方法

Country Status (1)

Country Link
JP (1) JPS604209A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632460B1 (ko) 2005-02-03 2006-10-11 삼성전자주식회사 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632460B1 (ko) 2005-02-03 2006-10-11 삼성전자주식회사 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
US4775641A (en) Method of making silicon-on-sapphire semiconductor devices
US4177084A (en) Method for producing a low defect layer of silicon-on-sapphire wafer
US6323109B1 (en) Laminated SOI substrate and producing method thereof
JPS6393144A (ja) エピタキシャル累層のトランジスタ構造及びその製造方法
JP2005268792A (ja) 半導体デバイス製造方法、半導体デバイス、および装置
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
JPS604209A (ja) 選択エピタキシヤル結晶成長方法
JPS634345B2 (ja)
JPH04206932A (ja) 半導体装置及びその製造方法
JPS6164119A (ja) 半導体装置の製造方法
JP2727564B2 (ja) ヘテロエピタキシャル成長方法
JPS62235726A (ja) 半導体装置の製造方法
JPS59228713A (ja) 半導体装置の製造方法
JP2737152B2 (ja) Ｓｏｉ形成方法
JPS6248015A (ja) 半導体層の固相成長方法
JPH0396223A (ja) Ｓｏｉ構造の形成方法
JP3216318B2 (ja) 半導体結晶の成長方法
JPH0136971B2 (ja)
JPH02302024A (ja) 固相エピタキシャル成長方法
JPS63278217A (ja) 半導体基板の製造方法
JPH0828325B2 (ja) 半導体薄膜の形成方法
JPH0799742B2 (ja) 半導体装置の製造方法
JPH03101121A (ja) Ｓｏｉ構造の形成方法
JPS6219046B2 (ja)
JPH04188612A (ja) 結晶成長方法及び該方法によって得られた結晶物品