JPS6338871B2 - - Google Patents

Info

Publication number
JPS6338871B2
JPS6338871B2 JP58101767A JP10176783A JPS6338871B2 JP S6338871 B2 JPS6338871 B2 JP S6338871B2 JP 58101767 A JP58101767 A JP 58101767A JP 10176783 A JP10176783 A JP 10176783A JP S6338871 B2 JPS6338871 B2 JP S6338871B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
impurity
region
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58101767A
Other languages
English (en)
Other versions
JPS605570A (ja
Inventor
Shigeru Okamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58101767A priority Critical patent/JPS605570A/ja
Priority to CA000455764A priority patent/CA1226375A/en
Priority to EP84303837A priority patent/EP0131379B1/en
Priority to DE8484303837T priority patent/DE3484666D1/de
Priority to KR1019840003247A priority patent/KR900005560B1/ko
Publication of JPS605570A publication Critical patent/JPS605570A/ja
Priority to US07/094,079 priority patent/US4795717A/en
Publication of JPS6338871B2 publication Critical patent/JPS6338871B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 (ア) 発明の技術分野 本発明は、半導体装置、より詳しく述べるなら
ば、ヘテロ接合を有し、二次元電子ガスを利用し
て高速動作を可能とした化合物半導体から成る電
界効果型トランジスタの製造方法に関するもので
ある。
(イ) 従来技術と問題点 本発明は、本出願人がすでに出願した特許出願
（特開昭第57−7165号、第57−176773号および第
57−180186号）に係る電界効果型トランジスタの
改良に関するものである。
ヘテロ接合を有し、二次元電子ガスを利用した
電界効果型トランジスタの大きな特徴は、二次元
電子ガス層での高電子移動度が電子の不純物散乱
の影響を少なくすることによつて達成され、さら
に低温になるに従つて格子散乱の影響も少なくな
るのでもつと電子移動度が高くなることである。
しかしながら、例えばガリウム・砒素（GaAs）
系電界効果型トランジスタでは、アルミニウム・
ガリウム・砒素（AlGaAs）表面より二次元電子
ガス層へのソースおよびドレインのコンタクト抵
抗が高いという問題がある。これは、主として、
AlGaAs層の抵抗が比較的高いことおよび二次元
電子ガス層へ電流をバンドギヤツプの井戸を通し
て流すことのためである。そこで、ソースおよび
ドレイン電極を金ゲルマニウム（AuGe）で作り
熱処理によつてAlGaAs層さらにGaAs層と合金
化して、コンタクト領域とソースおよびドレイン
領域とを兼ねたオーミツク接続領域を形成してい
る。
(ウ) 発明の目的 本発明の目的は、ヘテロ接合を有する電界効果
型トランジスタにおいてソースおよびドレインの
コンタクト抵抗をもつと低減させることである。
コンタクト抵抗の低減によつて該電界効果型トラ
ンジスタのローノイズ化および高速動作化が図れ
る。
(エ) 発明の構成 上述の目的が、基板上にノンドープの第１の半
導体層をエピタキシヤル成長によつて形成し；該
第１の半導体層のソースおよびドレイン電極に対
応する部分に不純物を導入しアニールを施こして
不純物導入領域を形成し；その後前記第１の半導
体層上に、該第１の半導体層よりも電子親和力が
小さく電子供給層となる一導電型不純物含有の第
２の半導体層をエピタキシヤル成長によつて形成
し；該第２の半導体層上にソースおよびドレイン
電極を形成し；熱処理によつて該ソースおよびド
レイン電極の下に前記不純物導入領域に達する合
金領域を形成し；そして、前記第２の半導体層上
にゲート電極を形成する工程を有することを特徴
とする半導体装置の製造方法を提供することによ
り達成され、この半導体装置を製造する方法は従
来の製造方法に加えて第１の半導体層のソースお
よびドレイン電極に対応する部分に不純物を導入
して不純物導入領域を形成する工程を有してい
る。
本発明に係る製造方法に従つて第１の半導体層
に高濃度の不純物導入（ドープ）領域のソース領
域およびドレイン領域を形成することによつて、
二次元電子ガス層が低抵抗のソースおよびドレイ
ン領域を介して電極と接続することになり、二次
元電子ガス層の実効接触面積が増大してコンタク
ト抵抗が低減できる。
なお、上述の本発明に係る製造方法において
は、不純物の選択的導入（ドーピング）処理およ
びそれに伴う熱処理を必要とするために、例え
ば、第１の半導体層であるノンドープGaAs半導
体層の上に電子親和力のより小さい第２の半導体
層であるAlGaAs層を連続エピタキシヤル成長で
形成できないので、分子線エピタキシヤル成長装
置でノンドープGaAs半導体層に続いてAlGaAs
層を連続エピタキシヤル成長させたものに比べて
これら層の界面特性が劣る。そのために、二次元
電子ガス層の電子移動度（Mobility）も劣つて
しまう。このような電子移動度の劣化を回避する
ために、第２の半導体層のエピタキシヤル成長前
に、不純物導入領域であるソースおよびドレイン
領域が形成された第１の半導体層の上にエピタキ
シヤル成長法によつて薄い第１の半導体層と同一
の材料から成る第３の半導体層、例えば、ノンド
ープGaAs層を形成することが好ましい。この第
３の半導体層はその厚さが５ないし10nｍでよ
く、ここに二次元電子ガス層が発生することにな
り、そして、第２の半導体層をこの上に真空を破
ることなく連続エピタキシヤル成長させるのがよ
い。
さらに、第１の半導体層に形成した不純物導入
領域の少なくともひとつと接続しかつ配線又は抵
抗となる別の不純物領域を第１の半導体層に形成
することができる。
(オ) 発明の実施例 以下、添付図面を参照して本発明の好ましい実
施態様例によつて本発明を説明する。
第１ａ図ないし第１ｅ図は本発明に係る製造方
法での工程を説明するヘテロ接合を有する電界効
果型トランジスタの概略断面図である。
第１ａ図に示すように、半絶縁性GaAs基板１
上に分子線エピタキシー法によつてノンドープ
GaAsのGaAs層２を約2μｍ厚にエピタキシヤル
成長させる。このGaAs層２の上にマスク膜３を
二酸化珪素（SiO2）、シリコンナイトライド
（Si3N4）又はアルミナイトライド（AlN）で化
学的気相成長（CVD）法、スパツタリング法又
は反応性スパツタリング法によつて形成する。
次に、ホトレジストを利用した通常のホトエツ
チング法によつて、第１ｂ図に示すようにマスク
膜３のソースおよびドレインに対応する部分を選
択的にエツチング除去して孔４および５を形成す
る。イオン注入法によつて不純物、例えば、シリ
コン（Si）を孔４および５を通してGaAs層２へ
ドープしてn+のソース領域６およびドレイン領
域７を形成する。例えば、150keVの注入エネル
ギーで５×1013cm-3でSiをドープする。そして、
マスク膜３を適切なエツチング剤で除去する。
イオン注入後の熱処理を行なう前に、第１ｃ図
に示すように、熱処理時にAsが抜けるのを防止
するために、保護膜８をGaAs層２上に形成す
る。この保護膜８は窒化アルミニウム（AlN）
又はSi3N4をCVD法、スパツタリング法又は反応
性スパツタリング法によつて飛着させて形成でき
る。例えば、厚さ約0.1μｍのAlNを反応性スパツ
タリング法によつて形成する。そして、アニール
熱処理（例えば、850℃で20分の熱処理）を行な
う。そして、保護膜８を適切なエツチング剤で除
去する。
上述の熱処理を行なう際に、保護膜８を形成し
ないで、高真空中でAsを分子線エピタキシー的
にGaAs層２にぶつけるようにして熱処理するこ
とも可能である。
保護膜８の除去後に、GaAs層２の表面を10な
いし20nｍ程硫酸（H2SO4）系や水酸化カリウム
（KOH）系エツチヤントまたはCCl2F2等による
プラズマエツチングによつてエツチングして表面
変質層を除去する。そして、分子線エピタキシヤ
ル成長装置内に入れて、高真空中で塩酸（HCl）
ガスによるエツチング、またはアルゴン（Ar）、
ヘリウム（He）ガス等によるスパツタにより酸
化膜を完全に取り除いた後第１ｄに示すように、
Siドープのｎ−AlGaAs層（電子供給層）９を
GaAs層２上にエピタキシヤル成長させる。した
がつて、ｎ−AlGaAs層９とGaAs層２とはヘテ
ロ接合している。このAlGaAs層９は、例えば、
その厚さを約80nｍとし、１〜２×1018cm-3のSi
ドープ量である。その後に、金ゲルマニウム
（AuGe／Au）を真空蒸着によつてAlGaAs層９
上に選択的に付着させて、ソース電極１０および
ドレイン電極１１を形成する。そして、従来と同
様に450℃で１分間程度の熱処理を行なうことに
よつてこれら電極１０および１１とAlGaAs層９
およびGaAs層２のソースおよびドレイン領域
６，７の一部とを合金化して、二次元電子ガス層
との接続合金領域１２および１３が得られオーミ
ツク接続となる。
次に、第１ｅ図に示すように、AlGaAs層９と
でシヨツトキーバリヤを形成するゲート電極１２
をチタン・白金・金（Ti／Pt／Au）又はアルミ
ニウム（Al）の真空蒸着で選択的に付着させて
形成する。
このように得られたヘテロ接合を有する電界効
果型トランジスタはソースおよびドレインのコン
タクト抵抗が従来の10-5Ωcm程度から10-6〜10-7
Ωcm程度に約１桁低減でき、ローノイズ化が図れ
る。
本発明に係る製造方法の応用例として、第２ａ
図、第２ｂ図、第３ａ図および第３ｂ図に示すよ
うに、GaAs層への付加イオン注入をソースおよ
びドレイン領域を形成すると同時にあるいは独自
に行なうことによつて、ヘテロ接合を有する電界
効果型トランジスタ相互の接続配線あるいは抵抗
の形成が可能である。
第２ａ図に示すように、２個のヘテロ接合を有
する電界効果型トランジスタにおいて半絶縁性
GaAs基板２１上のノンドープGaAs半導体層２
２へ上述したように本発明に従つてSiをイオン注
入してそれぞれのソース領域２３，２４およびド
レイン領域２５，２６を形成し、同時にドレイン
領域２５とソース領域２４とを結ぶライン状のSi
ドープ領域２７を形成する。そして、前述の実施
態様例のようにSiドープのｎ−AlGaAs層２８を
分子線エピタキシーで形成し、ソース電極２９，
３０およびドレイン電極３１，３２を形成し、合
金化熱処理を施こして合金領域３３，３４，３
５，３６を形成し、次に、ゲート電極３７，３８
を形成する。第２ｂ図に示す第２ａ図の２個の電
界効果型トランジスタの等価回路においてSiドー
プ領域２７が一方のトランジスタドレイン領域２
５と他方のトランジスタのソース領域２４とを結
ぶ内部配線として働くわけである。
また、第３ａ図に示すように、ヘテロ接合を有
する電界効果型トランジスタを前述の実施態様例
のように形成する際に、半絶縁性GaAs基板４１
上のノンドープGaAs半導体層４２へのSiイオン
注入によるソース領域４３およびドレイン領域４
４の形成と同時にコンタクト用Siドープ領域４５
を少し離れたところに形成する。そして、別のマ
スク膜を利用してSiドープ量を変えてイオン注入
によつてドレイン領域４４とコンタクト用領域４
５とを結ぶSiドープ領域４６を形成する。そし
て、Siドープのｎ−AlGaAs層４１を分子線エピ
タキシーで形成し、ソース電極４８、ドレイン電
極４９およびコンタクト電極５０を同時に形成
し、合金化熱処理を施こして、合金領域５１，５
２，５３を形成し、次に、ゲート電極５１を形成
する。したがつて、第３ｂ図に示す第３ａ図の電
界効果型トランジスタの等価回路での抵抗はSiド
ープ領域４６である。
上述の好ましい実施態様例においては、Siのイ
オン注入および熱処理工程を行なうために、ノン
ドープGaAs半導体層内に発生する二次元電子ガ
ス層の表面が劣化してしまい、電子移動度が
GaAsおよびAlGaAsの連続エピタキシヤル成長
の場合よりも劣ることになる。そこで、AlGaAs
層の形成前にGaAs層の表面を少しエツチング除
去することを行なうが、エツチング装置から分子
線エピタキシヤル成長装置へ移す際に空気に触れ
てエツチングした表面に酸素が吸着されるので、
この酸素を除く処理を行なうのがよい。この酸素
除去を分子線エピタキシヤル成長装置にて高真空
中でGaAs基板550ないし600℃に加熱し、同時
に、Asを分子線としてGaAs層表面に当てること
によつて行なうことができるが、それでもGaAs
層表面は連続エピタキシヤル成長の合よりも少し
劣つてしまう。そこで、コンタクト抵抗の低減を
図りつつ電子移動度の劣化のない電界効果型トラ
ンジスタが次のようにして製造できる。
前述の実施態様例での第１ｃ図のようにAlN
保護膜８を形成してイオン注入後のアニール熱処
理を行なつて、この保護膜８をエツチング除去す
る。さらに、GaAs層２の表面を少しエツチング
除去してから分子線エピタキシヤル成長装置内に
入れる。好ましくは、GaAs層２のエツチング表
面に吸着した酸素を飛ばすために、装置内をエピ
タキシヤル成長時と同じ真空度にしてGaAs基板
１を550℃に加熱し、このとき、Asの抜けるのを
防止するようにAg分子線をGaAs層表面に当て
る。この分子線エピタキシヤル成長装置内にて
GaAs層２表面上に、第４ａ図に示すように、第
３の半導体層である薄い第２のノンドープGaAs
半導体層６１（厚さ：５ないし10nｍ）をエピタ
キシヤル成長させ、続いて、Siを１〜２×1018cm
-3ドープしたｎ−AlGaAs層６２（厚さ：80nｍ）
をエピタキシヤル成長させる、すなわち、真空を
破ることなく連続エピタキシヤル成長させる。
次に、第１ｄ図および第１ｅ図を参照して説明
したようにソース電極６３、ドレイン電極６４
を、第４ｂ図に示すように、連続エピタキシヤル
成長させたｎ−AlGaAs層６２上に形成し、合金
化熱処理を施こして合金領域６５，６６を形成
し、そしてゲート電極６８を形成する。
このようにして得られたヘテロ接合を有する電
界効果型トランジスタの場合に、第３の薄い半導
体層である第２のノンドープGaAs半導体層６１
に二次元電子ガス層が発生することになり、この
GaAs層６１とその上のｎ−AlGaAs層６２とが
良好なヘテロ接合界面を形成しているので、電子
移動度の劣化はない。また、GaAs層６１は二次
元電子ガス層が発生しうる厚さ５ないし10nｍと
薄いので直列抵抗の増加はほとんどなく、コンタ
クト抵抗の低減効果は十分に達成されている。さ
らに、第２ａ図、第２ｂ図、第３ａ図および第３
ｂ図に関連して説明したように配線又は抵抗とな
る別の不純物領域をこの場合にも同様に形成する
ことができる。
尚、本実施例ではGaAs系の半導体装置の場合
で説明したが、ゲルマニウム、カドミウム・テル
ル、インジユウム・アンチモン、ガリウム・アン
チモン、インジウム・ヒ素等他の化合物半導体材
料を使用した半導体装置の場合にも適用できる。
(カ) 発明の効果 以上の様に、本発明によれば、ヘテロ接合を有
し、二次元電子ガスを利用した電界効果型トラン
ジスタにおいて、ソースおよびドレインのコンタ
クト抵抗を低減でき、ローノイズ化および高速動
作化を可能にする。
【図面の簡単な説明】
第１ａ図ないし第１ｅ図は、本発明に係る製造
方法を説明する半導体装置の概略断面図であり、
第２ａ図は、本発明に係る配線を有する半導体装
置の概略断面図であり、第２ｂ図は、第２ａ図の
半導体装置の等価回路図であり、第３ａ図は、本
発明に係る抵抗を有する半導体装置の概略断面図
であり、第３ｂ図は、第３ａ図の半導体装置の等
価回路図であり、第４ａ図および第４ｂ図は、第
３の半導体層である薄いGaAsノンドープ半導体
層をさらに形成している本発明に係る製造方法を
説明する半導体装置の概略断面図である。 １……半絶縁性GaAs基板、２……ノンドープ
GaAs半導体層、３……マスク膜、６……ソース
領域、７……ドレイン領域、８……保護膜、９…
…ｎ−AlGaAs電子供給層、１０……ソース電
極、１１……ドレイン電極、１２……ゲート電
極、２２，４２……ノンドープGaAs半導体層、
２８，４７……ｎ−AlGaAs電子供給層、６１…
…薄いノンドープGaAs半導体層、６２……ｎ−
AlGaAs電子供給層。

Claims (1)

  1. 【特許請求の範囲】 １ 基板上にノンドープの第１の半導体層をエピ
    タキシヤル成長によつて形成し；該第１の半導体
    層のソースおよびドレイン電極に対応する部分に
    不純物を導入しアニールを施こして不純物導入領
    域を形成し；その後前記第１の半導体層上に、該
    第１の半導体層よりも電子親和力が小さく電子供
    給層となる−導電型不純物含有の第２の半導体層
    をエピタキシヤル成長によつて形成し；該第２の
    半導体層上にソースおよびドレイン電極を形成
    し；熱処理によつて該ソースおよびドレイン電極
    の下に前記不純物導入領域に達する合金領域を形
    成し；そして、前記第２の半導体層上にゲート電
    極を形成する工程を有することを特徴とする半導
    体装置の製造方法。 ２ 前記第１の半導体層に不純物を導入するとき
    に、該不純物導入領域と接続した配線となる領域
    にも前記不純物を同時に導入することを特徴とす
    る特許請求の範囲第１項記載の方法。 ３ 前記第１の半導体層に不純物を導入した後
    で、アニールを施こす前に、該不純物導入領域と
    接続した抵抗となる前記第１の半導体層の所定領
    域に不純物を導入することを特徴とする特許請求
    の範囲第１項記載の方法。 ４ 基板上にノンドープの第１の半導体層をエピ
    タキシヤル成長によつて形成し；該第１の半導体
    層のソースおよびドレイン電極に対応する部分に
    不純物を導入しアニールを施こして不純物領域を
    形成し；その後前記第１の半導体層上に、該第１
    の半導体層と同じ材料からなる第３の薄い半導体
    層をエピタキシヤル成長によつて形成し；該第３
    の薄い半導体層上に、前記第１の半導体層よりも
    電子親和力が小さく電子供給層となる一導電型不
    純物含有の第２の半導体層をエピタキシヤル成長
    によつて形成し；該第２の半導体層上にソースお
    よびドレイン電極を形成し；熱処理によつて該ソ
    ースおよびドレイン電極の下に前記不純物領域に
    達する合金領域を形成し；そして、前記第２の半
    導体層上にゲート電極を形成する工程を有するこ
    とを特徴とする半導体装置の製造方法。 ５ 前記第１の半導体層に不純物を導入するとき
    に、該不純物導入領域と接続した配線となる領域
    にも前記不純物を同時に導入することを特徴とす
    る特許請求の範囲第４項記載の方法。 ６ 前記第１の半導体層に不純物を導入した後
    で、アニールを施こす前に、該不純物導入領域と
    接続した抵抗となる前記第１の半導体層の所定領
    域に不純物を導入することを特徴とする特許請求
    の範囲第４項記載の方法。
JP58101767A 1983-06-09 1983-06-09 半導体装置の製造方法 Granted JPS605570A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP58101767A JPS605570A (ja) 1983-06-09 1983-06-09 半導体装置の製造方法
CA000455764A CA1226375A (en) 1983-06-09 1984-06-04 Semiconductor device and method of producing the same
EP84303837A EP0131379B1 (en) 1983-06-09 1984-06-06 Semiconductor device having a heterojunction, and method for producing it
DE8484303837T DE3484666D1 (de) 1983-06-09 1984-06-06 Halbleiteranordnung mit heterouebergang und verfahren zu deren herstellung.
KR1019840003247A KR900005560B1 (ko) 1983-06-09 1984-06-09 반도체장치 및 그 제조방법
US07/094,079 US4795717A (en) 1983-06-09 1987-09-08 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58101767A JPS605570A (ja) 1983-06-09 1983-06-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS605570A JPS605570A (ja) 1985-01-12
JPS6338871B2 true JPS6338871B2 (ja) 1988-08-02

Family

ID=14309370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58101767A Granted JPS605570A (ja) 1983-06-09 1983-06-09 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US4795717A (ja)
EP (1) EP0131379B1 (ja)
JP (1) JPS605570A (ja)
KR (1) KR900005560B1 (ja)
CA (1) CA1226375A (ja)
DE (1) DE3484666D1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605570A (ja) * 1983-06-09 1985-01-12 Fujitsu Ltd 半導体装置の製造方法
JPS63114176A (ja) * 1986-10-31 1988-05-19 Fujitsu Ltd 高速電界効果半導体装置
US4898834A (en) * 1988-06-27 1990-02-06 Amber Engineering, Inc. Open-tube, benign-environment annealing method for compound semiconductors
US5177026A (en) * 1989-05-29 1993-01-05 Mitsubishi Denki Kabushiki Kaisha Method for producing a compound semiconductor MIS FET
US5227644A (en) * 1989-07-06 1993-07-13 Nec Corporation Heterojunction field effect transistor with improve carrier density and mobility
JPH088243B2 (ja) * 1989-12-13 1996-01-29 三菱電機株式会社 表面クリーニング装置及びその方法
US5219772A (en) * 1991-08-15 1993-06-15 At&T Bell Laboratories Method for making field effect devices with ultra-short gates
US5313093A (en) * 1991-10-29 1994-05-17 Rohm Co., Ltd. Compound semiconductor device
US5520785A (en) * 1994-01-04 1996-05-28 Motorola, Inc. Method for enhancing aluminum nitride
US6150680A (en) * 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
US6800499B2 (en) * 1999-05-28 2004-10-05 National Science Council Process for preparing a hydrogen sensor
US7622322B2 (en) * 2001-03-23 2009-11-24 Cornell Research Foundation, Inc. Method of forming an AlN coated heterojunction field effect transistor
TW573120B (en) * 2002-12-06 2004-01-21 Univ Nat Cheng Kung Hydrogen sensor suitable for high temperature operation and method for producing the same
US9105571B2 (en) * 2012-02-08 2015-08-11 International Business Machines Corporation Interface engineering to optimize metal-III-V contacts
US9647091B2 (en) 2015-05-01 2017-05-09 International Business Machines Corporation Annealed metal source drain overlapping the gate
EP3193364B1 (en) * 2016-01-18 2020-10-21 Nexperia B.V. Integrated resistor element and associated manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851576A (ja) * 1981-09-22 1983-03-26 Fujitsu Ltd 半導体装置の製造方法
JPS5851574A (ja) * 1981-09-22 1983-03-26 Fujitsu Ltd 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4194935A (en) * 1978-04-24 1980-03-25 Bell Telephone Laboratories, Incorporated Method of making high mobility multilayered heterojunction devices employing modulated doping
US4310570A (en) * 1979-12-20 1982-01-12 Eaton Corporation Field-effect transistors with micron and submicron gate lengths
JPS577165A (en) * 1980-06-17 1982-01-14 Fujitsu Ltd Semiconductor device
DE3072175D1 (de) * 1979-12-28 1990-04-26 Fujitsu Ltd Halbleitervorrichtungen mit heterouebergang.
DE3005733A1 (de) * 1980-02-15 1981-08-20 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung
US4434013A (en) * 1980-02-19 1984-02-28 Xerox Corporation Method of making a self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain
US4338616A (en) * 1980-02-19 1982-07-06 Xerox Corporation Self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain
JPS5742170A (en) * 1980-08-26 1982-03-09 Nippon Telegr & Teleph Corp <Ntt> Field effect transistor
DE3171953D1 (en) * 1980-12-29 1985-09-26 Fujitsu Ltd High electron mobility single heterojunction semiconductor devices and methods of production of such devices
JPS57112080A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of field-effect transistor
JPS57176773A (en) * 1981-04-23 1982-10-30 Fujitsu Ltd Semiconductor device and manufacture thereof
DE3279795D1 (en) * 1981-04-23 1989-08-03 Fujitsu Ltd High electron mobility semiconductor device
US4396437A (en) * 1981-05-04 1983-08-02 Hughes Aircraft Company Selective encapsulation, controlled atmosphere annealing for III-V semiconductor device fabrication
JPS5891682A (ja) * 1981-11-27 1983-05-31 Hitachi Ltd 半導体装置
US4467519A (en) * 1982-04-01 1984-08-28 International Business Machines Corporation Process for fabricating polycrystalline silicon film resistors
JPS605570A (ja) * 1983-06-09 1985-01-12 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851576A (ja) * 1981-09-22 1983-03-26 Fujitsu Ltd 半導体装置の製造方法
JPS5851574A (ja) * 1981-09-22 1983-03-26 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
KR850000808A (ko) 1985-03-09
JPS605570A (ja) 1985-01-12
DE3484666D1 (de) 1991-07-11
EP0131379B1 (en) 1991-06-05
EP0131379A3 (en) 1986-09-10
CA1226375A (en) 1987-09-01
US4795717A (en) 1989-01-03
KR900005560B1 (ko) 1990-07-31
EP0131379A2 (en) 1985-01-16

Similar Documents

Publication Publication Date Title
JPS6338871B2 (ja)
EP0064829B1 (en) High electron mobility semiconductor device and process for producing the same
EP0244840B1 (en) Method of manufacturing mes fet
JPH0260063B2 (ja)
KR940007668B1 (ko) 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
US6521504B1 (en) Semiconductor device and method of fabricating the same
JP2005116725A (ja) 半導体装置及びその製造方法
JP3035917B2 (ja) 電界効果型半導体装置及びその製造方法
JP2691571B2 (ja) 化合物半導体装置の製造方法
JP2728427B2 (ja) 電界効果型トランジスタとその製法
JPH04299825A (ja) 半導体装置の製造方法
JP2917690B2 (ja) 化合物半導体装置の製造方法
JP4186267B2 (ja) 化合物半導体装置の製造方法
JP3168310B2 (ja) 半導体デバイスの製造方法
JP2929084B2 (ja) 化合物半導体低接触抵抗電極の形成方法
JPH0467338B2 (ja)
JP2770586B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH0547797A (ja) 電界効果トランジスタの製造方法
JPS6360568A (ja) 半導体装置の製造方法
JPS6122872B2 (ja)
JPH05267318A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH05217937A (ja) 半導体装置の製造方法
JPH1174515A (ja) 化合物半導体装置の製造方法及び化合物半導体装置
JPS61123175A (ja) ヘテロ接合パイポ−ラトランジスタの製造方法
JPH01161874A (ja) 半導体装置とその製造方法