JPS6142911A - イオン注入による導電層形成方法 - Google Patents

イオン注入による導電層形成方法

Info

Publication number
JPS6142911A
JPS6142911A JP59164444A JP16444484A JPS6142911A JP S6142911 A JPS6142911 A JP S6142911A JP 59164444 A JP59164444 A JP 59164444A JP 16444484 A JP16444484 A JP 16444484A JP S6142911 A JPS6142911 A JP S6142911A
Authority
JP
Japan
Prior art keywords
conductive layer
implanted
ion
impurity
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59164444A
Other languages
English (en)
Inventor
Asamitsu Tosaka
浅光 東坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59164444A priority Critical patent/JPS6142911A/ja
Publication of JPS6142911A publication Critical patent/JPS6142911A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はイオン注入による導電層形成方法に関し、特に
高抵抗性化合物半導体基板にイオン注入するととによシ
導電層を形成する方法に関する0(従来技術)・ GaAs 、InP等の化合物半導体は、 従来の84
 K比べて高電子移動度、高電子飽和速度を呈する半導
体であ)、今後の超高速論理IC用材料として注目され
ている〇 一方、IC用材料としては、ウェーハ内での不純物濃度
、動作層厚みが均一で、しかもそれが再現性良く得られ
ることが必要である。この様な均質な動作層を再現性良
く実現する1方法として、最近、辷れらの材料(GaA
s基板等)へのイオン注入技術が検討されている。
しかしながら、従来、化合物半導体、例えばGaAs基
板へのイオン注入技術は必ずしも確立されておらず、ク
エーハ内での膜の均一性、あるいはクエー゛へ間での再
現性も満足のいくものではなかりた。
その原因として、イオン注入後、注入イオンの衝撃によ
る結晶欠陥を回復させ、注入イオンを活性化するに必要
な熱処理(アニール)の際、GaAs。
InP等を高抵抗化するためにドープされているクロム
(Cr)が拡散し、活性化によって生じた可動キャリア
(電子)を把えることが知られている0また。Crの量
が非常国少ないか、おるいは無添加の基板の場合にも、
結晶中の炭素(C)、シリコン(Si)等の残留不純物
がアニール中に拡散。
移動する現象も生じるし、更には、それらの量が、同一
クエーハでも面内でばらついていたシ、あるいはウェー
ハ間でばらついていたシすることも、イオン注入による
導電層膜の均一性、再現性を阻む要因であった0 上記の様な問題点を解決する方法として発明者は先に特
願昭56−071621号において、深いレベルを形成
する第1の不純物イオンを表面よシ4000A以上に深
く注入し、次に導電層形成のための第2の不純物イオン
を2000A以下の深さで注入し、しかる後にアニール
によシ注入不純物を活性化させる方法を提案した。この
原理は、Or等の不純物が、イオン注入により生じた結
晶損傷の大きい領域(注入イオンが最高温度を呈す領域
)に向って拡散し、捕獲される現象(ゲッタリング効果
)を用いて、結晶内部の不純物を深い領域で捕獲し表面
導電層への影響を軽減させるものであるoしかしながら
発明者の実験では、その効果は必ずしも完全といえず、
特KCr濃度の大きい結晶の場合あるいはC等の残留不
純物#E度の高い結晶基板の場合には、導電層特性の制
御性。
再現性に若干の問題が有った0 (発明の目的) 本発明は、上記の如き問題点に鑑みて成されたものであ
シ、その目的は、基板結晶中の不純物濃度の如何にかか
わらず、制御されたイオン注入導電層を再現性良く形成
するイオン注入による導電層形成方法を提供することで
ある。
(発明の構成) 本発明によれば、高抵抗性化合物半導体基板の一表面に
、該半導体基板中で深い不純物レベルを形成するかある
いは電気的に中性な第1の不純物イオンを、該表面から
5oooA以上の深い領域に最高濃度領域をもつごとく
注入し、しかる後に前記半導体基板を500℃以上で1
時間以上熱処理する工程と、導電層を形成するだめの第
2の不純物イオンを前記最高濃度領域よりも浅い領域に
最高濃度領域をもつごとく注入する工程とを含むことを
特徴とするイオン注入による導電層形成方法が得られる
(発明の作用原理) 本発明においては、深い領域に第1の不純物イオンを注
入したあと高温(500υ以上)で長時間(1時間以上
)アニールすることにより、基板結晶内部あるいは表面
側の残留不純物をglの不純物注入によシ生ぜしめた損
傷(結晶欠陥)K十分ゲッタリングせしめて、しかる後
に表面に導電層形成用のイオン注入を行うものである。
アニールの温度、時間に関しては、発明者は。
GaAs基板、InP基板等の化合物半導体結晶基板に
ついて実験した所、温度としては500°0以上1時l
a1は1時間以上が特に効果的でありた。また、第1の
注入イオンの最高a度領域がs o o oi未溝の場
合には、その影響が表面層゛まで現われ、実用的でなか
った。
(実施例) 次に、本発明の実施例について、図面を参照して説明す
る。
第1図(5)〜(Il、第2図は本発明の一笑施例を説
明するための図であシ、第1図(5)〜(gは導電層形
成の主要工程を工程順に示す断面図、第2図は注入イオ
ンの深さ方向のグロ7アイルを示す図である0 先ず、第1図(A)K示すように、 7tJ抵抗(比抵
抗≧107O−cIrL) GaAs基板11中に10
t3.;2のドーズ量のホウ素(B)を例えば300 
KeVの加速度で深く注入する。この時の注入ホウ素7
’3の最高濃度位置は第2図のグロファイル21に示す
ごとく表面から約0.6μm、その部分での密度は約3
 X 10 ”an−”となっている。
次に、第1図(B)に示すよって、表面に厚み約0、3
. ttmの5iO1膜12を熱CVD法で被着せしめ
たあと、H!雰囲気中で600℃、10時間の熱処理を
行う。このとき、結晶基板11内部及び表面側のOr、
C,Sj等の不純物はイオン注入によル生じた損傷部に
向って拡散し、捕獲される。
次に第1図(qに示すようfc、8i01膜12を除去
した後、導電層を形成するための286.、;jイオン
14をl OOKeVで2 X I O”CIL−”の
ドーズ量だけ注入する(注入プロファイルを第2図22
に示す)0 、次に、第1図(ρに示すよ5に%再び熱CVD法によ
シ810B膜(厚み0.3μm)15を被着せしめ、注
入283.ffi、を活性化するためのアニールを。
H,雰囲気中で800℃20分間行う0最vkKSiO
,膜を除去すれば本案施例の導電層が形成される。
本実施例方法においては、導電層はCr、 C,8i等
の不純物が引き払った領域に形成されるために導電層が
再現性良く得られる。発明者の実験では、深い領域への
注入を全く行なわない通常の方法によシ形aした導電層
を用いたGaAs MESFETのしきい値電圧の標準
偏差σVTが約1s o mv(Vt=−O,SV)で
ありたのに対し、本発明におけるよりに深い注入を行い
更に長時間アニールを施すことによシσv’rは約30
mVに改善された。
以上、本発明の実施例の効果を説明したが、本発明によ
る方法はs GaAsの他InP等の化合物半導体にも
応用できることは、その原理上言う迄もない。また第1
の注入不純物としてB岬の不活性元素を選んだが、活性
化しても結晶中で旅いレベルを形成する不純物(クロム
、酸素、鉄等)ならば採用することができる。さらにア
ニール時に表面に5iO1膜を被せたが、保護膜無しで
の7ニールも轟然適用可能である0 (発明の効果)  − 以上説明したとおシ、本発明によれば、基板結超高速論
理用ICの製造に効果を発揮することができる。
【図面の簡単な説明】
第1図四〜(I)、第2図は本発明の一実施例を説明す
る為の図で、第1図四〜(Qは工程順に示した断面図、
第2図は注入イオンの探さ方向のプロファイルを示す図
である。 11・・・・・・高抵抗性GaAa基板、12・・・・
・・旧へ膜、13・・・・・・B注入イオン%14・・
団・di注入イオン、15・・・・・・840g膜、2
1・・川・Bの濃度の深さ方向プロファイル、22・・
・・・・5il1度の深さ方向プロファイル。 $1図 尊 2.11゜

Claims (1)

    【特許請求の範囲】
  1. 高抵抗性化合物半導体基板の一表面に、該半導体基板中
    で深い不純物レベルを形成するかあるいは電気的に中性
    な第1の不純物イオンを、該表面から5000Å以上の
    深い領域に最高濃度領域をもつごとく注入したる後、前
    記半導体基板を500℃以上で1時間以上熱処理する工
    程と、導電層を形成するための第2の不純物イオンを前
    記第1の不純物イオンに対する最高濃度領域よりも浅い
    領域に最高濃度領域をもつごとく注入する工程とを含む
    ことを特徴とするイオン注入による導電層形成方法。
JP59164444A 1984-08-06 1984-08-06 イオン注入による導電層形成方法 Pending JPS6142911A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59164444A JPS6142911A (ja) 1984-08-06 1984-08-06 イオン注入による導電層形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59164444A JPS6142911A (ja) 1984-08-06 1984-08-06 イオン注入による導電層形成方法

Publications (1)

Publication Number Publication Date
JPS6142911A true JPS6142911A (ja) 1986-03-01

Family

ID=15793284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59164444A Pending JPS6142911A (ja) 1984-08-06 1984-08-06 イオン注入による導電層形成方法

Country Status (1)

Country Link
JP (1) JPS6142911A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141879A (en) * 1989-08-28 1992-08-25 Herbert Goronkin Method of fabricating a FET having a high trap concentration interface layer
US5162241A (en) * 1990-07-05 1992-11-10 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6255153B1 (en) 1997-12-30 2001-07-03 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device
CN113557593A (zh) * 2019-01-08 2021-10-26 百及纳米科技(上海)有限公司 用于离子受控注入的衬底和制备用于离子受控注入的衬底的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141879A (en) * 1989-08-28 1992-08-25 Herbert Goronkin Method of fabricating a FET having a high trap concentration interface layer
US5162241A (en) * 1990-07-05 1992-11-10 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6255153B1 (en) 1997-12-30 2001-07-03 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device
CN113557593A (zh) * 2019-01-08 2021-10-26 百及纳米科技(上海)有限公司 用于离子受控注入的衬底和制备用于离子受控注入的衬底的方法
CN113557593B (zh) * 2019-01-08 2024-06-04 百及纳米科技(上海)有限公司 用于离子受控注入的衬底和制备用于离子受控注入的衬底的方法

Similar Documents

Publication Publication Date Title
JPH0845868A (ja) 埋込み絶縁層を備えた半導体基板及びsimox半導体基板の電気的絶縁性を改善する方法、並びにsimox半導体基板の製造方法
JP3992211B2 (ja) Cmosfetの製造方法
JPS6338859B2 (ja)
JPS618931A (ja) 半導体装置の製造方法
JPS6224945B2 (ja)
JPH0787187B2 (ja) GaAs化合物半導体基板の製造方法
JPS6142911A (ja) イオン注入による導電層形成方法
JP7230743B2 (ja) 半導体装置の製造方法
JPS6327063A (ja) 半導体装置の製造方法
JP2718757B2 (ja) Mos型半導体装置及びその製造方法
JPS6315466A (ja) Pmisトランジスタ−の製造方法
JP2943369B2 (ja) 半導体基板の製造方法
JPS6146069A (ja) 半導体装置の製造方法
JP2744022B2 (ja) 半導体装置の製造方法
JPH0212875A (ja) 半導体装置の製造方法
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPH056863A (ja) 半導体装置用基板及びその製造方法
JPS59178721A (ja) 化合物半導体基板の処理方法
JPS63158837A (ja) 半導体素子の製造方法
JPS59191329A (ja) イオン注入型GaAs素子の製造方法
JPH07201873A (ja) 半導体装置の製造方法
JPS59194431A (ja) 半導体基板へのイオン注入方法
JPS60126870A (ja) 電界効果トランジスタの製造方法
JPH02260418A (ja) ホウ素イオン注入法
JPH0449627A (ja) 化合物半導体装置の製造方法