JPS59191329A - イオン注入型ＧａＡｓ素子の製造方法 - Google Patents
イオン注入型ＧａＡｓ素子の製造方法Info
- Publication number
- JPS59191329A JPS59191329A JP6626883A JP6626883A JPS59191329A JP S59191329 A JPS59191329 A JP S59191329A JP 6626883 A JP6626883 A JP 6626883A JP 6626883 A JP6626883 A JP 6626883A JP S59191329 A JPS59191329 A JP S59191329A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- ion
- implanted
- silicon nitride
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 2
- 238000000137 annealing Methods 0.000 abstract description 17
- 238000009826 distribution Methods 0.000 abstract description 15
- 238000007796 conventional method Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 238000010494 dissociation reaction Methods 0.000 description 4
- 230000005593 dissociations Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はイオン注入型ＧａＡｓ素子の製造方法に関し、
特にＧａＡｓ基板表面の保護を図った製造方法に関する
ものである。
特にＧａＡｓ基板表面の保護を図った製造方法に関する
ものである。
〈従来技術〉
ＧａＡｓホール素子は磁場強度に対る出力電圧の直線性
に優れるとともに、出力電圧の温度係数が小さく実用温
度領域が一５０℃〜＋２００℃と広く、又最小検出磁場
感度が高６といっだ、従来のＩｎＳｂホール素子やＧｅ
ホール素子、或いはＳｉホーｚＬｚＩＣにはない優れた
特徴をもっている。
に優れるとともに、出力電圧の温度係数が小さく実用温
度領域が一５０℃〜＋２００℃と広く、又最小検出磁場
感度が高６といっだ、従来のＩｎＳｂホール素子やＧｅ
ホール素子、或いはＳｉホーｚＬｚＩＣにはない優れた
特徴をもっている。
ＧａＡｓホール素子の製作法には気相成長層を能動層と
したエピタキシャル型と、半絶縁性ＧａＡｓ基板に直接
イオン注入を行って能動層を形成するイオン注入型とが
ある。後者は数１０００Ａ以下の浅い低キャリヤ濃度能
動層が制御性良く得られることから、前者に比較して高
感度、かつ、特性均一性に優れるという特徴をもつ。そ
の反面、イオン注入型ＧａＡｓホール素子を実現するに
は高度の技術が要求され、その特性の良否はひとえ１Ｃ
ＧａＡ、ｓイオン注入層のアニールの仕方に依存してい
る。
したエピタキシャル型と、半絶縁性ＧａＡｓ基板に直接
イオン注入を行って能動層を形成するイオン注入型とが
ある。後者は数１０００Ａ以下の浅い低キャリヤ濃度能
動層が制御性良く得られることから、前者に比較して高
感度、かつ、特性均一性に優れるという特徴をもつ。そ
の反面、イオン注入型ＧａＡｓホール素子を実現するに
は高度の技術が要求され、その特性の良否はひとえ１Ｃ
ＧａＡ、ｓイオン注入層のアニールの仕方に依存してい
る。
ＧａＡｓイオン注入層のアニール方法には注入層表面に
絶縁性保護膜を被覆・して結晶性の熱回復を行うキャ７
７°アニール法と、注入層表面に保護膜を岐器すること
なく直接Ａｓ／Ｅ［Ｅ雰囲気下で熱処理を行うキャップ
レヌアニール法とがあるが、ここでは前者を取扱う。
絶縁性保護膜を被覆・して結晶性の熱回復を行うキャ７
７°アニール法と、注入層表面に保護膜を岐器すること
なく直接Ａｓ／Ｅ［Ｅ雰囲気下で熱処理を行うキャップ
レヌアニール法とがあるが、ここでは前者を取扱う。
イオン注入フル−ナ型ホール素子を製作する際に必要と
なる技術的要件としては、（１）高電子移動度を有する
サブミクロン厚の能動層を再現性良く形成することと、
（２ノデレ一す化のだめに素子間の未注入領域の抵抗率
を十分高く維持することの二点が挙げられる。
なる技術的要件としては、（１）高電子移動度を有する
サブミクロン厚の能動層を再現性良く形成することと、
（２ノデレ一す化のだめに素子間の未注入領域の抵抗率
を十分高く維持することの二点が挙げられる。
周知のように半絶縁性ＧａＡｓ結晶の熱変成の問題は複
雑であり、工程中如何に結晶の化学量論的組成比を維持
し、又不純物移動を防止するかが重要となる。
雑であり、工程中如何に結晶の化学量論的組成比を維持
し、又不純物移動を防止するかが重要となる。
まず従来のホール素子構造及びその製造工程と問題点を
説明する。
説明する。
第１図はホール素子の断面構造を示したものである。図
中、半絶縁性ＧａＡｓ基板１の一方の表、十 面にＳ＋ イオン注入法でｎ型能動層２が形成され３
はイオン能動層２が形成されだＧａＡｓ基板１の表面を
被ってイ、オン注入層アニール用キャップ、兼ｓＭ パ
ッシベーション膜３が被着されている。
中、半絶縁性ＧａＡｓ基板１の一方の表、十 面にＳ＋ イオン注入法でｎ型能動層２が形成され３
はイオン能動層２が形成されだＧａＡｓ基板１の表面を
被ってイ、オン注入層アニール用キャップ、兼ｓＭ パ
ッシベーション膜３が被着されている。
４は基板上に形成されたオーミック電極を表わしている
。
。
′上記ホール素子の製造工程を次に述べる。まず、半絶
縁性ＧａＡｓ基板１をＨ２Ｓ Ｏ＜ −Ｈ２０２系水溶
液で３０秒間鏡面エツチングを行う。次に、低温形成絶
縁膜薄層を介して塗布したフォトレジヌト膜をイオン注
入用マスクとして選択イオン注入領域の開孔を行い、５
０ＫｅＶと１５０ＫｅＶのエネルギーで Ｓ１イオ／を
２段注入する。この後、選択注入用レジヌトマスクおよ
び絶縁膜薄層を徐去し、イオン注入層アニール用キャ・
シブ３を被覆する。注入２１１ Ｓ；原子の電気的活性
化のためのアニールはＮ２気流中、８５０’Ｃ，１５分
の条件で行い、０．３μの層厚を有するｎ型能動層２を
形成する。最後に多層レジストで電極部絶縁膜の開孔を
行い、Ａｕ−Ｇｅ＼Ｎｉ＼Ａｕ 電極金属を蒸着した後
、前記多層レジストを用いてリフトオフ法で電極パター
ンを形成し、Ｎ２気流中４６０’Ｃのアロイを行ってｎ
型オーミック電極４を形成する。かくしてプレーナ型ホ
ール素子が製作される。
縁性ＧａＡｓ基板１をＨ２Ｓ Ｏ＜ −Ｈ２０２系水溶
液で３０秒間鏡面エツチングを行う。次に、低温形成絶
縁膜薄層を介して塗布したフォトレジヌト膜をイオン注
入用マスクとして選択イオン注入領域の開孔を行い、５
０ＫｅＶと１５０ＫｅＶのエネルギーで Ｓ１イオ／を
２段注入する。この後、選択注入用レジヌトマスクおよ
び絶縁膜薄層を徐去し、イオン注入層アニール用キャ・
シブ３を被覆する。注入２１１ Ｓ；原子の電気的活性
化のためのアニールはＮ２気流中、８５０’Ｃ，１５分
の条件で行い、０．３μの層厚を有するｎ型能動層２を
形成する。最後に多層レジストで電極部絶縁膜の開孔を
行い、Ａｕ−Ｇｅ＼Ｎｉ＼Ａｕ 電極金属を蒸着した後
、前記多層レジストを用いてリフトオフ法で電極パター
ンを形成し、Ｎ２気流中４６０’Ｃのアロイを行ってｎ
型オーミック電極４を形成する。かくしてプレーナ型ホ
ール素子が製作される。
上記従来のホール素子について検討する。アニール用キ
ャンプとして従来用いられてきたものにＣＶＤ−ＡＬＯ
３，ＣＶＤ−３ｉ ０２ 、 ス／＜）ｌＩＳ ｉＮｘ
、 ＣＶＤ−５！３Ｎ４＋スパッタＡｌＮ等がある。こ
れら絶縁膜の生膜温度はＣＶ Ｄ −Ａ ＆０３とＣＶ
Ｄ−５ｉ０２は４００〜４５０℃。
ャンプとして従来用いられてきたものにＣＶＤ−ＡＬＯ
３，ＣＶＤ−３ｉ ０２ 、 ス／＜）ｌＩＳ ｉＮｘ
、 ＣＶＤ−５！３Ｎ４＋スパッタＡｌＮ等がある。こ
れら絶縁膜の生膜温度はＣＶ Ｄ −Ａ ＆０３とＣＶ
Ｄ−５ｉ０２は４００〜４５０℃。
ＣＶＤ−５ｉ３Ｎ４は７５０℃、スパッタＳｉＮｘや７
パツタ／ｌ？Ｎは約３００℃である。処でＧ ａ Ａｓ
Ｏ熱的安定性は乏しく５００℃以上では明かに基板の熱
分解が起こり、又それ以下の三百数十度でもわずかなＡ
ｓ原子の解萬１［が起こると考えられる。
パツタ／ｌ？Ｎは約３００℃である。処でＧ ａ Ａｓ
Ｏ熱的安定性は乏しく５００℃以上では明かに基板の熱
分解が起こり、又それ以下の三百数十度でもわずかなＡ
ｓ原子の解萬１［が起こると考えられる。
この意味で７５０℃もの高温を要するＣＶＤ−５ｉ３Ｎ
４ では生膜時にイオン注入基板よりＡｓ原子Ｇａ原
子の解離が起こり、イオン注入ＧａＡｓ結晶中には多量
のＡｓ原子空孔、およびＧａ原子空孔が発生するだめ化
学量論的組成比は大巾に変動し、良好な１１型伝導層の
形成は望めない。まだスパッタＳｉＮｘやスパッタＡｎ
Ｎは低温生膜が可能であるが、注入層表面に損傷を与え
たり、スパッタ原子の導入をもたらすという欠点がある
。
４ では生膜時にイオン注入基板よりＡｓ原子Ｇａ原
子の解離が起こり、イオン注入ＧａＡｓ結晶中には多量
のＡｓ原子空孔、およびＧａ原子空孔が発生するだめ化
学量論的組成比は大巾に変動し、良好な１１型伝導層の
形成は望めない。まだスパッタＳｉＮｘやスパッタＡｎ
Ｎは低温生膜が可能であるが、注入層表面に損傷を与え
たり、スパッタ原子の導入をもたらすという欠点がある
。
更ＫＣＶＤ−５ｉ Ｏｚ トＣＶＤ−Ａｌ１２０ｓｌｔ
ｉ４００〜４５０℃の比較的低温で形成されるが、ＣＶ
Ｄ−Ａ（１２０３はこの温度でＡｓ原子、次いでＧａ原
子に対する強い吸い出し効果をもつ。以上の理由で、ア
ニール用キャップとしては従来よりＣｖＤＳ＋０２が用
いられる例が多い。ここではホール素子に対してＣＶＤ
−５ｉ０２ キャップを適用した場合の結果について述
べる。
ｉ４００〜４５０℃の比較的低温で形成されるが、ＣＶ
Ｄ−Ａ（１２０３はこの温度でＡｓ原子、次いでＧａ原
子に対する強い吸い出し効果をもつ。以上の理由で、ア
ニール用キャップとしては従来よりＣｖＤＳ＋０２が用
いられる例が多い。ここではホール素子に対してＣＶＤ
−５ｉ０２ キャップを適用した場合の結果について述
べる。
ホール素子製作工程は前記の通９であり、ＣＶＤ条件は
通常の５ｉＨ４−０２ソーヌガヌを用いて基板温度４３
０℃で行った。５ＩＯ２キヤツプの膜厚は４０００Ａで
ある。第２図に上記工程によって作製した従来のホール
素子特性のウニ八面内分布をヒヌトグラムとして示す。
通常の５ｉＨ４−０２ソーヌガヌを用いて基板温度４３
０℃で行った。５ＩＯ２キヤツプの膜厚は４０００Ａで
ある。第２図に上記工程によって作製した従来のホール
素子特性のウニ八面内分布をヒヌトグラムとして示す。
ホール電圧と入力抵抗の面内バラツキは比較的大きく、
それぞれバラツキ度は５％程度存在する。更に、ホール
素子の主要特性の一つである不平衡率については特にバ
ラツキが甚しぐ、２０％を越える素子数が多い結果とな
った。このように、ＣＶＤ ＳｉＯ，＋をアニール用
キャップとして用いた場合には、その生膜温度が４３０
℃と高温のために、生膜時にイオン注入ＧａＡｓ表面か
らＡｓ原子、及びＧａ原子の熱解離が起こり、ＧａＡｓ
当卸比当面内不拘−が助長されてホール素子特性のバラ
ツキを増大させたものと判明した。
それぞれバラツキ度は５％程度存在する。更に、ホール
素子の主要特性の一つである不平衡率については特にバ
ラツキが甚しぐ、２０％を越える素子数が多い結果とな
った。このように、ＣＶＤ ＳｉＯ，＋をアニール用
キャップとして用いた場合には、その生膜温度が４３０
℃と高温のために、生膜時にイオン注入ＧａＡｓ表面か
らＡｓ原子、及びＧａ原子の熱解離が起こり、ＧａＡｓ
当卸比当面内不拘−が助長されてホール素子特性のバラ
ツキを増大させたものと判明した。
〈発明の目的〉
本発明は、以上の従来法でのアニール用キャップの生膜
工程に起因する特性不良の改善を目的としたもので、低
温プラズマＣＶＤ法によって形成した窒化シリコン膜を
アニール用キャップとして用いることによって生膜時の
ＧａＡｓ注入層の化学当量比の変動を抑えるとともに、
アニール時の基板原子の外拡散を防止することによって
イオン注入層の面内均一性を計り、それをもってホール
素子特性を改善した点にある。
工程に起因する特性不良の改善を目的としたもので、低
温プラズマＣＶＤ法によって形成した窒化シリコン膜を
アニール用キャップとして用いることによって生膜時の
ＧａＡｓ注入層の化学当量比の変動を抑えるとともに、
アニール時の基板原子の外拡散を防止することによって
イオン注入層の面内均一性を計り、それをもってホール
素子特性を改善した点にある。
〈実施例〉
まず、アニール用キャップとしてのプラズマＣＶＤ法に
よる窒化シリコン膜（以下、ＰＣＶＤ−５ｉＮｘ膜と略
記する）の生膜方法について説明する。装置は静電容量
結合方式の平行平板型でアリ、Ｎ２希釈モノシランとア
ンモニアを反応ガスソー７としだ。
よる窒化シリコン膜（以下、ＰＣＶＤ−５ｉＮｘ膜と略
記する）の生膜方法について説明する。装置は静電容量
結合方式の平行平板型でアリ、Ｎ２希釈モノシランとア
ンモニアを反応ガスソー７としだ。
第３図にＮＨａ／ＳｉＨ４ガス流量比を４とし、基板温
度とＲＦ電力を変化した場合のＰＣＶＤ−５ｉＮｘ膜の
屈折率の変化状況の一例を示す。通常報告されているよ
うに基板温度の上昇につれて屈折率は増大する他、ｇＦ
買電力増加とともに屈折率は減少する。図中、曲線ａが
基板温度３５０℃。
度とＲＦ電力を変化した場合のＰＣＶＤ−５ｉＮｘ膜の
屈折率の変化状況の一例を示す。通常報告されているよ
うに基板温度の上昇につれて屈折率は増大する他、ｇＦ
買電力増加とともに屈折率は減少する。図中、曲線ａが
基板温度３５０℃。
ｂが３００℃、Ｃが２５０℃の場合をそれぞれ示す。
次にＣｒドープ半絶縁性ＧａＡｓ基板に２８Ｓｉ＋イオ
ンを５０ＫｅＶ、および１５０ＫｅＶの２段注入法で７
×１０１２ｃ？Ｉ＋−２注入し、８００Ａの膜厚を有す
るＰＣＶＤ−５ｉＮｘキャップを形成して８３０℃、１
５分間アニールした時のイオン注入層のキャリヤ濃度分
布を第４図に示す。図中、曲線ｄ、ｅ、ｆは基板温度３
００℃で屈折率、２．３゜２、Ｏ９および１，８のキャ
ップをそれぞれ形成した場合の結果である。屈折率が減
少してＳｉＮｘのＸ値が増すにつれてキャリヤ濃度分布
は深くなるが２．１５＜屈折率に１．９５の領域でＬＳ
Ｓ理論濃度分布に近い艮好な注入層が実現される。一方
基板温度を４００ ’Ｃまで上昇して、屈折率２．０の
キャップを形成した場合のキャリヤ濃度分布は曲線ｇの
ように異常であり、明らかに高温生膜に起因するイオン
注入層表面からの基板原子の解離と、それに助長された
注入Ｓｉ原子の異常製果が起こっている。以上詳述した
ように、３００℃以下の基板ＶＭＦＩ’テ１．９５ ＜
Ｅ折率＜２．１５（７）ＰＣ−ＶＤ−５ｉＮｘキヤツ
プを形成することにより、はぼ理想的な注入層キャリヤ
濃度分布が実現することが判明した。
ンを５０ＫｅＶ、および１５０ＫｅＶの２段注入法で７
×１０１２ｃ？Ｉ＋−２注入し、８００Ａの膜厚を有す
るＰＣＶＤ−５ｉＮｘキャップを形成して８３０℃、１
５分間アニールした時のイオン注入層のキャリヤ濃度分
布を第４図に示す。図中、曲線ｄ、ｅ、ｆは基板温度３
００℃で屈折率、２．３゜２、Ｏ９および１，８のキャ
ップをそれぞれ形成した場合の結果である。屈折率が減
少してＳｉＮｘのＸ値が増すにつれてキャリヤ濃度分布
は深くなるが２．１５＜屈折率に１．９５の領域でＬＳ
Ｓ理論濃度分布に近い艮好な注入層が実現される。一方
基板温度を４００ ’Ｃまで上昇して、屈折率２．０の
キャップを形成した場合のキャリヤ濃度分布は曲線ｇの
ように異常であり、明らかに高温生膜に起因するイオン
注入層表面からの基板原子の解離と、それに助長された
注入Ｓｉ原子の異常製果が起こっている。以上詳述した
ように、３００℃以下の基板ＶＭＦＩ’テ１．９５ ＜
Ｅ折率＜２．１５（７）ＰＣ−ＶＤ−５ｉＮｘキヤツ
プを形成することにより、はぼ理想的な注入層キャリヤ
濃度分布が実現することが判明した。
次に、上記生膜条件を適用して製作したＰＣＶＤ−５ｉ
Ｎｘキヤツプ付ホール素子の特性について図面に基いて
説明する。第５図はウェハ而内分布をヒストグラムで示
しだものである。ホール電圧と入力抵抗の面内分布は極
めて優れており、バラツキ度で３形と従来法に比較して
大巾に改善されている。更に図で明かなように不平衡率
が減少するとともに、そのバラツキも従来法素子に比べ
て改善されていることが判明した。
Ｎｘキヤツプ付ホール素子の特性について図面に基いて
説明する。第５図はウェハ而内分布をヒストグラムで示
しだものである。ホール電圧と入力抵抗の面内分布は極
めて優れており、バラツキ度で３形と従来法に比較して
大巾に改善されている。更に図で明かなように不平衡率
が減少するとともに、そのバラツキも従来法素子に比べ
て改善されていることが判明した。
〈効 果〉
以上詳述したように、本発明ではＧ 、ａ Ａ ｓ基板
の表面分夙を伴わない３００℃以下の低温プラズマＣＶ
Ｄプロセスを採用し、その生膜条件を１，９５く屈折率
く２１５に適正化した窒化シリコン膜をイオン注入層ア
ニール用キャップに設定することによって、ＧａＡｓ化
学当量比の変動を防止しつつ、面内均一性と深さ方向キ
ャリヤ濃度分布に優れたイオン注入層を形成し、これを
もつ７特性バラツキの少いホール素子を実現した。
の表面分夙を伴わない３００℃以下の低温プラズマＣＶ
Ｄプロセスを採用し、その生膜条件を１，９５く屈折率
く２１５に適正化した窒化シリコン膜をイオン注入層ア
ニール用キャップに設定することによって、ＧａＡｓ化
学当量比の変動を防止しつつ、面内均一性と深さ方向キ
ャリヤ濃度分布に優れたイオン注入層を形成し、これを
もつ７特性バラツキの少いホール素子を実現した。
実施例ではＧ 、ａ Ａ ｓホール素子について説明し
だが、本発明になる生膜条件下で形成したＰＣＶＤ
ＳｉＮｘギャップを用いるイオン注入層アニール方法は
、ＧａＡｓＦＥＴ、ＧａＡｓツェナーダイオード、Ｇａ
Ａｓバラクタ＋ Ｇ ａ Ａ ｓ Ｉ Ｃ等＋７） Ｇ
ａ Ａ ｓイオン注入デバイス全般に対して適用でき
ることは云うまでもない。
だが、本発明になる生膜条件下で形成したＰＣＶＤ
ＳｉＮｘギャップを用いるイオン注入層アニール方法は
、ＧａＡｓＦＥＴ、ＧａＡｓツェナーダイオード、Ｇａ
Ａｓバラクタ＋ Ｇ ａ Ａ ｓ Ｉ Ｃ等＋７） Ｇ
ａ Ａ ｓイオン注入デバイス全般に対して適用でき
ることは云うまでもない。
第１図はプレーナ型ＧａＡｓホール素子の断面構造図、
第２図は従来法によるＧａＡｓホール素子の特性分布を
示した図、第３図はＰＣＶＤ−５ｉＮｘ膜の屈折率と生
膜条件の関係を示した図、第４図はＰＣＶＤ−５ｉＮｘ
膜キャンプアニールを施しだ２８Ｓｉ＋イオン注入層の
キャリヤ濃度分布をＳｉＮｘ生膜条件との関連で示した
図、第５図は本・発明によるホール素子の特性分布を示
した図である。 １：ＧａＡｓ基板 ２：能動層領域 ３：保ｍ膜
４：電極 代卯人 弁併士 福 士 愛 彦（他２名）ＲＦ電力
１４ 浄、３ （７）
第２図は従来法によるＧａＡｓホール素子の特性分布を
示した図、第３図はＰＣＶＤ−５ｉＮｘ膜の屈折率と生
膜条件の関係を示した図、第４図はＰＣＶＤ−５ｉＮｘ
膜キャンプアニールを施しだ２８Ｓｉ＋イオン注入層の
キャリヤ濃度分布をＳｉＮｘ生膜条件との関連で示した
図、第５図は本・発明によるホール素子の特性分布を示
した図である。 １：ＧａＡｓ基板 ２：能動層領域 ３：保ｍ膜
４：電極 代卯人 弁併士 福 士 愛 彦（他２名）ＲＦ電力
１４ 浄、３ （７）
Claims (1)
- 【特許請求の範囲】 １、 ’ Ｇ ａ Ａ ｓ基板に選択イオン注入によっ
て能動層領域を形成してなるＧａＡｓ素子の製造方法に
おいて、選択イオン注入されたＧａＡｓ基板表面を、プ
ラズマＣＶＤ法で形成した窒化シリコン膜で被って活性
化のだめのア二一〜を行うことを特徴とするイオン注入
型ＧａＡｓ素子の製造方法。 ２ 前記窒化シリコン膜は、生膜温度が３００°Ｃ以下
で膜屈折率が１．９５〜２．１５となるように形成した
ことを特徴とする特許請求の範囲第１項記載のイオン注
入型Ｇ ａ Ａｓ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6626883A JPS59191329A (ja) | 1983-04-13 | 1983-04-13 | イオン注入型ＧａＡｓ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6626883A JPS59191329A (ja) | 1983-04-13 | 1983-04-13 | イオン注入型ＧａＡｓ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59191329A true JPS59191329A (ja) | 1984-10-30 |
Family
ID=13310922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6626883A Pending JPS59191329A (ja) | 1983-04-13 | 1983-04-13 | イオン注入型ＧａＡｓ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59191329A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308912A (ja) * | 1987-06-10 | 1988-12-16 | Sharp Corp | 半導体装置の製造方法 |
| JPH01241820A (ja) * | 1988-03-24 | 1989-09-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1983
- 1983-04-13 JP JP6626883A patent/JPS59191329A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308912A (ja) * | 1987-06-10 | 1988-12-16 | Sharp Corp | 半導体装置の製造方法 |
| JPH01241820A (ja) * | 1988-03-24 | 1989-09-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JPS62500414A (ja) | ３−ｖ及び２−６族化合物半導体の被覆 | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| US4772489A (en) | Method of annealing a compound semiconductor substrate | |
| JPH0787187B2 (ja) | ＧａＡｓ化合物半導体基板の製造方法 | |
| JPS59191329A (ja) | イオン注入型ＧａＡｓ素子の製造方法 | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS6199364A (ja) | 抵抗層の形成方法 | |
| CA1131797A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| JPH0797567B2 (ja) | 薄膜の形成方法 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPS60251631A (ja) | 不均一不純物密度分布を有する半導体装置の製造方法 | |
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| Donahue et al. | Low Temperature Silicon Epitaxy Deposited by Very Low Pressure Chemical Vapor Deposition: II. Autodoping | |
| JPS622625A (ja) | 化合物半導体の絶縁層形成方法 | |
| Lee et al. | A novel lift-off process using low-temperature PECVD silicon nitride for the fabrication of self-aligned gate GaAs MESFETs and InP MISFETs | |
| JPS58103123A (ja) | 化合物半導体装置の製造方法 | |
| Donahue et al. | Low Temperature Silicon Epitaxy Deposited by Very Low Pressure Chemical Vapor Deposition: III. Pattern Transfer | |
| JP2707436B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH02239668A (ja) | 化合物半導体装置およびその製造方法 | |
| JPS60213032A (ja) | 半導体装置およびその製造方法 | |
| JPS63158837A (ja) | 半導体素子の製造方法 | |
| JPS62149122A (ja) | 化合物半導体基板の熱処理方法 |