JPS63158837A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS63158837A JPS63158837A JP30704386A JP30704386A JPS63158837A JP S63158837 A JPS63158837 A JP S63158837A JP 30704386 A JP30704386 A JP 30704386A JP 30704386 A JP30704386 A JP 30704386A JP S63158837 A JPS63158837 A JP S63158837A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- heat
- gaas
- layer
- ain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 230000001681 protective effect Effects 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 abstract description 31
- 150000002500 ions Chemical class 0.000 abstract description 5
- 238000000137 annealing Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 description 12
- 239000012535 impurity Substances 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005546 reactive sputtering Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、半導体素子の製造方法、特に半導体の能動層
形成方法に関するものである。
形成方法に関するものである。
(従来の技術)
従来より、半導体結晶に不純物を注入し、その後肢結晶
に熱処理を施すことにより能動層を形成する、いわゆる
イオン注入技術は半導体素子の製造に広く利用されてい
る。ところで、従来の技術による能動層形成の方法では
一般に5i02や5iO1Nyを熱処理保護膜として用
いたが、それらとGaAsとでは熱膨張係数が太き(異
なる為、熱処理時には界面に大きなストレスが生じてい
た。そのストレスは、熱処理保護膜の成膜温度より高温
になるにしたがって大きくなる為、両性不純物のサイト
置換に影響を与えキャリア活性化率の低下やGaAs表
面の損傷をひきおこしていた。従って従来の技術により
、再現性良く且つウェハ面内で均一なキャリア濃度を有
する能動層を形成する場合、イオン注入後の熱処理工程
では適正な熱処理温度での正確な温度制御が要求された
。以上の欠点を解決する為、GaAsと熱膨張係数がほ
ぼ等しいAINを熱処理像1!膜として用いた例が報告
された(アプライド・フィジクスルタ−(Appl、
Phys、 Lett。
に熱処理を施すことにより能動層を形成する、いわゆる
イオン注入技術は半導体素子の製造に広く利用されてい
る。ところで、従来の技術による能動層形成の方法では
一般に5i02や5iO1Nyを熱処理保護膜として用
いたが、それらとGaAsとでは熱膨張係数が太き(異
なる為、熱処理時には界面に大きなストレスが生じてい
た。そのストレスは、熱処理保護膜の成膜温度より高温
になるにしたがって大きくなる為、両性不純物のサイト
置換に影響を与えキャリア活性化率の低下やGaAs表
面の損傷をひきおこしていた。従って従来の技術により
、再現性良く且つウェハ面内で均一なキャリア濃度を有
する能動層を形成する場合、イオン注入後の熱処理工程
では適正な熱処理温度での正確な温度制御が要求された
。以上の欠点を解決する為、GaAsと熱膨張係数がほ
ぼ等しいAINを熱処理像1!膜として用いた例が報告
された(アプライド・フィジクスルタ−(Appl、
Phys、 Lett。
40(1982)689))。しかしながら、この報告
におけるAINは反応性スパッタ法により成膜したもの
であり、成膜時にGaAsの表面は損傷を受けた。損傷
したGaAs表面では結晶質が低下し、移動度が低下す
るばかりではなく、AINとの間ではスレトスの存在も
予想される。従って界面に存在するストレスの為、熱処
理保護膜として5i02や5iO8N、を使用した場合
と同様に、熱処理では適正な温度での正確な制御が要求
され、得られたキャリア濃度も低かった。ところで、成
長ガスを熱分解し、堆積させるMOCVD法によれば、
GaAs表面の損傷を抑えられると予想されるが、その
熱処理保護膜への応用は報告されていない。
におけるAINは反応性スパッタ法により成膜したもの
であり、成膜時にGaAsの表面は損傷を受けた。損傷
したGaAs表面では結晶質が低下し、移動度が低下す
るばかりではなく、AINとの間ではスレトスの存在も
予想される。従って界面に存在するストレスの為、熱処
理保護膜として5i02や5iO8N、を使用した場合
と同様に、熱処理では適正な温度での正確な制御が要求
され、得られたキャリア濃度も低かった。ところで、成
長ガスを熱分解し、堆積させるMOCVD法によれば、
GaAs表面の損傷を抑えられると予想されるが、その
熱処理保護膜への応用は報告されていない。
(発明が解決しようとする問題点)
例えば、イオン注入後、5i02やSiO工N、などを
熱処理保護膜として形成し、その後に熱処理工程として
赤外線フラッシュアニール法を使用する場合では、ウェ
ハ面内での熱処理温度の不均一によるキャリア濃度の不
均一が生じていた。
熱処理保護膜として形成し、その後に熱処理工程として
赤外線フラッシュアニール法を使用する場合では、ウェ
ハ面内での熱処理温度の不均一によるキャリア濃度の不
均一が生じていた。
またスパッタ法によりAINを成膜した場合には、Ga
As表面の損傷劣化し、5i02や5xO1Nyなどを
熱処理保護膜として使用した場合と同様にドナー活性化
率の低下、結晶性の低下、移動度の低下などの原因とな
った。
As表面の損傷劣化し、5i02や5xO1Nyなどを
熱処理保護膜として使用した場合と同様にドナー活性化
率の低下、結晶性の低下、移動度の低下などの原因とな
った。
本発明の目的は、以上の欠点を有せず且つ広い熱処理温
度範囲において、再現性良くキャリア濃度が均一であり
、結晶性の高い能動層を形成する半導体素子の製造方法
を提案することにある。
度範囲において、再現性良くキャリア濃度が均一であり
、結晶性の高い能動層を形成する半導体素子の製造方法
を提案することにある。
(問題点を解決するための手段)
本発明は、保護膜としてGaAs結晶上にMOCVD法
によりAINを成膜し、その後熱処理することを特徴と
する半導体素子の製造方法である。
によりAINを成膜し、その後熱処理することを特徴と
する半導体素子の製造方法である。
(作用)
IILV化合物半導体結晶中で■族元素は、両性不純物
として振る舞い、■族すイトを占めた場合には、n形不
純物となり、またV族すイトを占めた場合には、p形不
純物となることが知られている。
として振る舞い、■族すイトを占めた場合には、n形不
純物となり、またV族すイトを占めた場合には、p形不
純物となることが知られている。
従って、■族元素の占めるサイトを再現性良く制御でき
れば、伝導形及び能動層のキャリア濃度を制御すること
ができる。
れば、伝導形及び能動層のキャリア濃度を制御すること
ができる。
GaAs中での両性不純物であるSiをGsaAsにイ
オン注入した場合では、従来より熱処理保護膜として5
i02や5tOzNyなどが用いられてきたが、それら
の熱膨張係数は、GaAsの熱膨張係数と大きく異なっ
ている。従って熱処理時には、熱処理保護膜とGaAs
の界面に大きなストレスがかかり、その強度が熱処理温
度によって変化する。そのストレス強度の変化がSiの
III族サイト置換に影響を与えていると考えられる。
オン注入した場合では、従来より熱処理保護膜として5
i02や5tOzNyなどが用いられてきたが、それら
の熱膨張係数は、GaAsの熱膨張係数と大きく異なっ
ている。従って熱処理時には、熱処理保護膜とGaAs
の界面に大きなストレスがかかり、その強度が熱処理温
度によって変化する。そのストレス強度の変化がSiの
III族サイト置換に影響を与えていると考えられる。
故に、ウェハ面内で熱処理温度が不均一である場合や、
熱処理温度に再現性のない場合には、活性化する能動層
のキャリア濃度にばらつきが生じた。一方、熱処理保護
膜としてAINを反応性スパッタ法により成膜した場合
も、成膜時にGaAsの表面は損傷を受ける。従って、
損傷したGaAs表面では結晶質が低下し、移動度が低
下するばかりではなく、AINとの間ではストレスの存
在も予想され、熱処理保護膜として5i02や5tO1
Nyを使用した場合と同様に、熱処理では適正な温度で
の正確な制御が要求され、得られるキャリア濃度も低い
。本発明では、成長ガスを熱分解し、堆積させるMOC
VD法によりAINを成膜したことによりGaAsの表
面は損傷を受けない。従って、本発明でのAINとGa
Asの界面は非常に良好である。しかもAINとGaA
sの熱膨張係数はほぼ等しいので、本発明によれば広い
熱処理温度範囲においてストレスのない状態が達成でき
、従って従来法の欠点を有せず且つ広い熱処理温度範囲
において、再現性良くウェハ面内でのキャリア濃度が均
°−であり、結晶性の高い能動層を形成することが可能
となる。
熱処理温度に再現性のない場合には、活性化する能動層
のキャリア濃度にばらつきが生じた。一方、熱処理保護
膜としてAINを反応性スパッタ法により成膜した場合
も、成膜時にGaAsの表面は損傷を受ける。従って、
損傷したGaAs表面では結晶質が低下し、移動度が低
下するばかりではなく、AINとの間ではストレスの存
在も予想され、熱処理保護膜として5i02や5tO1
Nyを使用した場合と同様に、熱処理では適正な温度で
の正確な制御が要求され、得られるキャリア濃度も低い
。本発明では、成長ガスを熱分解し、堆積させるMOC
VD法によりAINを成膜したことによりGaAsの表
面は損傷を受けない。従って、本発明でのAINとGa
Asの界面は非常に良好である。しかもAINとGaA
sの熱膨張係数はほぼ等しいので、本発明によれば広い
熱処理温度範囲においてストレスのない状態が達成でき
、従って従来法の欠点を有せず且つ広い熱処理温度範囲
において、再現性良くウェハ面内でのキャリア濃度が均
°−であり、結晶性の高い能動層を形成することが可能
となる。
(実施例)
以下、本発明の実施例について図面を用いて詳細に説明
する。第1図は、絶縁性GaAs基板にSiを100K
eVにて5X1012am−”イオン注入し、その上に
400.500,600,700°CでAINを900
人成膜したウェハを20分間、800°Cから950°
Cの間で熱処理したときに活性化した電子濃度と熱処理
温度の関係を示した図である。
する。第1図は、絶縁性GaAs基板にSiを100K
eVにて5X1012am−”イオン注入し、その上に
400.500,600,700°CでAINを900
人成膜したウェハを20分間、800°Cから950°
Cの間で熱処理したときに活性化した電子濃度と熱処理
温度の関係を示した図である。
900°C以上で熱処理すると、600°C以上で成膜
した試料は5i02や5iO1Nyなどを熱処理保護膜
として用いる従来の方法と同様に電子濃度が減少するが
、500°C以下で成膜した試料は全く電子濃度の減少
が認められないことが分かった。
した試料は5i02や5iO1Nyなどを熱処理保護膜
として用いる従来の方法と同様に電子濃度が減少するが
、500°C以下で成膜した試料は全く電子濃度の減少
が認められないことが分かった。
即ち、MOCVD法により500°C以下で成膜したA
INを熱処理保護膜として用いたウェハでは、800°
Cから950°Cという広い熱処理温度で、イオン注入
したドナー不純物によるキャリアの活性化率が60〜7
0%という注目すべき高い値であった。−方、反応性ス
パッタ法により成膜したAINを熱処理保護膜として場
合では、成膜温度にかかわらず、900°C以上で熱処
理すると、5i02やSiO工N、などを熱処理保護膜
として用いる従来の方法と同様にキャリアの活性化率の
減少が見られた。加えて、反応性スパッタ法により成膜
したAINを熱処理保護膜として使用した場合での最高
の活性化率は50〜60%であり、本発明による方法と
比較すれば、20%程度低い。これは前述したように、
反応性スパッタ法によりAINを成膜した場合は、成膜
時にGaAsの表面を損傷させることに起因すると考え
られる。即ち、損傷したGaAs表面では結晶質が低下
し、移動度が低下するばかりではなく、AINとの間で
はストレスの存在し、熱処理保護膜として5i02や5
tO1Nyを使用した場合と同様に、弊処理では適正な
温度での正確な制御が要求され、得られるキャリア濃度
も低いと考えられる。本発明で得られる効果は、成長ガ
スを熱分解し、堆積させるMOCVD法によりAINを
成膜したことにより、GaAs表面での損傷がない良好
なAINとGaAsの界面が得られたことに起因すると
考えられる。この結果を基に、第2図(a)に示す構造
の試料を作製した。
INを熱処理保護膜として用いたウェハでは、800°
Cから950°Cという広い熱処理温度で、イオン注入
したドナー不純物によるキャリアの活性化率が60〜7
0%という注目すべき高い値であった。−方、反応性ス
パッタ法により成膜したAINを熱処理保護膜として場
合では、成膜温度にかかわらず、900°C以上で熱処
理すると、5i02やSiO工N、などを熱処理保護膜
として用いる従来の方法と同様にキャリアの活性化率の
減少が見られた。加えて、反応性スパッタ法により成膜
したAINを熱処理保護膜として使用した場合での最高
の活性化率は50〜60%であり、本発明による方法と
比較すれば、20%程度低い。これは前述したように、
反応性スパッタ法によりAINを成膜した場合は、成膜
時にGaAsの表面を損傷させることに起因すると考え
られる。即ち、損傷したGaAs表面では結晶質が低下
し、移動度が低下するばかりではなく、AINとの間で
はストレスの存在し、熱処理保護膜として5i02や5
tO1Nyを使用した場合と同様に、弊処理では適正な
温度での正確な制御が要求され、得られるキャリア濃度
も低いと考えられる。本発明で得られる効果は、成長ガ
スを熱分解し、堆積させるMOCVD法によりAINを
成膜したことにより、GaAs表面での損傷がない良好
なAINとGaAsの界面が得られたことに起因すると
考えられる。この結果を基に、第2図(a)に示す構造
の試料を作製した。
すなわち、約50mmφの絶縁性GaAs基板21にS
tを100KeVにて5X1012am−”イオン注入
し、イオン注入層211を形成し、その上に500°C
でAIN層2層上2000人成膜した。そのウェハを約
1分間、850°Cで赤外線フラッシュアニールによる
熱処理をほどこした。その結果、第2図(b)に示した
約3゜5X1012cm−2の電子濃度を有するn型伝
導層212が形成された。
tを100KeVにて5X1012am−”イオン注入
し、イオン注入層211を形成し、その上に500°C
でAIN層2層上2000人成膜した。そのウェハを約
1分間、850°Cで赤外線フラッシュアニールによる
熱処理をほどこした。その結果、第2図(b)に示した
約3゜5X1012cm−2の電子濃度を有するn型伝
導層212が形成された。
赤外線フラッシュアニール法では、ウェハの中央と周囲
では数十度の温度差が見込まれ、5i02を熱処理保護
膜として用いる従来の方法によればウェハ面内の電子濃
度は大きくばらつくが、本発明によるn型伝導層212
の電子濃度はウェハ面内で10”am−”程度のゆらぎ
がある程度で極めて均一であった。
では数十度の温度差が見込まれ、5i02を熱処理保護
膜として用いる従来の方法によればウェハ面内の電子濃
度は大きくばらつくが、本発明によるn型伝導層212
の電子濃度はウェハ面内で10”am−”程度のゆらぎ
がある程度で極めて均一であった。
以上、イオン注入する不純物として両性不純物であるS
Lを例に実施例を示したが、他の不純物、例えば、■族
の8,8e、Teにおいても、従来の方法に比較して、
優位な効果があることは明らかである。
Lを例に実施例を示したが、他の不純物、例えば、■族
の8,8e、Teにおいても、従来の方法に比較して、
優位な効果があることは明らかである。
また、イオン注入保護膜としての使用に限らず、通常の
熱処理保護膜としても利用でき、しかも従来の方法より
効果があることは明らかである。
熱処理保護膜としても利用でき、しかも従来の方法より
効果があることは明らかである。
(発明の効果)
以上の様に、本発明によれば、広い熱処理温度範囲にお
いて、再現性良くキャリア濃度の均一な能動層を形成す
ることができる。
いて、再現性良くキャリア濃度の均一な能動層を形成す
ることができる。
第1図は、AIN層をGaAs基板の熱処理保護膜とし
て用いた場合の活性化電子濃度と熱処理温度の関係を示
した図、第2図(a)、(b)は、第1図で示した結果
を基にした本発明の実施例を示す断面図である。 第1図 熱処理温度(”C)
て用いた場合の活性化電子濃度と熱処理温度の関係を示
した図、第2図(a)、(b)は、第1図で示した結果
を基にした本発明の実施例を示す断面図である。 第1図 熱処理温度(”C)
Claims (1)
- 保護膜としてGaAs結晶上にMOCVD法によりA
INを成膜し、その後熱処理することを特徴とする半導
体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30704386A JPS63158837A (ja) | 1986-12-22 | 1986-12-22 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30704386A JPS63158837A (ja) | 1986-12-22 | 1986-12-22 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63158837A true JPS63158837A (ja) | 1988-07-01 |
Family
ID=17964355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30704386A Pending JPS63158837A (ja) | 1986-12-22 | 1986-12-22 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63158837A (ja) |
-
1986
- 1986-12-22 JP JP30704386A patent/JPS63158837A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6136727A (en) | Method for forming thermal oxide film of silicon carbide semiconductor device | |
JPS62500414A (ja) | 3−v及び2−6族化合物半導体の被覆 | |
JPH0787187B2 (ja) | GaAs化合物半導体基板の製造方法 | |
JPH05234927A (ja) | 半導体デバイスの固相拡散による拡散領域の形成方法 | |
US4525239A (en) | Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits | |
JPS63158837A (ja) | 半導体素子の製造方法 | |
JPH0750692B2 (ja) | ▲iii▼―▲v▼族化合物半導体の熱処理方法 | |
JPS634345B2 (ja) | ||
JPH0797567B2 (ja) | 薄膜の形成方法 | |
JPH0212875A (ja) | 半導体装置の製造方法 | |
JPS63158836A (ja) | 半導体素子の製造方法 | |
JPS6146069A (ja) | 半導体装置の製造方法 | |
JPS6142911A (ja) | イオン注入による導電層形成方法 | |
JPS59191329A (ja) | イオン注入型GaAs素子の製造方法 | |
JPH03145720A (ja) | 化合物半導体の成長方法及びこれに使用するシリコン基板 | |
JP3263956B2 (ja) | 半導体装置の製造方法 | |
JP2689946B2 (ja) | 赤外線検出器の製造方法 | |
JPH0533527B2 (ja) | ||
JPS6022316A (ja) | 化合物半導体装置の製造方法 | |
Yagita et al. | Cr gettering by Ne ion implantation and the correlation with the electrical activation of implanted Si in semi‐insulating GaAs | |
JPS63299164A (ja) | ショットキ障壁型半導体装置 | |
JPH023537B2 (ja) | ||
JPS61144822A (ja) | GaAs導電層の形成方法 | |
JPS58212132A (ja) | 化合物半導体装置の製造方法 | |
JPS58102519A (ja) | 半導体装置の製造方法 |