JPS6022316A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPS6022316A
JPS6022316A JP13067083A JP13067083A JPS6022316A JP S6022316 A JPS6022316 A JP S6022316A JP 13067083 A JP13067083 A JP 13067083A JP 13067083 A JP13067083 A JP 13067083A JP S6022316 A JPS6022316 A JP S6022316A
Authority
JP
Japan
Prior art keywords
substrate
suscepter
annealing
semiconductor substrate
boat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13067083A
Other languages
English (en)
Inventor
Yuuji Tanaka
優次 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP13067083A priority Critical patent/JPS6022316A/ja
Publication of JPS6022316A publication Critical patent/JPS6022316A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は化合物半導体、特にI−V属化合物半導体基板
へイオン注入された不純物を熱処理によシ活性化して、
不純物活性層を形成する工程に関する。
化合物半導体はある程度の高い温度に晒されると、化合
物を構成する一方の元素(例えばI−V化合物ではV属
元素)が蒸発しやすいために結晶の正規組成比(ストイ
キオメトリ−)からのずれを生ずる。このため、イオン
注入法によって不純物を導入し、これに続く熱処理によ
って注入時に受けだ結晶のダメージを回復すると共に導
入された不純物イオンを正規の結晶元素位置に置換する
・際に、NまたはP導電層を形成する工程で種々の問題
を発生させている。GaAS結晶では、半絶縁性結晶を
得るため、通常Crが故意にドープされており、熱処理
中のCrの挙動が導電層の形成の再現性に大きく影響す
る。
イオン注入層の熱処理方法には、GaAs では種々の
方法が用いられておシ、それぞれの方法に長所と短所が
ある。現在、一般に次のような方法が通常用いられてい
る。
シ (1)アル(ン等の雰囲気中で砒素分圧を加えて基板を
そのまま等温アニールする。
(2)注入された基板表面に種々のCVD法で成長した
保護膜を形成しN2又はHlの雰囲気で等温アニールす
る。
(3)一般にランプアニールと呼ばれる赤外光照射によ
る基板の光吸収を利用し、温度上昇させて短時間アニー
ルする。
シ (1)の方法ではアルぐンなどの非常に危険なガスを用
いる必要がある。しかし、蒸発しやすいV属元素の砒素
圧を加えているため、数十分に及ぶアニールでも注入不
純物の再分布が抑えられること、又熱拡散しゃすいcr
の拡散も小さいこと等の利点かあシ、浅い注入層の形成
に適している。(2)の方法では、保護膜の種類や厚さ
さらには成長条件等でアニールの特性が大きく変動する
。又、保護膜と基板との界面に熱膨張係数の差に基づく
ストレスの発生によりイオン注入不純物やCrの再分布
を生じ、表面のキャリア濃度の低下と不純物分布のダレ
を発生させる。(3)の方法の場合、光照射のエネルギ
ー密度を大きく採れるため急熱急冷が可能であシ、アニ
ールは熱分解が問題にならない短時間で完了される。さ
らに短時間のため不純物の再分布も十分抑えられている
。つまシ、この(3ンの方法は、(1)。
(2)の方法の欠点を袖ってはいる。しかし、この方法
特有の問題がある。すなわち、アニールは石英等のボー
トにサセプタを置きその上に基板を重ね、基板面に垂直
に光照射させる方法で行なわれる。
このとき、基板の温度上昇は、熱伝導でサセプタを通し
てボートへ行く熱量と輻射による直後の熱放出と光吸収
量とで決る。ここで、熱伝導による冷却効果と輻射によ
るそれとは基板周辺部で大きいため、周辺部に熱膨張率
の差によって大きな熱歪が発生し、スリップと呼ばれる
直線状の欠陥を誘導する。実際に100°C/、ecの
温度−上昇と下降率とで最高温度900’C,のアニー
ルを行ったとき、周辺部から1〜2αにスリップが見ら
れる。ちなみに、GaA3の場合、SOO℃と900℃
では膨張率がo、os%も違りている。
本発明の目的はランプアニールにおけるスリップの発生
を抑えるアニール方法を提供することにある。
すなわち、本発明は基板保持用のサセプタに鳥゛目し、
その形状に改良を与えたものであシ、以下、本発明を従
来(2)の方法と比較して詳細に説明する。
第1図は従来のランプアニール装置を模式的に表したも
のである。この装置の概略を説明する。
透明石英ボート1の上に半導体基板よシ大きな面積を持
つSi板サすグタ2を敷いて、その上にイオン注入した
面を下にして半導体基板3を重ね合せ2 て置く。これらは透明石英管4の中におかれ格又はH2
雰囲気でランプ集合体5で赤外線照射が行なわれる。こ
のような装置の欠点は、アニールされる半導体基板の温
度上昇が均一でないことによる熱ストレスの発生、これ
に起因し、基板周辺部にスリップを発生せることは前述
した通りである。
そこで、従来のランプアニールのスリップ対策として、 (1ン 温度上昇速度と下降速度を小さくする。
(!1)基板周辺部の側面を何かで覆い側面からの熱輻
射を抑える。
(liD 基板周辺の一部を光吸収係数の大きい物質で
重ねる。
Ov) 石英ボートとサセプタとの接触面からの放熱を
小さくする。
等が考えられる。ここで、(1)は本来のランプアニー
ルの利点を無くすもので採用出来ない。
第2図に本発明の一実施例を示す。サセプタ22は従来
の方法でのSi基基板色同@7社役目をはたすと共に、
半導体基板33が重ね付されたとき基板の側面がサセプ
タ22で覆われるように、又。
サセプタ22の下面は半導体基板33の周辺部でサセプ
タの肉厚が薄くなるように、さらに又半導体基板33の
直下がホードに接しないように加工されている。このよ
う2【サセプタ22を用いて、アニールすると、半導体
基板33周辺の(!!l mから熱輻射を減らし、サセ
プタ22の肉厚が周辺部で薄くなるために中心部からの
温度上昇を均一にし、さらにボートとの接触を十分避け
たために光照射による温度上昇も極めて楽に行なえる。
この結果、再現性も良く、スリップ発生も防いだアニー
ルが実現出来た。
具体的に、2インチ径GaAs基板33のアニールでS
iで作られた上記構造のサセプタ22を用い、昇温と降
温を100°C/sec行っないピーク温度を1000
℃としてもスリップは発生しなかった。同時に保護膜と
してS i B N4 ’P S i02を用いて同様
にアニールしてもスリップ発生は見られず、同様な効果
があった。
本発明はInP等の他の化合物半導体にも同様に使え、
同等の効果が期待できる。
【図面の簡単な説明】
第1図は従来の光による加熱炉でのアニール方法を説明
する断面模式図、第2図は本発明の主要な部分を説明す
るための基板とサセプタの断1ω図である。 l・・・・・・石英ボー)、2.22・・・・・・サセ
プタ、3゜33・−・・・・半導体基板、4・・・・・
・石英炉、5・・・・・・加熱ランプ集合体。 范 l 図 第 2 図

Claims (1)

    【特許請求の範囲】
  1. イオン注入法でドーパントを導入した化合物半導体基板
    をサセプタ上におき、該サセプタを炉内のボ、−ト上に
    のせて光照射による加熱でアニールする工程を含む化合
    物半導体装置の製造方法において、前記ボートと裏面の
    一部が接するようなサセプタであって前記基板の側面部
    を覆うようなサセプタを用いてアニールすることを4?
    徴とする化合物半導体装置の製造方法。
JP13067083A 1983-07-18 1983-07-18 化合物半導体装置の製造方法 Pending JPS6022316A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13067083A JPS6022316A (ja) 1983-07-18 1983-07-18 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13067083A JPS6022316A (ja) 1983-07-18 1983-07-18 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6022316A true JPS6022316A (ja) 1985-02-04

Family

ID=15039804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13067083A Pending JPS6022316A (ja) 1983-07-18 1983-07-18 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6022316A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6088432A (ja) * 1983-10-20 1985-05-18 Ushio Inc ウエハ−のアニ−ル方法
JP2015018941A (ja) * 2013-07-11 2015-01-29 株式会社Screenホールディングス 熱処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6088432A (ja) * 1983-10-20 1985-05-18 Ushio Inc ウエハ−のアニ−ル方法
JP2015018941A (ja) * 2013-07-11 2015-01-29 株式会社Screenホールディングス 熱処理装置

Similar Documents

Publication Publication Date Title
JPS62502438A (ja) エピタキシヤル層のオ−トド−ピング防止方法
JPS6022316A (ja) 化合物半導体装置の製造方法
JPH05234927A (ja) 半導体デバイスの固相拡散による拡散領域の形成方法
JPS6227727B2 (ja)
JP2758770B2 (ja) 半導体基板熱処理用治具
JPS60239400A (ja) 化合物半導体のアニ−ル法
JP2626502B2 (ja) 半導体装置及びその製造方法
JPH05152304A (ja) 半導体基板の製造方法
JPH0555233A (ja) 半導体基板の製造方法
JPS6326541B2 (ja)
JPS6037122A (ja) 半導体基板のアニ−ル方法
JP7264100B2 (ja) シリコン単結晶基板中のドナー濃度の制御方法
JPH0697664B2 (ja) 化合物半導体のアニ−ル法
JPH025295B2 (ja)
JP3272908B2 (ja) 半導体多層材料の製造方法
JPH03201440A (ja) 半導体基板の裏面歪形成方法
JPH01260834A (ja) 3−5族半導体基板の熱処理方法
JPH01274422A (ja) 半導体基板の熱処理方法
JPS60176241A (ja) 半導体基板の製造方法
JPH03110833A (ja) 化合物半導体の熱処理方法
JPH1187258A (ja) 半導体装置の製造方法
JPS6175517A (ja) 化合物半導体基板のアニ−ル法
JPH01283919A (ja) プラズマドーピング方法
JPS63158837A (ja) 半導体素子の製造方法
JPH0480878B2 (ja)