JPS58212132A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPS58212132A JPS58212132A JP9408082A JP9408082A JPS58212132A JP S58212132 A JPS58212132 A JP S58212132A JP 9408082 A JP9408082 A JP 9408082A JP 9408082 A JP9408082 A JP 9408082A JP S58212132 A JPS58212132 A JP S58212132A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- layer
- ion implantation
- compound semiconductor
- dose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 150000001875 compounds Chemical class 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000011282 treatment Methods 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 11
- 238000004140 cleaning Methods 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 3
- 239000011148 porous material Substances 0.000 abstract 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 24
- 238000009835 boiling Methods 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 101100002917 Caenorhabditis elegans ash-2 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- WLQSSCFYCXIQDZ-UHFFFAOYSA-N arsanyl Chemical compound [AsH2] WLQSSCFYCXIQDZ-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、化合物半導体基体中に形成された高ドース
イオン注入層並びに低ドースイオン注入層を順次洗浄し
活性化するため熱処理する工程を含む化合物半導体装置
の製造方法に関する。。
イオン注入層並びに低ドースイオン注入層を順次洗浄し
活性化するため熱処理する工程を含む化合物半導体装置
の製造方法に関する。。
イオン注入法は、従来のエピタキシャル成長法あるいは
熱拡散法等に比べて原理的に均一性、再現性に優れてい
るため、半導体素子の量産化並びに低価格化に対して有
効な不純物ドーピング法の一つである。このイオン注入
法に於いては、半導体基体中に注入された不純物原子を
電気的に活性化させるため、適当な熱処理を施さなけれ
ばならない事が知られている。熱処理の際、注入層を活
性層とするための電気的活性化に悪影響を及ぼす恐れの
ある注入層表面の汚れ及び有害な他の不純物等を取り除
く必要があるため、一般に熱処理前に予め有機溶剤処理
、酸処理等の方法により半導体基体の表面洗浄が行われ
ている。上記酸処理のうち特に塩酸ボイル処理は、低ド
ースのイオン注入を行った注入層を活性化させた活性層
について電気的特性の面内均一性並びに再現性を良好に
保つ上で優れた効果をもつ事が知られている。しかし化
合物半導体中に高ドースのイオン注入を行った場合、熱
処理の前に塩酸ボイルを施すと高ドースイオン注入層の
ほとんど全域がエツチングされ。
熱拡散法等に比べて原理的に均一性、再現性に優れてい
るため、半導体素子の量産化並びに低価格化に対して有
効な不純物ドーピング法の一つである。このイオン注入
法に於いては、半導体基体中に注入された不純物原子を
電気的に活性化させるため、適当な熱処理を施さなけれ
ばならない事が知られている。熱処理の際、注入層を活
性層とするための電気的活性化に悪影響を及ぼす恐れの
ある注入層表面の汚れ及び有害な他の不純物等を取り除
く必要があるため、一般に熱処理前に予め有機溶剤処理
、酸処理等の方法により半導体基体の表面洗浄が行われ
ている。上記酸処理のうち特に塩酸ボイル処理は、低ド
ースのイオン注入を行った注入層を活性化させた活性層
について電気的特性の面内均一性並びに再現性を良好に
保つ上で優れた効果をもつ事が知られている。しかし化
合物半導体中に高ドースのイオン注入を行った場合、熱
処理の前に塩酸ボイルを施すと高ドースイオン注入層の
ほとんど全域がエツチングされ。
所望の活性層を得ることができなくなる。例えばＧａＡ
ｓ基体へのイオン注入の場合、約Ｉ Ｘ １０に４α−
２以上の高ドースイオン注入を行うと、注入層の大部分
が塩酸ホイルによりエツチングされてしまうことが知ら
れている。従って化合物半導体中にこのような高ドース
イオン注入層と低ドースイオン注入層が設りられた場合
、塩酸ボイルを施すと高ドースイオン注入層がエツチン
グされ、また塩酸ボイルを施さないとなると低ドースイ
オン注入活性層の一気的特性が面内均−性並ひに再現性
の画点で劣る欠点をと望める。
ｓ基体へのイオン注入の場合、約Ｉ Ｘ １０に４α−
２以上の高ドースイオン注入を行うと、注入層の大部分
が塩酸ホイルによりエツチングされてしまうことが知ら
れている。従って化合物半導体中にこのような高ドース
イオン注入層と低ドースイオン注入層が設りられた場合
、塩酸ボイルを施すと高ドースイオン注入層がエツチン
グされ、また塩酸ボイルを施さないとなると低ドースイ
オン注入活性層の一気的特性が面内均−性並ひに再現性
の画点で劣る欠点をと望める。
この発明は上記の欠点を除去するもので５化合物半導体
基体中に設けられた高ドースイオン注入層と低ドースイ
オン注入層を均一に且つ再現性よく活性化させる化合物
半導体装置の製造方法を提供するにある。
基体中に設けられた高ドースイオン注入層と低ドースイ
オン注入層を均一に且つ再現性よく活性化させる化合物
半導体装置の製造方法を提供するにある。
〔発明の概要〕
即ちこの発明は選択イオン注入用の第一のマスクを設け
られた化合物半導体基体表面に第一のマスクの開孔から
高ドースイオン注入層を形成した後、この第一のマスク
を除去し、改めて選択イオン注入用の第二のマスクを基
体を昇温し化学蒸着して被着し、この第二のマスクに設
けられた開孔から低ドースイオン注入層を形成した後、
この第二のマスクを除去して、洗浄処理、活性化熱処理
を順次飽す化合物半導体装置の製造方法にある。
られた化合物半導体基体表面に第一のマスクの開孔から
高ドースイオン注入層を形成した後、この第一のマスク
を除去し、改めて選択イオン注入用の第二のマスクを基
体を昇温し化学蒸着して被着し、この第二のマスクに設
けられた開孔から低ドースイオン注入層を形成した後、
この第二のマスクを除去して、洗浄処理、活性化熱処理
を順次飽す化合物半導体装置の製造方法にある。
このようなこの発明は、形成された高ドースイオン注入
層及び低イオン注入層の両層表面に洗浄処理特に塩酸ボ
イルを施すとき、前者をエツチングさせず、後者の電気
的特性を均一に再現性良好にさせる効果を奏する。尚第
二のマスクを被着する際には基体はマスク厚さを５００
０Ｘ前後堆積する間３００℃前後に昇温され＼ば足りる
。
層及び低イオン注入層の両層表面に洗浄処理特に塩酸ボ
イルを施すとき、前者をエツチングさせず、後者の電気
的特性を均一に再現性良好にさせる効果を奏する。尚第
二のマスクを被着する際には基体はマスク厚さを５００
０Ｘ前後堆積する間３００℃前後に昇温され＼ば足りる
。
以下この発明の実施例について図面を参照して説明する
。第１図〜停３図にこの例の方法で工程順に得られるＧ
ａｐｓラテラルＰＮダイオ−トノ半成品断面図を順次示
す。
。第１図〜停３図にこの例の方法で工程順に得られるＧ
ａｐｓラテラルＰＮダイオ−トノ半成品断面図を順次示
す。
第１図でまずＣ「ドーゾ半絶縁性Ｇ ａ Ａ ＊基体（
１）上にＣＶＤ５ｉＯｚ膜約５０００Ｘを約３００ ℃
で堆積し、フォトエツチングにより選択イオン注入用マ
スク（２１を形成する。次に前記マスク（２）を通して
加速電圧１００ｋＶ、 ドース量Ｉ Ｘ １０”ａｌ
ｌ−”（７）条件でＺｎイ、＋ｔ７（３）を注入し、高
ドースＺｎイオン注入層（４）を形成する。
１）上にＣＶＤ５ｉＯｚ膜約５０００Ｘを約３００ ℃
で堆積し、フォトエツチングにより選択イオン注入用マ
スク（２１を形成する。次に前記マスク（２）を通して
加速電圧１００ｋＶ、 ドース量Ｉ Ｘ １０”ａｌ
ｌ−”（７）条件でＺｎイ、＋ｔ７（３）を注入し、高
ドースＺｎイオン注入層（４）を形成する。
続いて第２図でまず前記マスク（２）を除去し、再び前
記基体（１）上にＣＶＤ８ＩＯ２膜約５０００Ｘを約３
００℃で堆積し、フォトエツチングにより選択イオン注
入用マスク（５）を形成する。次いで加速電圧２５０ｋ
Ｖ及び１００ ｋＶ テ、ドース量を夫々２Ｘ１０”／
ｄとする条件でＳｉイ、オン（６）をこのマスク（５）
を通して低ドース注入し、Ｓｉイオン注入層（７）を形
成する。
記基体（１）上にＣＶＤ８ＩＯ２膜約５０００Ｘを約３
００℃で堆積し、フォトエツチングにより選択イオン注
入用マスク（５）を形成する。次いで加速電圧２５０ｋ
Ｖ及び１００ ｋＶ テ、ドース量を夫々２Ｘ１０”／
ｄとする条件でＳｉイ、オン（６）をこのマスク（５）
を通して低ドース注入し、Ｓｉイオン注入層（７）を形
成する。
次いで前記マスク（５１を除去した後、 ＧａＡｓ基体
ｔｌ）を有機溶剤ボイルにより洗浄し、引き続き塩酸ボ
イルを施す。このとき高ドースＺｎイオン注入層（４）
は塩酸ボイル処理によっては全くエツチングされない。
ｔｌ）を有機溶剤ボイルにより洗浄し、引き続き塩酸ボ
イルを施す。このとき高ドースＺｎイオン注入層（４）
は塩酸ボイル処理によっては全くエツチングされない。
よく知られているように高ドース注入層が塩酸ボイル処
ＦＭ？こよりエツチングされるのは、イオン注入により
Ｇ ａ Ａ ｓ表面近傍に形成された非晶質層が、ボイ
ルした塩酸に溶解するためである。
ＦＭ？こよりエツチングされるのは、イオン注入により
Ｇ ａ Ａ ｓ表面近傍に形成された非晶質層が、ボイ
ルした塩酸に溶解するためである。
従ってこの例ではＣＶＤ５ｉＯｚのマスク（５）の堆積
工程中に、非晶質化した高ドースＺｎイオン注入層＋４
１の結晶化が進み、塩酸ボイル処理を絢しても前記注入
層（４）はエツチングされなくなるものと考えられるの
である。
工程中に、非晶質化した高ドースＺｎイオン注入層＋４
１の結晶化が進み、塩酸ボイル処理を絢しても前記注入
層（４）はエツチングされなくなるものと考えられるの
である。
次に前記イオン注入層１４Ｊ及び（７）を活性化するた
めに、熱処理を施す。この熱処理は、アルゴン（Ａｒ）
ベースのアルシン（ＡｓＨ２）雰囲気中で、８５０℃に
１５分間保持とする。以上の工程を経ることによりイオ
ン注入層（４）及び（７）は活性化され、第３図に示す
ようにＰ形導電層前及びＮ形導電層（ｆ＋が形成される
。このあと常法に従ってＮ形導電層＋７’１上にＡｕＧ
ｅ電極（９）を、Ｐ形導電層（４）上にはＡ ｕ Ｚ
ｎ電極（１１を夫々形成することによってＧａＡｓラテ
ラルＰＮダイオードを得ることができる。
めに、熱処理を施す。この熱処理は、アルゴン（Ａｒ）
ベースのアルシン（ＡｓＨ２）雰囲気中で、８５０℃に
１５分間保持とする。以上の工程を経ることによりイオ
ン注入層（４）及び（７）は活性化され、第３図に示す
ようにＰ形導電層前及びＮ形導電層（ｆ＋が形成される
。このあと常法に従ってＮ形導電層＋７’１上にＡｕＧ
ｅ電極（９）を、Ｐ形導電層（４）上にはＡ ｕ Ｚ
ｎ電極（１１を夫々形成することによってＧａＡｓラテ
ラルＰＮダイオードを得ることができる。
上記の工程により製作されたダイオードのブレークダウ
ン電圧は約７■で、ブレークダウン電圧及び他の電気的
特性の面内均一性は、熱処理前に塩酸ボイル処理を施さ
ない場合に比較して良好で。
ン電圧は約７■で、ブレークダウン電圧及び他の電気的
特性の面内均一性は、熱処理前に塩酸ボイル処理を施さ
ない場合に比較して良好で。
且つ月現性についても優れている。
尚この実施例では選択イオン注入用マスクとしてＣＶＤ
５ｉ０２嘆を用いているが、ＣＶＤＳＩ３Ｎ４膜であっ
てもよい。また注入イオンとしてＺｎ及びＳ１イオンを
用いているが、他のイオンであってもよく、イオン注入
層は三層以上あってもよい。更に化合物半導体基体とし
てＣｒドープのＧ ａ Ａ ｓを用いているが、これに
限られず例えばＦｅドープのＩｎＰ等を用いる他の場合
にも適用できる。
５ｉ０２嘆を用いているが、ＣＶＤＳＩ３Ｎ４膜であっ
てもよい。また注入イオンとしてＺｎ及びＳ１イオンを
用いているが、他のイオンであってもよく、イオン注入
層は三層以上あってもよい。更に化合物半導体基体とし
てＣｒドープのＧ ａ Ａ ｓを用いているが、これに
限られず例えばＦｅドープのＩｎＰ等を用いる他の場合
にも適用できる。
以上述べたようにこの発明によれば、化合物半導体基体
中に形成された高ドースイオン注入層及び低ドースイオ
ン注入層の両層について蝕刻させず均一に洗浄させ、以
後再現性よく活性化することを可能にする効果を奏する
。
中に形成された高ドースイオン注入層及び低ドースイオ
ン注入層の両層について蝕刻させず均一に洗浄させ、以
後再現性よく活性化することを可能にする効果を奏する
。
第１図〜第３図はＧａＡｓラテラルＰＮダイオードに係
る製造方法実施例に於いてヱ桓順に得られる生成品断面
図である。 各図で （１）・・半絶縁性ＧａＡｓ基体 ＋２１ｊ５１・・選
択イオン注入用マスク（３）・・・Ｚｎイオン
（４）・・Ｚｎイオン注入層（６）・・・＋４＋イ
オン （７）・・Ｓｉイオン注入層（４′）
・・Ｐ形導電層 ケ）・・・Ｎ形導電層（８
）−５ｉＯ１膜 ｆ９１” ＡｕＧｅ’を
極（ＩＬ・ＡｕＺｎ電極 代理人 弁理士 井 上 −男 ：、”・、・、・ 第 １ 図 １ｔｌｌ＋ ］ Ｌ Ｌ ｊ’Ｊ ｌ １ ！ニ １２９− 第３図 ５ −／
る製造方法実施例に於いてヱ桓順に得られる生成品断面
図である。 各図で （１）・・半絶縁性ＧａＡｓ基体 ＋２１ｊ５１・・選
択イオン注入用マスク（３）・・・Ｚｎイオン
（４）・・Ｚｎイオン注入層（６）・・・＋４＋イ
オン （７）・・Ｓｉイオン注入層（４′）
・・Ｐ形導電層 ケ）・・・Ｎ形導電層（８
）−５ｉＯ１膜 ｆ９１” ＡｕＧｅ’を
極（ＩＬ・ＡｕＺｎ電極 代理人 弁理士 井 上 −男 ：、”・、・、・ 第 １ 図 １ｔｌｌ＋ ］ Ｌ Ｌ ｊ’Ｊ ｌ １ ！ニ １２９− 第３図 ５ −／
Claims (1)
- 選択イオン注入用の第一のマスクを設けられた化合物半
導体基体表面に第一のマスクの開孔から高ドースイオン
注入層を形成した後、この第一のマスクを除去し、改め
て選択イオン注入用の第二のマスクを基体を昇温し化学
蒸着して被着し、この第二のマスクに設けられた開孔か
ら低ドースイオン注入層を形成した後、この第二のマス
クを除去して、洗浄処理、活性化熱処理を順次施すこと
を特徴とする化合物半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9408082A JPS58212132A (ja) | 1982-06-03 | 1982-06-03 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9408082A JPS58212132A (ja) | 1982-06-03 | 1982-06-03 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58212132A true JPS58212132A (ja) | 1983-12-09 |
| JPH0425697B2 JPH0425697B2 (ja) | 1992-05-01 |
Family
ID=14100500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9408082A Granted JPS58212132A (ja) | 1982-06-03 | 1982-06-03 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58212132A (ja) |
-
1982
- 1982-06-03 JP JP9408082A patent/JPS58212132A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0425697B2 (ja) | 1992-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199384A (en) | Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands | |
| JP2906260B2 (ja) | Ｐｎ接合素子の製造方法 | |
| US5382549A (en) | Method of manufacturing polycrystalline silicon having columnar orientation | |
| JP2002525870A (ja) | オーミック接点の形成方法 | |
| JPS58212132A (ja) | 化合物半導体装置の製造方法 | |
| JP3103629B2 (ja) | 砒化化合物半導体装置の製造方法 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JPS6216555B2 (ja) | ||
| JP2002075908A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPS63312632A (ja) | 半導体装置の製造方法 | |
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| JPH0533527B2 (ja) | ||
| JPH04107918A (ja) | 半導体装置の製造方法 | |
| JPS62221122A (ja) | 半導体装置の製造方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPH09148335A (ja) | シリコン半導体基板及びその製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPS6122872B2 (ja) | ||
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS61128515A (ja) | 半導体装置の製造方法 | |
| JPH0216008B2 (ja) | ||
| JPS63158837A (ja) | 半導体素子の製造方法 | |
| JPS6378519A (ja) | 半導体装置の製造方法 | |
| JPH01181466A (ja) | バイポーラ半導体装置の製造方法 | |
| JPS59194431A (ja) | 半導体基板へのイオン注入方法 |