JPH01181466A - バイポーラ半導体装置の製造方法 - Google Patents
バイポーラ半導体装置の製造方法Info
- Publication number
- JPH01181466A JPH01181466A JP253288A JP253288A JPH01181466A JP H01181466 A JPH01181466 A JP H01181466A JP 253288 A JP253288 A JP 253288A JP 253288 A JP253288 A JP 253288A JP H01181466 A JPH01181466 A JP H01181466A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- emitter
- electrode
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 150000001875 compounds Chemical class 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000000605 extraction Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 abstract description 19
- 239000000463 material Substances 0.000 abstract description 6
- 230000000903 blocking effect Effects 0.000 abstract 4
- 239000012535 impurity Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 description 1
- 235000019404 dichlorodifluoromethane Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
化合物半導体を材料とし、且つ、プレーナ構造を有する
バイポーラ半導体装置を製造するのに好適な方法に関し
、 極めて簡単な手段を採ることで、この種のバイポーラ半
導体装置を容易にプレーナ化することを目的とし、 化合物半導体基板上にコレクタ層とベース層とエツチン
グ停止層とベース引き出し層とを順に成長させる工程と
、次いで、前記ベース引き出し層の表面から前記エツチ
ング停止層の表面まで貫通する開口を形成する工程と、
次いで、前記開口内に表出されている前記エツチング停
止層上に前記ベース層と略同一高さのエミッタ層を成長
させる工程と、次いで、前記エミッタ層にコンタクトす
るエミッタ電極と前記コレクタ層にコンタクトするコレ
クタ電極と前記ベース層にコンタクトするベース電極と
を形成する工程とが含まれるよう構成する。
バイポーラ半導体装置を製造するのに好適な方法に関し
、 極めて簡単な手段を採ることで、この種のバイポーラ半
導体装置を容易にプレーナ化することを目的とし、 化合物半導体基板上にコレクタ層とベース層とエツチン
グ停止層とベース引き出し層とを順に成長させる工程と
、次いで、前記ベース引き出し層の表面から前記エツチ
ング停止層の表面まで貫通する開口を形成する工程と、
次いで、前記開口内に表出されている前記エツチング停
止層上に前記ベース層と略同一高さのエミッタ層を成長
させる工程と、次いで、前記エミッタ層にコンタクトす
るエミッタ電極と前記コレクタ層にコンタクトするコレ
クタ電極と前記ベース層にコンタクトするベース電極と
を形成する工程とが含まれるよう構成する。
本発明は、化合物半導体を材料とし、且つ、プレーナ構
造を有するバイポーラ半導体装置を製造するのに好適な
方法に関する。
造を有するバイポーラ半導体装置を製造するのに好適な
方法に関する。
化合物半導体を材料とするヘテロ接合バイポーラ・トラ
ンジスタはシリコン系のそれに比較して高速動作が可能
であることから将来を期待されている。
ンジスタはシリコン系のそれに比較して高速動作が可能
であることから将来を期待されている。
ところで、化合物半導体に関しては、拡散技術が未熟で
ある為、拡散フロントが一定せず、従って、ベース厚や
エミッタ厚を制御することができない。
ある為、拡散フロントが一定せず、従って、ベース厚や
エミッタ厚を制御することができない。
そこで、従来は、ｎｐｎ或いはｐｎｐの積層構造を形成
し、階段状のエツチングを行い、各半導体層の一部を表
出させ、そこに電極を形成するようにしている。
し、階段状のエツチングを行い、各半導体層の一部を表
出させ、そこに電極を形成するようにしている。
前記従来の技術に依って製造したバイポーラ半導体装置
では、各電極間に段差が存在し、配線が困難であると共
にその断線について対応策を講じなければならず、また
、ベース層が大変に薄いので、電極金属が突き抜ける虞
がある。
では、各電極間に段差が存在し、配線が困難であると共
にその断線について対応策を講じなければならず、また
、ベース層が大変に薄いので、電極金属が突き抜ける虞
がある。
本発明は、極めて簡単な手段を採ることで、この種のバ
イポーラ半導体装置を容易にプレーナ化しようとする。
イポーラ半導体装置を容易にプレーナ化しようとする。
本発明に依るバイポーラ半導体装置の製造方法では、化
合物半導体基板（例えばｎ＋型ＧａＡｓ基板ｌ）上にコ
レクタ層（例えばｎ型ＡｌＸＧａ＋−ヨＡｓコレクタ層
２）とベース層（例えばｐ型ＧａＡｓベース層３）とエ
ツチング停止層（例えばｉ型Ａ ｌｚ Ｇ ａ Ｉ−Ｘ
Ａ Ｓエツチング停止層４）とベース引き出し層（例
えばｐ型ＧａＡｓベース引き出し層５）とを順に成長さ
せる工程と、次に、前記ベース引き出し層の表面から前
記エツチング停止層の表面まで貫通する開口（例えば関
口５Ａ）を形成する工程と、次に、前記開口内に表出さ
れている前記エツチング停止層上に前記ベース層と略同
一高さのエミッタ層（例えばｎ型Ａ１．Ｇａ＋−ｘＡｓ
エミッタ層７）を成長させる工程と、次に、前記エミッ
タ層にコンタクトするエミッタ電極（例えばエミッタ電
極８）と前記コレクタ層にコンタクトするコレクタ電極
（例えばコレクタ電極９）と前記ベース層にコンタクト
するベース電極（例えばベース電極１０）とを形成する
工程とが含まれている。
合物半導体基板（例えばｎ＋型ＧａＡｓ基板ｌ）上にコ
レクタ層（例えばｎ型ＡｌＸＧａ＋−ヨＡｓコレクタ層
２）とベース層（例えばｐ型ＧａＡｓベース層３）とエ
ツチング停止層（例えばｉ型Ａ ｌｚ Ｇ ａ Ｉ−Ｘ
Ａ Ｓエツチング停止層４）とベース引き出し層（例
えばｐ型ＧａＡｓベース引き出し層５）とを順に成長さ
せる工程と、次に、前記ベース引き出し層の表面から前
記エツチング停止層の表面まで貫通する開口（例えば関
口５Ａ）を形成する工程と、次に、前記開口内に表出さ
れている前記エツチング停止層上に前記ベース層と略同
一高さのエミッタ層（例えばｎ型Ａ１．Ｇａ＋−ｘＡｓ
エミッタ層７）を成長させる工程と、次に、前記エミッ
タ層にコンタクトするエミッタ電極（例えばエミッタ電
極８）と前記コレクタ層にコンタクトするコレクタ電極
（例えばコレクタ電極９）と前記ベース層にコンタクト
するベース電極（例えばベース電極１０）とを形成する
工程とが含まれている。
前記手段を採ることに依り、不純物拡散技術が確立して
いない化合物半導体を材料としているにも拘わらず、通
常のプレーナ型の半導体装置と同様に平坦化されたバイ
ポーラ半導体装置を容易に製造することができる。
いない化合物半導体を材料としているにも拘わらず、通
常のプレーナ型の半導体装置と同様に平坦化されたバイ
ポーラ半導体装置を容易に製造することができる。
第１図乃至第５図は本発明一実施例を解説する為の工程
要所に於ける半導体装置の要部切断側面図を表している
。
要所に於ける半導体装置の要部切断側面図を表している
。
第１図参照
（１） 有機金属化学気相成長（ｍｅｔａｌｏｒｇａ
ｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄ。
ｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄ。
ｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法を適用することに依
り、ｎ＋型ＧａＡｓ半導体基板１の上にｎ型Ａｆｘ Ｇ
ａ、ＸＡｓコレクタ層２、ｐ型ＧａＡｓベース層３、ｉ
型Ａ １２ Ｘ Ｇ ａ ｌ−Ｘ Ａ Ｓエツチング停
止層４、ｐ型ＧａＡｓベース引き出し層５を成長させる
。
り、ｎ＋型ＧａＡｓ半導体基板１の上にｎ型Ａｆｘ Ｇ
ａ、ＸＡｓコレクタ層２、ｐ型ＧａＡｓベース層３、ｉ
型Ａ １２ Ｘ Ｇ ａ ｌ−Ｘ Ａ Ｓエツチング停
止層４、ｐ型ＧａＡｓベース引き出し層５を成長させる
。
ここで形成した各半導体層に関する主要なデータを例示
すると次の通りである。
すると次の通りである。
（ａ） 基板ｌについて
不純物：Ｓｉ
不純物濃度：ｌＸｌ０１８（ｃｓ −３）［ｂ） コ
レクタ層２について Ｘ値：０．３〜０．４ 厚さ：１０００（人〕 不純物：Ｓｉ 不純物濃度： ２ Ｘ Ｉ ０１７ （ａｍ−’）（
Ｃ） ベース層３について 厚さ：５００（人〕 不純物：Ｚｎ（Ｍｇでも可） 不純物濃度：４Ｘ１０１９（備−３〕 （ｄ） エツチング停止Ｎ４についてＸ値：＞Ｑ、１ 厚さ：２５ 〔人〕 （ｅ） ベース引き出し層５について不純物：Ｚｎ（
Ｍｇでも可） 不純物濃度： ４ Ｘ ｌ ０１９（Ｃ１１−’）第２
図参照 （２） スパッタリング法を適用することに依り、ｐ
型ＧａＡｓベース引き出し層５上に厚さが例えば２００
０ （人〕程度の二酸化シリコン（Ｓｉ０２）膜６を形
成する。
レクタ層２について Ｘ値：０．３〜０．４ 厚さ：１０００（人〕 不純物：Ｓｉ 不純物濃度： ２ Ｘ Ｉ ０１７ （ａｍ−’）（
Ｃ） ベース層３について 厚さ：５００（人〕 不純物：Ｚｎ（Ｍｇでも可） 不純物濃度：４Ｘ１０１９（備−３〕 （ｄ） エツチング停止Ｎ４についてＸ値：＞Ｑ、１ 厚さ：２５ 〔人〕 （ｅ） ベース引き出し層５について不純物：Ｚｎ（
Ｍｇでも可） 不純物濃度： ４ Ｘ ｌ ０１９（Ｃ１１−’）第２
図参照 （２） スパッタリング法を適用することに依り、ｐ
型ＧａＡｓベース引き出し層５上に厚さが例えば２００
０ （人〕程度の二酸化シリコン（Ｓｉ０２）膜６を形
成する。
“（３） 通常のフォト・リソグラフィ技術を適用す
ることに依り、二酸化シリコン膜６の選択的エツチング
を行い、エミッタ領域形成予定部分に開口６Ａを形成す
る。尚、この場合、エッチャントとしてＨＣＩを用いて
良い。
ることに依り、二酸化シリコン膜６の選択的エツチング
を行い、エミッタ領域形成予定部分に開口６Ａを形成す
る。尚、この場合、エッチャントとしてＨＣＩを用いて
良い。
（４）エツチング・ガスをＣＣｌ２Ｆ２とする反応性イ
オン・エツチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅ
ｔｃｈｉｎｇ：ＲＩＢ）法を適用することに依り、二酸
化シリコン膜６をマスクにしてｐ型ＧａＡｓベース引き
出し層５のエツチングを行い、開口５Ａを形成する：尚
、このエツチングは、ｉ型Ａ １ ｙｔ Ｇ ａ ｌ−
Ｘ Ａ Ｓエツチング停止層４の表面で自動的に停止す
る。
オン・エツチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅ
ｔｃｈｉｎｇ：ＲＩＢ）法を適用することに依り、二酸
化シリコン膜６をマスクにしてｐ型ＧａＡｓベース引き
出し層５のエツチングを行い、開口５Ａを形成する：尚
、このエツチングは、ｉ型Ａ １ ｙｔ Ｇ ａ ｌ−
Ｘ Ａ Ｓエツチング停止層４の表面で自動的に停止す
る。
第３図参照
（５）有機金属化学気相成長（ｍｅｔａｌｏｒｇａｎｉ
ｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓ
ｉｔｉｏｎ：ＭＯＣＶＤ）法を適用することに依り、開
口５Ａ内にｎ型Ａ ｌ ＊ Ｇ ａ ｌ−ＸＡｓエミッ
タ層７を成長させる。
ｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓ
ｉｔｉｏｎ：ＭＯＣＶＤ）法を適用することに依り、開
口５Ａ内にｎ型Ａ ｌ ＊ Ｇ ａ ｌ−ＸＡｓエミッ
タ層７を成長させる。
このエミッタ層７に関する主要データを例示すると次の
通りである。
通りである。
Ｘ値：０．３〜０．４
厚さ：ベース層５と同じ
不純物：Ｓｉ
不純物濃度：ｌＸ１０１８（国−ジ
第４図参照
（６） 真空蒸着法及び通常のフォト・リソグラフィ
技術を適用することに依り、エミッタ電極８及びコレク
タ電極９を形成する。
技術を適用することに依り、エミッタ電極８及びコレク
タ電極９を形成する。
これら各電極に関する主要データを例示すると次の通り
である。
である。
材料：／１．ｕＱｅ／Ａｕ
厚さ：２００（人）／２８００（人）
第５図参照
（７）通常のフォト・リソグラフィ技術を適用すること
に依り、二酸化シリコン膜６の選択的エツチングを行い
、ベース電極コンタクト窓を形成する。尚、この場合の
エッチャントとしては、ＨＣｌを用いて良い。
に依り、二酸化シリコン膜６の選択的エツチングを行い
、ベース電極コンタクト窓を形成する。尚、この場合の
エッチャントとしては、ＨＣｌを用いて良い。
（８）真空蒸着法及び通常のフォト・リソグラフィ技術
を適用することに依り、ベース電極１０を形成する。
を適用することに依り、ベース電極１０を形成する。
ベース電極１０に関する主要データを例示すると次の通
りである。
りである。
材料： Ａ ｕ Ｚ ｎ ／ Ａ ｕ
厚さ：２００（人）／２８００Ｃ人〕
（９）温度を４５０（’Ｃ）として窒素（Ｎ２）雰囲気
中で５〔分〕間の合金化熱処理を行う。
中で５〔分〕間の合金化熱処理を行う。
前記のようにして完成されたヘテロ接合バイポーラ半導
体装置は、図からも明らかなように、通常のプレーナ形
式の半導体装置と同じように平坦化されている。
体装置は、図からも明らかなように、通常のプレーナ形
式の半導体装置と同じように平坦化されている。
本発明に依るバイポーラ半導体装置の製造方法では、ベ
ース層の上にエツチング停止層とベース引き出し層を形
成し、エミッタ層形成予定部分の前記ベース引き出し層
を除去して開口を形成し、その開口内に前記ベース引き
出し層と略同じ高さにエミッタ層を形成するようにして
いる。
ース層の上にエツチング停止層とベース引き出し層を形
成し、エミッタ層形成予定部分の前記ベース引き出し層
を除去して開口を形成し、その開口内に前記ベース引き
出し層と略同じ高さにエミッタ層を形成するようにして
いる。
前記構成を採ることに依り、不純物拡散技術が確立して
いない化合物半導体を材料としているにも拘わらず、通
常のプレーナ型の半導体装置と同様に平坦化されたバイ
ポーラ半導体装置を容易に製造することができる。
いない化合物半導体を材料としているにも拘わらず、通
常のプレーナ型の半導体装置と同様に平坦化されたバイ
ポーラ半導体装置を容易に製造することができる。
第１図乃至第５図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図を表している
。 図に於いて、１は基板、２はコレクタ層、３はベース層
、４はエツチング停止層、５はベース引き出し層、６は
二酸化シリコン膜、７はエミッタ層、８はエミッタ電極
、９はコレクタ電極、１０はベース電極をそれぞれ示し
ている。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 第２図 第３図
要所に於ける半導体装置の要部切断側面図を表している
。 図に於いて、１は基板、２はコレクタ層、３はベース層
、４はエツチング停止層、５はベース引き出し層、６は
二酸化シリコン膜、７はエミッタ層、８はエミッタ電極
、９はコレクタ電極、１０はベース電極をそれぞれ示し
ている。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 化合物半導体基板上にコレクタ層とベース層とエッチ
ング停止層とベース引き出し層とを順に成長させる工程
と、 次いで、前記ベース引き出し層の表面から前記エッチン
グ停止層の表面まで貫通する開口を形成する工程と、 次いで、前記開口内に表出されている前記エッチング停
止層上に前記ベース層と略同一高さのエミッタ層を成長
させる工程と、 次いで、前記エミッタ層にコンタクトするエミッタ電極
と前記コレクタ層にコンタクトするコレクタ電極と前記
ベース層にコンタクトするベース電極とを形成する工程
と が含まれてなることを特徴とするバイポーラ半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP253288A JP2592277B2 (ja) | 1988-01-11 | 1988-01-11 | バイポーラ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP253288A JP2592277B2 (ja) | 1988-01-11 | 1988-01-11 | バイポーラ半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01181466A true JPH01181466A (ja) | 1989-07-19 |
| JP2592277B2 JP2592277B2 (ja) | 1997-03-19 |
Family
ID=11531992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP253288A Expired - Fee Related JP2592277B2 (ja) | 1988-01-11 | 1988-01-11 | バイポーラ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592277B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001039264A1 (en) * | 1999-11-26 | 2001-05-31 | Telefonaktiebolaget Lm Ericsson | Method in the fabrication of a silicon bipolar transistor |
-
1988
- 1988-01-11 JP JP253288A patent/JP2592277B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001039264A1 (en) * | 1999-11-26 | 2001-05-31 | Telefonaktiebolaget Lm Ericsson | Method in the fabrication of a silicon bipolar transistor |
| US6440810B1 (en) | 1999-11-26 | 2002-08-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Method in the fabrication of a silicon bipolar transistor |
| JP2003515927A (ja) * | 1999-11-26 | 2003-05-07 | テレフオンアクチーボラゲツト エル エム エリクソン | シリコン・バイポーラ・トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2592277B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6393144A (ja) | エピタキシャル累層のトランジスタ構造及びその製造方法 | |
| JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPS6338871B2 (ja) | ||
| JPH04234130A (ja) | 自己整合ヘテロ接合バイポーラ・トランジスタの製造方法 | |
| EP0153686B1 (en) | Method for making transistor | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| EP0592765A2 (en) | Methods for producing heterojunction bipolar transistors | |
| JPH01181466A (ja) | バイポーラ半導体装置の製造方法 | |
| JPH04275433A (ja) | 半導体装置の製造方法 | |
| JPH02210820A (ja) | バイポーラトランジスタの製造方法 | |
| JP2618921B2 (ja) | 半導体装置の製造方法 | |
| JPH01211970A (ja) | 横型バイポーラトランジスタの製造方法 | |
| JPH03227023A (ja) | バイポーラ・トランジスタの製造方法 | |
| JPS6189668A (ja) | 半導体装置の製造方法 | |
| JP3201024B2 (ja) | 半導体装置の製造方法 | |
| JP2773425B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3399673B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPS63102257A (ja) | ヘテロ接合バイポ−ラ半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| JP2541230B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH01233767A (ja) | ヘテロ接合バイポーラ・トランジスタおよびその製造方法 | |
| JP2002075908A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2770586B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |