JPH01211970A - 横型バイポーラトランジスタの製造方法 - Google Patents
横型バイポーラトランジスタの製造方法Info
- Publication number
- JPH01211970A JPH01211970A JP3510288A JP3510288A JPH01211970A JP H01211970 A JPH01211970 A JP H01211970A JP 3510288 A JP3510288 A JP 3510288A JP 3510288 A JP3510288 A JP 3510288A JP H01211970 A JPH01211970 A JP H01211970A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- concentration
- semiconductor region
- emitter
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 13
- 239000001257 hydrogen Substances 0.000 claims abstract description 13
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims abstract description 10
- 229910052805 deuterium Inorganic materials 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract 2
- 239000012535 impurity Substances 0.000 claims description 16
- 238000005984 hydrogenation reaction Methods 0.000 abstract description 18
- 238000002347 injection Methods 0.000 abstract description 8
- 239000007924 injection Substances 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 239000000758 substrate Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、横型バイポーラトランジスタの製造方法に係
り、特に、耐電圧性に優れ、高速動作。
り、特に、耐電圧性に優れ、高速動作。
高密度集積化を可能とする横型バイポーラトランジスタ
の製造方法に関する。
の製造方法に関する。
まず、従来の典型的な横型バイポーラトランジスタの製
造方法について説明する。
造方法について説明する。
第４図は、クロートウル（Ｋｒａｕｔｌｅ）等によるア
イ・イー・イー・イーエレクトロンデバイスレターズ（
ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ
ｅｒｓ）第３巻、第１０号、３１５頁（１９８２年）に
よる横型バイポーラトランジスタの構造を示す概略断面
図である。
イ・イー・イー・イーエレクトロンデバイスレターズ（
ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ
ｅｒｓ）第３巻、第１０号、３１５頁（１９８２年）に
よる横型バイポーラトランジスタの構造を示す概略断面
図である。
図において、４１は低抵抗ｎ”−ＧａＡｓ基板、４２は
ｎ −Ｇ ａ １−ｘＡｉｘＡ ｓ層、４３はｎ−Ｇａ
Ａｓ層、４４はｐ型頭域、４５はエミッタ電極（Ｎｉ−
ＡｕＺｎ） 、４６はコレクタ電極（Ｎｉ−ＡｕＺｎ）
、４７はベース電極（Ｎｉ−Ａ ｕ Ｇ ｅ −Ｎ ｉ
） 、 ４８はＳｉｎ、膜、４９はＢｅのイオン注入
である。
ｎ −Ｇ ａ １−ｘＡｉｘＡ ｓ層、４３はｎ−Ｇａ
Ａｓ層、４４はｐ型頭域、４５はエミッタ電極（Ｎｉ−
ＡｕＺｎ） 、４６はコレクタ電極（Ｎｉ−ＡｕＺｎ）
、４７はベース電極（Ｎｉ−Ａ ｕ Ｇ ｅ −Ｎ ｉ
） 、 ４８はＳｉｎ、膜、４９はＢｅのイオン注入
である。
このような構造のトランジスタを作製するには、まず、
ｎ”−ＧａＡｓ基板４１上にｎ−Ｇａ１−ＸＡＱｘＡｓ
層４２、ｎ−ＧａＡｓ層４３を順次結晶成長させ、その
後、その上にＳｉｎ、膜４８を形成した後、該ＳｉＯ□
膜４８をパターニングして残し、この上からＢｅのイオ
ン注入４９を行ってｐ型頭域＋４（エミッタ、コレクタ
領域）を形成し、ｐｎｐ型の横型バイポーラ］−ランジ
スタが形成される。
ｎ”−ＧａＡｓ基板４１上にｎ−Ｇａ１−ＸＡＱｘＡｓ
層４２、ｎ−ＧａＡｓ層４３を順次結晶成長させ、その
後、その上にＳｉｎ、膜４８を形成した後、該ＳｉＯ□
膜４８をパターニングして残し、この上からＢｅのイオ
ン注入４９を行ってｐ型頭域＋４（エミッタ、コレクタ
領域）を形成し、ｐｎｐ型の横型バイポーラ］−ランジ
スタが形成される。
しかし、上記の製造方法で作製したトランジスタでは、
エミッタ注入効率を高めるために、エミッタにおけるＢ
ｅ不純物濃度を増加させると、コレクタの不純物濃度も
必然的に高くなるため、ベース・コレフタルｎ接合の耐
圧（ブレークダウン電圧）が低下するという問題が・あ
る。
エミッタ注入効率を高めるために、エミッタにおけるＢ
ｅ不純物濃度を増加させると、コレクタの不純物濃度も
必然的に高くなるため、ベース・コレフタルｎ接合の耐
圧（ブレークダウン電圧）が低下するという問題が・あ
る。
また、逆にベース・コレフタルｎ接合の耐圧改善を目的
として、エミッタ、コレクタのＢｅ不純物濃度を減らす
と、エミッタ注入効率が低下するという問題が生じる。
として、エミッタ、コレクタのＢｅ不純物濃度を減らす
と、エミッタ注入効率が低下するという問題が生じる。
第５図は、従来の横型バイポーラトランジスタの他の例
を示す図である。
を示す図である。
図において、５１は半絶縁性半導体基板、５２はｎ −
Ｇ ａ Ａ ｓ層、５３はｐ要領域（ベース領域）、５
４はベース電極、５５はエミッタ電極、５６はコレクタ
電極である。
Ｇ ａ Ａ ｓ層、５３はｐ要領域（ベース領域）、５
４はベース電極、５５はエミッタ電極、５６はコレクタ
電極である。
この図に示すトランジスタの作製方法では、基板５１上
へのｎ−ＧａＡｓ層５２の結晶成長時にエミッタおよび
コレクタの不純物導入を行い、その後、ベース領域とな
る部分にＢｅなどのｐ型不純物を導入してｎｐｎの横型
バイポーラトランジスタを形成する。
へのｎ−ＧａＡｓ層５２の結晶成長時にエミッタおよび
コレクタの不純物導入を行い、その後、ベース領域とな
る部分にＢｅなどのｐ型不純物を導入してｎｐｎの横型
バイポーラトランジスタを形成する。
しかし、この方法で作製したトランジスタにおいても、
先の第４図の従来例と同じく、エミッタの不純物濃度ｎ
１と、コレクタの不純物濃度ｎ２とが等しくなってしま
うため、エミッタ注入効率を高めようとすると、ベース
・コレクタ耐圧特性が低下するという同様な問題が生じ
る。
先の第４図の従来例と同じく、エミッタの不純物濃度ｎ
１と、コレクタの不純物濃度ｎ２とが等しくなってしま
うため、エミッタ注入効率を高めようとすると、ベース
・コレクタ耐圧特性が低下するという同様な問題が生じ
る。
本発明の目的は、上記課題を解決し、自己整合的な工程
によりコレクタ領域中のキャリア濃度をエミッタ領域中
のキャリア濃度よりも減少させることにより、エミッタ
注入効率が高く、かつ、ベース・コレクタ耐圧特性に優
れた横型バイポーラトランジスタの製造方法を提供する
ことにある。
によりコレクタ領域中のキャリア濃度をエミッタ領域中
のキャリア濃度よりも減少させることにより、エミッタ
注入効率が高く、かつ、ベース・コレクタ耐圧特性に優
れた横型バイポーラトランジスタの製造方法を提供する
ことにある。
本発明では、上記課題を解決するため、コレクタ領域上
の誘電体膜を自己整合的に除去し、その後、この領域の
みを例えばほぼ室温から５００℃の範囲の温度において
水素または重水素プラズマにさらすことで、エミッタ領
域よりキャリア濃度の低いコレクタ領域を安全、確実に
形成することを最も主要な特徴とする。
の誘電体膜を自己整合的に除去し、その後、この領域の
みを例えばほぼ室温から５００℃の範囲の温度において
水素または重水素プラズマにさらすことで、エミッタ領
域よりキャリア濃度の低いコレクタ領域を安全、確実に
形成することを最も主要な特徴とする。
従って、従来の技術では、エミッタとコレクタのキャリ
ア濃度が必然的に等しくなっていたのに対し、本発明に
よる製造方法では、所望のキャリア濃度を有するエミッ
タとコレクタが独立に形成できる。すなわち、本発明で
は、半導体上に堆積した誘電体膜を選択的に除去した後
、水素または重水素プラズマによる水素化を行うことに
よって低キヤリア濃度領域を自己整合的に形成できるの
で、従来の横型バイポーラトランジスタでは困難とされ
ていたエミッタ濃度とコレクタ濃度とに差をつけること
でき、エミッタ濃度を高く、コレクタ濃度を低くするこ
とにより、エミッタ注入効率の向上と、ベース・コレフ
タルｎ接合の耐圧特性を著しく改善できる。また、コレ
クタ濃度の低減によりコレクタ容量も減少するので、高
速動作のトランジスタを実現できる。
ア濃度が必然的に等しくなっていたのに対し、本発明に
よる製造方法では、所望のキャリア濃度を有するエミッ
タとコレクタが独立に形成できる。すなわち、本発明で
は、半導体上に堆積した誘電体膜を選択的に除去した後
、水素または重水素プラズマによる水素化を行うことに
よって低キヤリア濃度領域を自己整合的に形成できるの
で、従来の横型バイポーラトランジスタでは困難とされ
ていたエミッタ濃度とコレクタ濃度とに差をつけること
でき、エミッタ濃度を高く、コレクタ濃度を低くするこ
とにより、エミッタ注入効率の向上と、ベース・コレフ
タルｎ接合の耐圧特性を著しく改善できる。また、コレ
クタ濃度の低減によりコレクタ容量も減少するので、高
速動作のトランジスタを実現できる。
第１図（ａ）〜（ｊ）は１本発明の横型バイポーラトラ
ンジスタの製造方法の一実施例を示す概略工程断面図で
ある。以下、工程順に従って説明する。
ンジスタの製造方法の一実施例を示す概略工程断面図で
ある。以下、工程順に従って説明する。
まず、ｎ型の導電型を有する半導体領域１の上に、順次
、第１の誘電体膜（Ｓ ｉ Ｏ□膜）２、第２の誘電体
膜（Ｓｉ３Ｎ４膜）３を堆積させる（ａ）。
、第１の誘電体膜（Ｓ ｉ Ｏ□膜）２、第２の誘電体
膜（Ｓｉ３Ｎ４膜）３を堆積させる（ａ）。
次に、Ｓｉ、Ｎ４膜３上にレジスト膜４を形成した後、
通常の写真食剣法によりこのレジスト膜４をパターニン
グする（ｂ）。
通常の写真食剣法によりこのレジスト膜４をパターニン
グする（ｂ）。
次に、レジスト膜４をマスクとしてＳｉ、Ｎ４膜３をＣ
Ｆ４１０□ガスを用いる同筒型プラズマエツチング装置
あるいはＳＦ、ガスを用いる反応性イオンエツチング装
置等により選択的にエツチング除去する（ｃ）。
Ｆ４１０□ガスを用いる同筒型プラズマエツチング装置
あるいはＳＦ、ガスを用いる反応性イオンエツチング装
置等により選択的にエツチング除去する（ｃ）。
次に、Ｎｉの斜め蒸着５によりＮｉ膜６を堆積する（ｄ
）。
）。
次に、Ｎｉ膜６をマスクとしてＣＦ４／Ｈ２ガスを用い
る反応性イオンエツチング装置等によりＳｉＯ□膜２に
開孔部を設ける（ｅ）。
る反応性イオンエツチング装置等によりＳｉＯ□膜２に
開孔部を設ける（ｅ）。
次に、レジスト膜４をアセトンにより除去し、Ｎｉ膜６
を塩酸により除去した後、Ｂｅ、Ｍｇ、Ｚｎ等のｐ型不
純物のイオン注入７を行い、アニールすることによりｐ
型半導体領域８（ベース領域）を形成する（ｆ）。
を塩酸により除去した後、Ｂｅ、Ｍｇ、Ｚｎ等のｐ型不
純物のイオン注入７を行い、アニールすることによりｐ
型半導体領域８（ベース領域）を形成する（ｆ）。
次に、ｐ型半導体領域８上に形成するためのオーミック
電極用の金属膜９０ （Ａｕ／Ｚｎ、Ｔｉ／ Ａ ｕ等
）を試料全面に真空蒸着する（ｇ）。
電極用の金属膜９０ （Ａｕ／Ｚｎ、Ｔｉ／ Ａ ｕ等
）を試料全面に真空蒸着する（ｇ）。
次に、この試料を斜めミリングのエツチングを行うこと
で、Ｐ型半導体領域８の上部のみにオーミック電極９を
残す（ｈ）。
で、Ｐ型半導体領域８の上部のみにオーミック電極９を
残す（ｈ）。
次に、Ｓｉ、Ｎ４膜３をマスクとしてＣＦ ４ ／ Ｈ
ｚガスを用い、反応性イオンエツチング装置等によりｐ
型半導体領域８の片側のＳ ｉ Ｏｔ膜２を自己整合的
にエツチング除去した後、試料温度を室温から５００℃
の範囲内の温度に保ちつつ、水素または重水素プラズマ
１０にさらすことで、ｎ型半導体領域ｌよりはキャリア
濃度が低いｎ型半導体領域１１を形成する（ｉ）。なお
、水素または重水素プラズマによる結晶の水素化処理に
よってキャリア濃度が低下する作用、効果については後
で詳しく述べる。
ｚガスを用い、反応性イオンエツチング装置等によりｐ
型半導体領域８の片側のＳ ｉ Ｏｔ膜２を自己整合的
にエツチング除去した後、試料温度を室温から５００℃
の範囲内の温度に保ちつつ、水素または重水素プラズマ
１０にさらすことで、ｎ型半導体領域ｌよりはキャリア
濃度が低いｎ型半導体領域１１を形成する（ｉ）。なお
、水素または重水素プラズマによる結晶の水素化処理に
よってキャリア濃度が低下する作用、効果については後
で詳しく述べる。
次に、ｎ型半導体領域ｌ上のＳｉ、Ｎ４膜３と５ｉ０２
膜２をエツチングにより除去し、最後に、ＡｕＧｅ／Ｎ
ｉ／Ａｕ、Ｎｉ／Ｉｎ／Ｗ等からなるエミッタ電極１２
、コレクタ電極１３を形成してｎｐｎの横型バイポーラ
トランジスタを完成する（ｊ）。
膜２をエツチングにより除去し、最後に、ＡｕＧｅ／Ｎ
ｉ／Ａｕ、Ｎｉ／Ｉｎ／Ｗ等からなるエミッタ電極１２
、コレクタ電極１３を形成してｎｐｎの横型バイポーラ
トランジスタを完成する（ｊ）。
二二で、第１図（ｉ）の水素化処理の効果について説明
する。
する。
第２図は、ＧａＡｓについての水素化の効果を示す図で
ある。図のａ、ｂは各々キャリア濃度２ＸＩＯ”ｃｍ−
’、８ Ｘ １０１７ｃｎ−’のＳｉドープｎ型ＧａＡ
ｓの水素化処理前におけるキャリア濃度分布を示す。ま
た、ａ′、ｂ′は各々ａ、ｂの試料を水素化処理した後
で測定したキャリア濃度分布を示す。水素化処理条件は
、水素ガス圧０．５Ｔｏ ｒ ｒ、プラズマ周波数１３
．５６ＭＨｚ、高周波パワー密重量０．５Ｗ／ａｎ”で
あり、試料温度を３００℃に保ち、約１０分間このプラ
ズマにさらした。図から明らかなように、水素プラズマ
による水素化処理を行うことによりキャリア濃度を約１
桁近く減少することができる。なお、このキャリア濃度
の減少は、プラズマ条件に依存し、例えば高周波パワー
密度を増加させることにより１桁以上の減少も可能とな
る。そこで、水素化処理によってキャリア濃度が減少す
る理由であるが−５これはＧａ格子位置に置換したイオ
ン化ＳｉドナーをＳ ＩＧａ”、自由キャリアである電
子をｅ−１中性水素原子をＨ’とすると、Ｓ ｉｏａ”
＋ｅ−＋Ｈ’→（Ｓ １ｏａＨ）”とｆする＊すなわち
、ＳｉドープＧａＡｓにプラズマ処理により水素原子を
導入することにより、Ｓｉドナーと水素が結合し、結果
として自由キャリアである電子（ｅ−）が消滅するもの
と考えることができる。
ある。図のａ、ｂは各々キャリア濃度２ＸＩＯ”ｃｍ−
’、８ Ｘ １０１７ｃｎ−’のＳｉドープｎ型ＧａＡ
ｓの水素化処理前におけるキャリア濃度分布を示す。ま
た、ａ′、ｂ′は各々ａ、ｂの試料を水素化処理した後
で測定したキャリア濃度分布を示す。水素化処理条件は
、水素ガス圧０．５Ｔｏ ｒ ｒ、プラズマ周波数１３
．５６ＭＨｚ、高周波パワー密重量０．５Ｗ／ａｎ”で
あり、試料温度を３００℃に保ち、約１０分間このプラ
ズマにさらした。図から明らかなように、水素プラズマ
による水素化処理を行うことによりキャリア濃度を約１
桁近く減少することができる。なお、このキャリア濃度
の減少は、プラズマ条件に依存し、例えば高周波パワー
密度を増加させることにより１桁以上の減少も可能とな
る。そこで、水素化処理によってキャリア濃度が減少す
る理由であるが−５これはＧａ格子位置に置換したイオ
ン化ＳｉドナーをＳ ＩＧａ”、自由キャリアである電
子をｅ−１中性水素原子をＨ’とすると、Ｓ ｉｏａ”
＋ｅ−＋Ｈ’→（Ｓ １ｏａＨ）”とｆする＊すなわち
、ＳｉドープＧａＡｓにプラズマ処理により水素原子を
導入することにより、Ｓｉドナーと水素が結合し、結果
として自由キャリアである電子（ｅ−）が消滅するもの
と考えることができる。
消失した電子は、アニールによってＳｉドナーと水素と
の結合を切ることで簡単に回復させることも可能である
。第３図は、このことを示す図であり、キャリア濃度２
Ｘ １０” ａｍ−’のＳｉドープｎＧ ａ Ａ ｓ
の水素化を行った後、窒素ガス雰囲気中で１５分のアニ
ールを行ってキャリア濃度の回復を調べたものである。
の結合を切ることで簡単に回復させることも可能である
。第３図は、このことを示す図であり、キャリア濃度２
Ｘ １０” ａｍ−’のＳｉドープｎＧ ａ Ａ ｓ
の水素化を行った後、窒素ガス雰囲気中で１５分のアニ
ールを行ってキャリア濃度の回復を調べたものである。
この図から、水素化によって消失したキャリアが、その
後のアニール温度の上昇とともに徐々に回復しているこ
とがわかる。
後のアニール温度の上昇とともに徐々に回復しているこ
とがわかる。
このように、水素化処理およびその後のアニールによっ
て半導体中のキャリア濃度を自由に制御できることが明
らかである。第１図（ｉ）は、このような水素または重
水素プラズマによる水素化の効果によって、低いキャリ
ア濃度を有するｎ型半導体領域１１を形成したものであ
る。ここで。
て半導体中のキャリア濃度を自由に制御できることが明
らかである。第１図（ｉ）は、このような水素または重
水素プラズマによる水素化の効果によって、低いキャリ
ア濃度を有するｎ型半導体領域１１を形成したものであ
る。ここで。
第１図の実施例の条件等をもう少し詳しく述べると、ｎ
型半導体領域１としては半絶縁性Ｇ ａ Ａ ｓ基板上
の０．１５−厚のＳｉドープｎ−ＧａＡｓ（不純物濃度
：約ｌＸｌ０”ａｍ−’）を用いており、Ｓ ｉ Ｏ２
膜２の膜厚は約０．４７ｍ、 Ｓ ｉ ｓ Ｎ４瞑３の
膜厚は約０．２１１ｍ、レジスト膜４の膜厚は約１．１
ｐ、Ｂｅイオン注入７は加速電圧５０ｋＶ、ドーズ量ｌ
Ｘｌ０”ａｎ−”、水素化１０は水素ガス圧０．５Ｔｏ
ｒｒ、プラズマ周波数１３．５６Ｍ Ｈｚ、高周波パワ
ー密重量０．６Ｗ／ｅｌｌ”、試料温度２５０℃で行っ
ている。このような条件で作製したトランジスタの半導
体各領域におけるキャリア濃度は、エミッタ領域１では
約Ｉ Ｘ １０” ａｍ−３、ベース領域８では約１×
１０１１１Ｃ！ｌ−’、コレクタ領域１１では約ｌＸｌ
０”ｃｍ−’程度となる。
型半導体領域１としては半絶縁性Ｇ ａ Ａ ｓ基板上
の０．１５−厚のＳｉドープｎ−ＧａＡｓ（不純物濃度
：約ｌＸｌ０”ａｍ−’）を用いており、Ｓ ｉ Ｏ２
膜２の膜厚は約０．４７ｍ、 Ｓ ｉ ｓ Ｎ４瞑３の
膜厚は約０．２１１ｍ、レジスト膜４の膜厚は約１．１
ｐ、Ｂｅイオン注入７は加速電圧５０ｋＶ、ドーズ量ｌ
Ｘｌ０”ａｎ−”、水素化１０は水素ガス圧０．５Ｔｏ
ｒｒ、プラズマ周波数１３．５６Ｍ Ｈｚ、高周波パワ
ー密重量０．６Ｗ／ｅｌｌ”、試料温度２５０℃で行っ
ている。このような条件で作製したトランジスタの半導
体各領域におけるキャリア濃度は、エミッタ領域１では
約Ｉ Ｘ １０” ａｍ−３、ベース領域８では約１×
１０１１１Ｃ！ｌ−’、コレクタ領域１１では約ｌＸｌ
０”ｃｍ−’程度となる。
なお、第１図の実施例に従えば、ｎｐｎ横型バイポーラ
トランジスタが形成されるが、水素化はＰ型半導体につ
いても効果があるので、ｎ型半導体１の代わりにｐ型半
導体を用い、Ｂｅイオン７の代わりにＳｉ、Ｓｅ、Ｓな
どのｎ型不純物イオンを用いることによりｐｎｐの横型
バイポーラトランジスタを形成することも可能である。
トランジスタが形成されるが、水素化はＰ型半導体につ
いても効果があるので、ｎ型半導体１の代わりにｐ型半
導体を用い、Ｂｅイオン７の代わりにＳｉ、Ｓｅ、Ｓな
どのｎ型不純物イオンを用いることによりｐｎｐの横型
バイポーラトランジスタを形成することも可能である。
また、第１図の実施例における不純物導入法としてはイ
オン注入法７を用いているが、不純物拡散法を用いても
よい。
オン注入法７を用いているが、不純物拡散法を用いても
よい。
以上説明したように、本発明では、半導体上に誘電体膜
を堆積し、この膜を選択的に除去した後、水素または重
水素プラズマによる水素化によって低キヤリア濃度領域
を自己整合的に形成することができるので、従来の横型
バイポーラトランジスタでは困難とされていたエミッタ
濃度とコレクタ濃度とに差をつけることが可能となり、
エミッタ濃度を高く、コレクタ濃度を低くすることによ
り。
を堆積し、この膜を選択的に除去した後、水素または重
水素プラズマによる水素化によって低キヤリア濃度領域
を自己整合的に形成することができるので、従来の横型
バイポーラトランジスタでは困難とされていたエミッタ
濃度とコレクタ濃度とに差をつけることが可能となり、
エミッタ濃度を高く、コレクタ濃度を低くすることによ
り。
エミッタ注入効率の向上と、ベース・コレフタルｎ接合
の耐圧特性を著しく改善することができる。また、コレ
クタ濃度の低減によりコレクタ容量も減少するので、高
速動作のトランジスタの製造が可能となり、これを用い
た高速、高密度の集積回路を実現することができる。
の耐圧特性を著しく改善することができる。また、コレ
クタ濃度の低減によりコレクタ容量も減少するので、高
速動作のトランジスタの製造が可能となり、これを用い
た高速、高密度の集積回路を実現することができる。
第１図（ａ）〜（ｊ）は、本発明の横型バイポーラトラ
ンジスタの製造方法の一実施例を示す概略工程断面図、
第２図は、ＧａＡｓについての水素化の効果を示す図、
第３図は、消失した電子がアニールによって簡単に回復
することを示す図、第４図は、従来の横型バイポーラト
ランジスタの第１の例の概略構造断面図、第５図は、従
来の横型バイポーラトランジスタの第２の例の概略構造
断面図である。 １・・・ｎ型半導体領域 ２・・・第１の誘電体膜 ３・・・第２の誘電体膜 ４・・・レジスト膜 ５・・・Ｎｉの斜め蒸着 ６・・・Ｎｉ１１ ７・・・ｐ型不純物のイオン注入 ８・・・Ｐ型半導体領域（ベース領域）９・・・オーミ
ック電極 １０・・・水素または重水素プラズマ １１・・・ｎ型半導体領域 １２・・・エミッタ電極 １３・・・コレクタ電極 ４１・・・低抵抗ｎ“−Ｇ ａ Ａ ｓ基板４２− ｎ
−Ｇ ａ □−ＸｎＸＡ ｓ層４３− ｎ −Ｇ ａ
Ａ ｓ層 ４４・・・ｐ型頭域 ４５・・・エミッタ電極 ４６・・・コレクタ電極 ４７・・・ベース電極 ４８・・・ＳｉＯ□膜 ４９・・・Ｂｅのイオン注入 ５１・・・半絶縁性半導体基板 ５２− ｎ −Ｇ ａ Ａ ｓ層 ５３・・・ｐ型頭域 ５４・・・ベース電極 ５５・・・エミッタ電極 ５６・・・コレクタ電極 ９０・・・金属膜 特許出願人 日本電信電話株式会社
ンジスタの製造方法の一実施例を示す概略工程断面図、
第２図は、ＧａＡｓについての水素化の効果を示す図、
第３図は、消失した電子がアニールによって簡単に回復
することを示す図、第４図は、従来の横型バイポーラト
ランジスタの第１の例の概略構造断面図、第５図は、従
来の横型バイポーラトランジスタの第２の例の概略構造
断面図である。 １・・・ｎ型半導体領域 ２・・・第１の誘電体膜 ３・・・第２の誘電体膜 ４・・・レジスト膜 ５・・・Ｎｉの斜め蒸着 ６・・・Ｎｉ１１ ７・・・ｐ型不純物のイオン注入 ８・・・Ｐ型半導体領域（ベース領域）９・・・オーミ
ック電極 １０・・・水素または重水素プラズマ １１・・・ｎ型半導体領域 １２・・・エミッタ電極 １３・・・コレクタ電極 ４１・・・低抵抗ｎ“−Ｇ ａ Ａ ｓ基板４２− ｎ
−Ｇ ａ □−ＸｎＸＡ ｓ層４３− ｎ −Ｇ ａ
Ａ ｓ層 ４４・・・ｐ型頭域 ４５・・・エミッタ電極 ４６・・・コレクタ電極 ４７・・・ベース電極 ４８・・・ＳｉＯ□膜 ４９・・・Ｂｅのイオン注入 ５１・・・半絶縁性半導体基板 ５２− ｎ −Ｇ ａ Ａ ｓ層 ５３・・・ｐ型頭域 ５４・・・ベース電極 ５５・・・エミッタ電極 ５６・・・コレクタ電極 ９０・・・金属膜 特許出願人 日本電信電話株式会社
Claims (1)
- １、第１導電型を有する第１の半導体領域上に誘電体膜
を堆積する工程と、上記第１の半導体領域上の上記誘電
体膜の一部に開孔部を形成する工程と、上記開孔部を通
して不純物を導入し、第２導電型を有する第２の半導体
領域を形成する工程と、上記第２の半導体領域上に電極
を形成する工程と、上記第２の半導体領域の左右にある
上記第１の半導体領域上のいずれか一方の誘電体膜を除
去する工程と、残された上記誘電体膜をマスクとして水
素または重水素プラズマに試料をさらすことにより上記
第１の半導体領域よりキャリア濃度の低い第１導電型を
有する第３の半導体領域を形成する工程と、上記第１の
半導体領域および第３の半導体領域上に電極を形成する
工程とを備えたことを特徴とする横型バイポーラトラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3510288A JPH01211970A (ja) | 1988-02-19 | 1988-02-19 | 横型バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3510288A JPH01211970A (ja) | 1988-02-19 | 1988-02-19 | 横型バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01211970A true JPH01211970A (ja) | 1989-08-25 |
Family
ID=12432572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3510288A Pending JPH01211970A (ja) | 1988-02-19 | 1988-02-19 | 横型バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01211970A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982020A (en) * | 1997-04-28 | 1999-11-09 | Lucent Technologies Inc. | Deuterated bipolar transistor and method of manufacture thereof |
| US6252270B1 (en) | 1997-04-28 | 2001-06-26 | Agere Systems Guardian Corp. | Increased cycle specification for floating-gate and method of manufacture thereof |
| US6365511B1 (en) | 1999-06-03 | 2002-04-02 | Agere Systems Guardian Corp. | Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability |
| US6605529B2 (en) | 2001-05-11 | 2003-08-12 | Agere Systems Inc. | Method of creating hydrogen isotope reservoirs in a semiconductor device |
-
1988
- 1988-02-19 JP JP3510288A patent/JPH01211970A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982020A (en) * | 1997-04-28 | 1999-11-09 | Lucent Technologies Inc. | Deuterated bipolar transistor and method of manufacture thereof |
| US6252270B1 (en) | 1997-04-28 | 2001-06-26 | Agere Systems Guardian Corp. | Increased cycle specification for floating-gate and method of manufacture thereof |
| US6309938B1 (en) | 1997-04-28 | 2001-10-30 | Agere Systems Guardian Corp. | Deuterated bipolar transistor and method of manufacture thereof |
| US6365511B1 (en) | 1999-06-03 | 2002-04-02 | Agere Systems Guardian Corp. | Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability |
| US6605529B2 (en) | 2001-05-11 | 2003-08-12 | Agere Systems Inc. | Method of creating hydrogen isotope reservoirs in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| US5362658A (en) | Method for producing semiconductor device | |
| JPH01211970A (ja) | 横型バイポーラトランジスタの製造方法 | |
| US5597743A (en) | Method of manufacturing a field effect transistor with improved isolation between electrode | |
| JPH04275433A (ja) | 半導体装置の製造方法 | |
| JP3035917B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP3102947B2 (ja) | ヘテロ接合型電界効果トランジスタの素子間分離方法 | |
| JP2963120B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60164358A (ja) | 半導体装置の製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH01214162A (ja) | 横型バイポーラトランジスタの製造方法 | |
| JPH01218063A (ja) | ヘテロ接合バイポーラ半導体装置の表面保護法 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JP3520625B2 (ja) | 半導体装置の製造方法 | |
| JP2504733B2 (ja) | 集積回路およびその製造方法 | |
| JPH0385733A (ja) | 電界効果トランジスタ | |
| JPS6390865A (ja) | 電界効果トランジスタの製造方法 | |
| KR970008364B1 (ko) | 이종접합 소자의 표면처리방법 | |
| JPH02199840A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0352238A (ja) | 化合物半導体装置の製造方法 | |
| JPS61171141A (ja) | 半導体装置およびその製造方法 | |
| JPH022629A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS62224073A (ja) | ヘテロ接合バイポ−ラ・トランジスタの製造方法 | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 |