JPH022629A - バイポーラトランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体デバイス及びその製造方法に関するもの
である。

〔従来の技術〕

従来のバイポーラトランジスタの高性能化に際しての構
造上の欠点を第３図（ａ）〜（ｄ）に示すｎｐｎトラン
ジスタのバンド図及びキャリア分布（電子密度１２０及
び正孔密度１２１）図を用いて説明する。第３図（ａ）
、（ｂ）はそれぞれ低注入時におけるバンド図及びキャ
リア分布を示す図である０図において、１はエミッタ金
属、２はエミツタ層、４はベース層、５はコレクタ空乏
層、６はコレクタ層、７はコレクタ金属である。また９
は伝導帯下端、１０は価電子帯上端を示している。低注
入時には正孔は正孔密度１２１に示すように金属学的な
ベース層４にほぼ閉じ込められており、一方少数キャリ
アである電子は電子密度１２０に示すようにベース層４
中を主として拡散機構によって流れ、正常なバイポーラ
動作をしていることがわかる。

〔発明が解決しようとする課題〕

バイポーラトランジスタを高性能化するにはベース層４
の厚さを減少することが有効であるが。

従来のバイポーラトランジスタでは、高注入時には第３
図（ｃ）のバンド図及び（ｄ）のキャリア分布図に示す
ようにエミッタ２から注入された電子、及びベース層４
中にほぼ閉じ込められていた正孔の両者が金属学的なベ
ース・コレクタ空乏層界面を乗り越えてコレクタ側に侵
入するいわゆるカーク効果により実効的なベース層の厚
さが金属学的には４いにも関わらず大幅に増加するため
、この領域に対する余剰な充放電動作が必要なため、高
速スイッチングが困難であった。

本発明の目的は上記課題を解消したバイポーラトランジ
スタ及びその製造方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明のバイポーラトランジ
スタは、第一の半導体よりなる高抵抗半導体基板上もし
くはウェル上に、基板もしくはウェルと反対の伝導型の
第一の半導体よりなるコレゲタ領域と、前記コレクタ領
域と反対の伝導型の第一の半導体よりなるベース領域と
、前記コレクタ領域と同じ伝導型の第一の半導体よりな
るエミッタ領域とを積層した構造を有するバイポーラト
ランジスタにおいて、前記ベース領域がｐ型の場合には
熱エネルギーを尺度として前記第一の半導体の価電子帯
上端より充分に低いエネルギーレベルの価電子帯上端と
前記第一の半導体の伝導帯下端とほぼ等しい伝導帯下端
とを有する第二の半導体よりなる薄膜層を、また前記ベ
ース領域がｎ型の場合には熱エネルギーを尺度として前
記第一の半導体の伝導帯下端より充分に高いエネルギー
レベルの伝導帯下端と前記第一の半導体の価電子帯上端
とほぼ等しい価電子帯上端とを有する第二の半導体より
なる薄膜層を、前記コレクタ領域とベース領域の間に挿
入したものである。

また５本発明のバイポーラトランジスタの製造方法にお
いては、第一の半導体基板の表面に絶縁体層を形成し、
リソグラフィとエツチングにより平坦部に側壁が垂直と
なるように窓開けし、開口部の第一の半導体表面に予め
定められた一定の工程を施したのち、前記開口部表面に
薄膜絶縁膜を形成し、リソグラフィとエツチングによっ
て前記薄膜絶縁膜の中央に窓明けを行い、前記薄膜絶縁
膜開口部の表面処理と、引き続く前記薄膜絶縁膜の膜厚
に等しい第二の半導体のヘテロエピタキシーと、さらに
引き続く第一の半導体のヘテロエピタキシーの３工程を
同一真空装置内で連続して行い、かつ前記第一の半導体
のヘテロエピタキシーを前記薄膜絶縁膜上に第一の半導
体の多結晶が堆積する条件で行うものである。

〔作用〕

次に、本発明のバイポーラトランジスタの構造の電気的
な特性における特徴を第１図を用いて説明する。第１図
（ａ）は低注入時のバンド図、（ｂ）は低注入時のキャ
リア分布図、（ｃ）は高注入時のバンド図、（Ｊ）は高
注入時のキャリア分布図であり、本発明の構造のｎｐｎ
バイポーラトランジスタについて示したものである。図
中、第３図と同一部分は同一の番号を付している６本発
明ではさらにワイドギャップ半導体層３が付加されてい
る。尚、以下においては説明の都合上、トランジスタの
型をｎｐｎバイポーラトランジスタに限るが、当然、対
照的な構造のｐｎｐトランジスタも本発明に含まれる。

本発明のトランジスタの従来構造との違いは、価電子帯
上端ｌＯのエネルギーレベルがエミツタ層２゜ベース層
４及びコレクタＭ６を形成している第一の半導体より充
分に低く、かつ伝導帯下端９のエネルギーレベルは第一
の半導体とほぼ等しいような第二の半導体を、金属学的
なベース・コレクタ空乏層界面に挿入した構造（ワイド
ギャップ半導体層３）を有していることである。伝導帯
下端９がデバイス全体を通じてほぼ平坦であるので少数
キャリアである電子の伝導機構は従来型のバイポーラト
ランジスタとほぼ同等である。従って、低注入時には第
１図（ａ）及び（ｂ）に示すように、電子密度１２０、
正孔密度１２１の曲線から従来型のバイポーラトランジ
スタとほぼ同等の電気特性を示す。−方、高注入時にお
いては、上述の第二の半導体の禁制帯がベース層４の正
孔のコレクタ空乏Ｎ５への侵入を防止するためエミツタ
層２から注入された電子のみがコレクタ空乏層５内に蓄
積されることとなり、従来型のトランジスタがカーク効
果によってエネルギー的にほぼ平らなベース中性領域を
大きくコレクタ側に伸ばしたのに対し、本発明の構造で
は蓄積された電子の負電荷によりバンドがコレクタ空乏
層５内において二次曲線状に曲がるため、電子はコレク
タ空乏層５内全体を通じて飽和速度で走行することがで
きることがわかる。

従って、高注入効果による高速化への障害を軽減するこ
とができる。

次に、本発明のバイポーラトランジスタの製造方法、具
体的にはワイドギャップ半導体層形成方法及び真性ベー
ス層・外部ベース層−括形成法について説明する。本方
法は前記バイポーラトランジスタを確実に形成し得る製
造工程を提供する。

本発明のバイポーラトランジスタではコレクタ空乏層５
を形成後、多数キャリアの侵入を防止する障壁層と高速
化のために薄膜であることが必要なベース層を形成し、
かつ動作時にはコレクタ・ベース間に逆バイアスが印加
されるので充分な耐圧を有する良好な界面を形成するこ
とが必要である。

また、ベース層が薄いため外部ベースへのコンタクトの
形成が容易であるようにこれら２層を形成する必要があ
る。本発明の形成方法の特徴は第２図（ｅ）において、
コレクタ空乏層５上に一部開口した薄膜絶縁膜（エビ防
止酸化膜）２８を形成しておき。

上述の２層をヘテロエピタキシャル法を用いることによ
って形成し、その際、ワイドギャップ半導体Ｍ１０１の
形成膜厚を上記の薄膜絶縁膜２８の膜厚に等しくなるよ
うにすることである。ヘテロエピタキシャル法を用いる
ため、膜厚の制御性が良く、このような制御は容易であ
る。真空装置に入れた後に５表面処理、ワイドギャップ
半導体層へテロエビ成長、ベース層へテロエビ成長を同
一真空装置内で実行するため自然酸化膜の影響を防止で
き、良好な界面特性及びエビ成長膜膜質を得ることがで
きる。また、ワイドギャップ半導体層１０１の膜厚が薄
膜絶縁膜２８の膜厚に等しいため、形成後はほぼ平坦な
表面となることと、引き続く真性ベースｉ域１０２のヘ
テロエピタキシーを薄膜絶縁膜２８上で第一の半導体の
多結晶が成長する条件で行うため、ワイドギャップ半導
体をエビした表面にのみ真性ベース領域１０２が、また
薄膜酸化膜の表面にのみ多結晶が成長し、かつ両者はセ
ルファラインで側面で電気的に結線されることになり、
真性ベース領域・外部ベース領域の一括形成を確実に、
かつ容易に実行することができる。

〔実施例〕

以下、第２図（ａ）〜（ト）の一連の工程図を用いて、
本発明を用いたバイポーラトランジスタの構造及びその
製造方法の典型的な一実施例について説明する。

第２図（ａ）において、面方位（１００）、＜１１０＞
方向に２°オフの、不純物濃度ｌＸｌ０１ｓ■−３の高
抵抗ｐ形Ｓｉ基板２３上に、パッド酸化膜２２、窒化膜
２１を形成し、窒化膜２１をパターニングしたのちに、
ボロン濃度Ｉ　Ｘ　１０”　ａｎ−”でイオン注入し、
チャネルストッパ２０を形成する。次にＬＯＣＯ５法に
より、素子間分離酸化膜１９を形成する。

次に第２図（ｂ）のように窒化膜２１を除去したのち、
再び窒化膜２１を成長し、パターニングののちに、リセ
ストＬＯＣＯ３法によって表面が基板表面とほぼ同じ高
さで膜厚が約０．４μｓのコレクタ・ベース間分離酸化
膜２４を形成する。

次に、第２図（ｃ）において、窒化膜２１を再び除去し
、さらに、下層窒化［２５を成長したのち、パタニング
し、さらにその上に、上層窒化膜２６を形成してさらに
これをパターニングする。このときの膜厚は引き続く高
加速イオン注入条件によって定める。上層窒化ＩＩ！１
ｉ２６と下層窒化膜２５をマスクとして、リンを７　Ｘ
　１０”　ｃｓ−”のドーズ量で高加速イオン注入する
。リンはＳｉ基板２３中、下層窒化膜２５と上層窒化膜
２６の両方で被覆されている部分には注入されず、かつ
上層窒化膜２６のみ、又は下層窒化膜２５のみで被覆さ
れている部分では、分布の上端が基板表面にかかるよう
にし、かつ下層窒化膜２５にも、また、上層窒化膜２６
にも被覆されていない部分においては、分布の上端がほ
ぼコレクタ・ベース間素子分離酸化膜２４の下端と一致
するようにすることができる。

次に、第２図（ｄ）において、窒化膜を全面除去ののち
、膜厚０．７癖のコレクタマスク酸化膜２７をＣＶｔ１
法によって形成し、ランプアニール法によって、イオン
注入されたリンを活性化する。次に、コレクタマスク酸
化膜２７をパターニングしたのち、低温選択エビ法によ
って、ノンドープ単結晶Ｓｉを約０．１ｕｒｎエビ成長
する６次に、膜厚１００人のエビ防止酸化膜２８をラン
プ酸化法によって全面形成する。

次に、第２回（ｅ）のようにリソグラフィとＥＣＲプラ
ズマエツチング法によりエビ防止酸化膜２８の中央を開
口し、レジスト除去後、超高真空装置内に挿入し、光ア
シスト塩素エツチング法と水素クリユング法の併用によ
り開口部のＳＬ表面の自然酸化膜を除去し、そのまま真
空を破らずにＧａＰをＭＯＭＢＥ法によって１００人へ
テロエビ成長する。引き続き、シラン系のガスに不純物
ガスとしてジボランを添加したガスを用いたＥＣＲプラ
ズマエピタキシャル法によってＧａＰ上にｐ形Ｓｉ単結
晶（真性ベース領域１０２）を２００人ヘテロエピする
。このとき、エツチング性の添加ガスの分圧や基板温度
、ガス圧などを制御することによってエビ防止酸化膜２
８上にｐ形ポリシリコン（外部ベース薄膜層１０３）を
堆積することができる。

次に、第２図■において、リソグラフィとエツチングに
より外部ベース薄膜層１０３のうちの不用な部分を除去
し、ランプ酸化法により表面を薄く酸化し薄膜酸化膜Ｉ
０５を形成する。リングラフィとエツチングにより外部
ベース薄膜層１０３上の薄膜酸化膜１０５のみ除去し、
ＥＣＲプラズマ選択ＣＶＤ法により外部ベース薄膜層１
０３上のみに選択的にボロンドープされたＰ＋ポリシリ
コンを堆積し外部ベース厚膜層１０４　を形成する。

第２図（２）において、ランプ酸化法により外部ベース
厚膜層１０４及び外部ベース薄膜層１０３の露出部に薄
膜酸化膜１０５を形成し、さらにリソグラフィとエツチ
ングＶこより薄膜酸化膜１０５のうち真性ベース領域１
０２上の部分の中央を開口し、ＥＣＲプラズマ選択エピ
タキシャル法により開口部にのみｎ形Ｓｉ単結晶を成長
させ、エミッタ領域１０６を形成する。

第２図■において、最後に、　ＣＶＤ酸化膜３１を２０
００人形成し、リソグラフィとエツチングによって、コ
ンタクトホールを形成し、メタル層１０８を堆積した後
パターニングして配線を行い、本発明の構造のバイポー
ラトランジスタを基本素子とする集積回路を完成する。

本実施例においては、第一の半導体としてＳｉ、第二の
半導体としてＧａＰを用い、ｎｐｎトランジスタを想定
したが、ＧａＡｓやＡＱＧａＡｓなどを基板とする別の
半導体の組合せもバンドの不連続性が本発明の特徴を有
するならば、当然本発明に含まれ、またｐｎｐトランジ
スタも当然本発明に含まれる。

〔発明の効果〕

本発明の構造のバイポーラトランジスタは、バイポーラ
動作として重要な少数キャリアによるコレクタ電流の伝
導には悪影響を及ぼさないまま、高速動作にとって有害
な高注入効果を多数キャリアのコレクタへの侵入を防ぐ
ことによって防止し、高注入時のカットオフ周波数の大
幅な向上が図られるので本トランジスタを基本素子とす
ることによってバイポーラ集積回路、ＢｉＣＭＯ３集積
回路の大幅な性能向上が期待できる。

また、本発明の製造方法は選択へテロエビ成長法の特徴
を生かしたセルファラインエビ層形成を障壁層及びベー
ス層・ベース引き出し層形成工程において実行しており
、選択へテロエビ成長法の膜厚制御性の良好さのため、
従来法では作成が不可能であった本発明の構造のトラン
ジスタを用いた集積回路を再現性良く、かつ高品質で実
現するうえで卓絶した効果を発揮するものである。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明のバイポーラトランジス
タの構造と電気特性を説明するための図であり、第１図
（ａ）は低注入時のバンド図、（ｂ）は低注入時のキャ
リア分布図、（ｃ）は高注入時のバンド図、（Ｊ）は高
注入時のキャリア分布図、第２図（ａ）〜■は本発明の
バイポーラトランジスタの製造方法の典型的な一実施例
を示す一連の工程図、第３図（ａ）〜（Ｊ）は従来のバ
イポーラトランジスタの構造と電気特性を説明するため
の図であり、第３図（ａ）は低注入時のバンド図、（ｂ
）は低注入時のキャリア分布図、（ｃ）は高注入時のバ
ンド図、（ｄ）は高注入時のキャリア分布図である。 １・・・エミッタ金属　　　　２・・・エミツタ層３・
・・ワイドギャップ半導体層　４・・・ベース層５・・
・コレクタ空乏層　　　６・・・コレクタ層７・・・コ
レクタ金ＪＫ９・・・伝導帯下端１０・・・価電子帯上
端　　　１９・・・素子間分離酸化膜２０・・・チャネ
ルストッパ　２１・・・窒化膜２２・・・パッド酸化膜
　　　２３・・・Ｓｉ基板２４・・・コレクタ・ベース
間分離酸化膜２５・・・下層窒化膜　　　　２６・・・
上層窒化膜２７・・・コレクタマスク酸化膜 ２８・・・エビ防止酸化膜　　３１・・・ＣＶＤ酸化膜
１０１・・・ワイドギャップ半導体層 １０２・・・真性ベース領域　　１０３・・・外部ベー
ス薄膜層１０４・・・外部ベース厚膜層　ｌｏ５・・・
薄膜酸化膜１０６・・・エミッタ領域　　　１０８・・
・メタル層１２０・・・電子密度　　　　　１２１・・
・正孔密度キャリ選 ↑ ヨζｉヤｔノ薄度 第１図 第１図 第 図 Ａり／゛ワイド六〜ップキ客し６暦 第 図 第 図 第 図 ぢり７濾νヴ 第 図 ′キャリアなυ艷 第 図

Claims (2)

【特許請求の範囲】
1. （１）第一の半導体よりなる高抵抗半導体基板上もしく
   はウェル上に、基板もしくはウェルと反対の伝導型の第
   一の半導体よりなるコレクタ領域と、前記コレクタ領域
   と反対の伝導型の第一の半導体よりなるベース領域と、
   前記コレクタ領域と同じ伝導型の第一の半導体よりなる
   エミッタ領域とを積層した構造を有するバイポーラトラ
   ンジスタにおいて、前記ベース領域がｐ型の場合には熱
   エネルギーを尺度として前記第一の半導体の価電子帯上
   端より充分に低いエネルギーレベルの価電子帯上端と前
   記第一の半導体の伝導帯下端とほぼ等しい伝導帯下端と
   を有する第二の半導体よりなる薄膜層を、また前記ベー
   ス領域がｎ型の場合には熱エネルギーを尺度として前記
   第一の半導体の伝導帯下端より充分に高いエネルギーレ
   ベルの伝導帯下端と前記第一の半導体の価電子帯上端と
   ほぼ等しい価電子帯上端とを有する第二の半導体よりな
   る薄膜層を、前記コレクタ領域と前記ベース領域の間に
   挿入したことを特徴とするバイポーラトランジスタ。
2. （２）第一の半導体基板の表面に絶縁体層を形成し、リ
   ソグラフィとエッチングにより平坦部に側壁が垂直とな
   るように窓開けし、開口部の第一の半導体表面に予め定
   められた一定の工程を施したのち、前記開口部表面に薄
   膜絶縁膜を形成し、リソグラフィとエッチングによって
   前記薄膜絶縁膜の中央に窓開けを行い、前記薄膜絶縁膜
   開口部の表面処理と、引き続く前記薄膜絶縁膜の膜厚に
   等しい第二の半導体のヘテロエピタキシーと、さらに引
   き続く第一の半導体のヘテロエピタキシーの３工程を同
   一真空装置内で連続して行い、かつ前記第一の半導体の
   ヘテロエピタキシーを前記薄膜絶縁膜上に第一の半導体
   の多結晶が堆積する条件で行うことを特徴とするバイポ
   ーラトランジスタの製造方法。