JPH06295918A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH06295918A JPH06295918A JP613991A JP613991A JPH06295918A JP H06295918 A JPH06295918 A JP H06295918A JP 613991 A JP613991 A JP 613991A JP 613991 A JP613991 A JP 613991A JP H06295918 A JPH06295918 A JP H06295918A
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- type
- low
- collector region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【構成】 一導電型の低濃度コレクタ領域２の上に逆導
電型の多結晶シリコン層３を設け、多結晶シリコン層３
及び低濃度コレクタ領域２の上部を順次エッチングして
設けた開口部を設ける。次に開口部の低濃度コレクタ領
域２の表面に逆導電型不純物を導入して活性ベース領域
６ａを形成する。次に開口部の側面に設けた側壁部をマ
スクとして活性ベース領域６ａの表面にエミッタ領域９
を設ける。 【効果】 活性ベース領域６ａを高濃度コレクタ領域１
から濃度勾配を有する遷移領域に配置することができ、
高電流域におけるベース領域の広がりを抑えてスイッチ
ングスピードを向上させる。
電型の多結晶シリコン層３を設け、多結晶シリコン層３
及び低濃度コレクタ領域２の上部を順次エッチングして
設けた開口部を設ける。次に開口部の低濃度コレクタ領
域２の表面に逆導電型不純物を導入して活性ベース領域
６ａを形成する。次に開口部の側面に設けた側壁部をマ
スクとして活性ベース領域６ａの表面にエミッタ領域９
を設ける。 【効果】 活性ベース領域６ａを高濃度コレクタ領域１
から濃度勾配を有する遷移領域に配置することができ、
高電流域におけるベース領域の広がりを抑えてスイッチ
ングスピードを向上させる。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タの製造方法に関する。
タの製造方法に関する。
【０００２】
【従来の技術】一般的に、バイポーラトランジスタは、
遮断周波数ｆT 及びコレクタ・ベース間接合容量等によ
り、そのスイッチングスピードが決定される。この遮断
周波数ｆT をキャリア走行時間として表すと、（１）式
で表される。
遮断周波数ｆT 及びコレクタ・ベース間接合容量等によ
り、そのスイッチングスピードが決定される。この遮断
周波数ｆT をキャリア走行時間として表すと、（１）式
で表される。
【０００３】
【０００４】なお、この（１）式においては、低電流域
では、τe が支配的であり、高電流域では、τb が支配
的である。
では、τe が支配的であり、高電流域では、τb が支配
的である。
【０００５】図７は、従来のバイポーラトランジスタの
第１の例を示す断面図、図８は、図７のＥ点からＦ点ま
での不純物濃度分布を示す図である。
第１の例を示す断面図、図８は、図７のＥ点からＦ点ま
での不純物濃度分布を示す図である。
【０００６】図７に示すように、高濃度Ｎ型（Ｎ+ 型）
コレクタ領域５１は、半導体基板（図示せず）上に形成
され、低濃度Ｎ型（Ｎ- 型）コレクタ領域５２は、高濃
度Ｎ型コレクタ領域５１上に形成されている。次に、Ｐ
型ベース領域５３は、低濃度Ｎ型コレクタ領域５２の表
面に選択的に形成され、Ｎ型エミッタ領域５４は、Ｐ型
ベース領域５３の表面に選択的に形成されている。Ｎ型
エミッタ領域５４を含む表面に絶縁膜５５が形成されて
おり、Ｐ型ベース領域５３及びＮ型エミッタ領域５４の
上の絶縁膜５５が選択的に開口されている。更に、各開
口部を埋め込むようにして、Ｐ型ベース領域５３及びＮ
型エミッタ領域５４上の開口部及びその縁部には、選択
的に夫々ベース電極５７及びエミッタ電極５６が形成さ
れている。このように構成された従来のバイポーラトラ
ンジスタのＥ点からＦ点までの不純物濃度は、図８に示
すように分布している。
コレクタ領域５１は、半導体基板（図示せず）上に形成
され、低濃度Ｎ型（Ｎ- 型）コレクタ領域５２は、高濃
度Ｎ型コレクタ領域５１上に形成されている。次に、Ｐ
型ベース領域５３は、低濃度Ｎ型コレクタ領域５２の表
面に選択的に形成され、Ｎ型エミッタ領域５４は、Ｐ型
ベース領域５３の表面に選択的に形成されている。Ｎ型
エミッタ領域５４を含む表面に絶縁膜５５が形成されて
おり、Ｐ型ベース領域５３及びＮ型エミッタ領域５４の
上の絶縁膜５５が選択的に開口されている。更に、各開
口部を埋め込むようにして、Ｐ型ベース領域５３及びＮ
型エミッタ領域５４上の開口部及びその縁部には、選択
的に夫々ベース電極５７及びエミッタ電極５６が形成さ
れている。このように構成された従来のバイポーラトラ
ンジスタのＥ点からＦ点までの不純物濃度は、図８に示
すように分布している。
【０００７】このように、高濃度Ｎ型コレクタ領域５１
とＰ型ベース領域５３との間の低濃度Ｎ型コレクタ領域
５２の不純物濃度が１立方ｃｍ当り１０の１５乗の５倍
（１×１０15〜５×１０15ｃｍ-3）と低濃度であるた
め、高電流領域では、多量の電子がベース・コレクタ接
合の空乏層内に注入され、その電荷を中和するように、
ベース電極５７から正孔が注入される。そうすると、ベ
ース・コレクタ接合の空乏層の幅が狭くなり、空乏層内
電界が収束する。そして、その正孔が低濃度Ｎ型コレク
タ領域５２まで導入され、Ｐ型ベース領域５３のベース
幅があたかも拡大した状態になる。また、ベース領域に
蓄積される少数キャリアは、ベース幅の２乗に比例して
遅くなるため、ベース領域に蓄積される少数キャリアの
時定数τbが増加する。このため、遮断周波数ｆT が低
下し、バイポーラトランジスタのスイッチングスピード
を大幅に遅らせるという欠点がある。一般的に、この現
象、はカーク（Ｋｉｒｋ）効果と呼ばれている。
とＰ型ベース領域５３との間の低濃度Ｎ型コレクタ領域
５２の不純物濃度が１立方ｃｍ当り１０の１５乗の５倍
（１×１０15〜５×１０15ｃｍ-3）と低濃度であるた
め、高電流領域では、多量の電子がベース・コレクタ接
合の空乏層内に注入され、その電荷を中和するように、
ベース電極５７から正孔が注入される。そうすると、ベ
ース・コレクタ接合の空乏層の幅が狭くなり、空乏層内
電界が収束する。そして、その正孔が低濃度Ｎ型コレク
タ領域５２まで導入され、Ｐ型ベース領域５３のベース
幅があたかも拡大した状態になる。また、ベース領域に
蓄積される少数キャリアは、ベース幅の２乗に比例して
遅くなるため、ベース領域に蓄積される少数キャリアの
時定数τbが増加する。このため、遮断周波数ｆT が低
下し、バイポーラトランジスタのスイッチングスピード
を大幅に遅らせるという欠点がある。一般的に、この現
象、はカーク（Ｋｉｒｋ）効果と呼ばれている。
【０００８】このカーク効果の影響を防止するために、
図９に示すようなバイポーラトランジスタが提案されて
いる。図９に示すように、先ず、半導体基板上に高濃度
Ｎ型コレクタ領域５１を形成する。次に、エピタキシャ
ル成長により高濃度Ｎ型コレクタ領域５１上に低濃度Ｎ
型コクレタ領域５２を成長させる。そして、エミッタ形
成予定領域の直下に、基板表面から高エネルギーで５価
のＮ型不純物、例えばリンをイオン注入し、低濃度Ｎ型
コクレタ領域５２の表面の不純物濃度を局部的に高くし
て中濃度Ｎ型不純物領域５８を形成する。次いで、中濃
度Ｎ型不純物領域５８の上半部を含む低濃度Ｎ型コレク
タ領域５２の表面にＰ型ベース領域５３を選択的に形成
する。更に、中濃度Ｎ型不純物領域５８の直上域のＰ型
ベース領域５３の表面にＮ型エミッタ領域５４を選択的
に形成する。
図９に示すようなバイポーラトランジスタが提案されて
いる。図９に示すように、先ず、半導体基板上に高濃度
Ｎ型コレクタ領域５１を形成する。次に、エピタキシャ
ル成長により高濃度Ｎ型コレクタ領域５１上に低濃度Ｎ
型コクレタ領域５２を成長させる。そして、エミッタ形
成予定領域の直下に、基板表面から高エネルギーで５価
のＮ型不純物、例えばリンをイオン注入し、低濃度Ｎ型
コクレタ領域５２の表面の不純物濃度を局部的に高くし
て中濃度Ｎ型不純物領域５８を形成する。次いで、中濃
度Ｎ型不純物領域５８の上半部を含む低濃度Ｎ型コレク
タ領域５２の表面にＰ型ベース領域５３を選択的に形成
する。更に、中濃度Ｎ型不純物領域５８の直上域のＰ型
ベース領域５３の表面にＮ型エミッタ領域５４を選択的
に形成する。
【０００９】これにより、図９のＧ点からＨ点までの不
純物濃度は、図１０に示すように分布する。このため、
このバイポーラトランジスタを高電流領域において作動
させた場合に、この中濃度Ｎ型不純物領域５８があるた
めに、ベース電極５７から正孔が注入されて発生するＰ
型ベース領域５３の広がりが抑制される。この中濃度Ｎ
型不純物領域５８を有するバイポーラトランジスタは、
前述の如く、基板表面からＮ型の不純物を高エネルギー
でイオン注入することにより製造されている。
純物濃度は、図１０に示すように分布する。このため、
このバイポーラトランジスタを高電流領域において作動
させた場合に、この中濃度Ｎ型不純物領域５８があるた
めに、ベース電極５７から正孔が注入されて発生するＰ
型ベース領域５３の広がりが抑制される。この中濃度Ｎ
型不純物領域５８を有するバイポーラトランジスタは、
前述の如く、基板表面からＮ型の不純物を高エネルギー
でイオン注入することにより製造されている。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た従来のバイポーラトランジスタの製造方法では、半導
体基板の表面から、高エネルギー（２００〜４００ｋｅ
Ｖ）でリン等の５価の不純物をイオン注入するため、活
性領域に大きな結晶の乱れが発生し、この乱れは熱処理
を行なっても回復しない。このため、バイポーラトラン
ジスタにダメージが残り、又は、結晶欠陥が発生し、ベ
ース・コレクタ接合耐圧及びコレクタ・エミッタ耐圧が
劣化してバイポーラトランジスタの信頼性を低下させる
という問題点がある。
た従来のバイポーラトランジスタの製造方法では、半導
体基板の表面から、高エネルギー（２００〜４００ｋｅ
Ｖ）でリン等の５価の不純物をイオン注入するため、活
性領域に大きな結晶の乱れが発生し、この乱れは熱処理
を行なっても回復しない。このため、バイポーラトラン
ジスタにダメージが残り、又は、結晶欠陥が発生し、ベ
ース・コレクタ接合耐圧及びコレクタ・エミッタ耐圧が
劣化してバイポーラトランジスタの信頼性を低下させる
という問題点がある。
【００１１】本発明の目的は、活性領域の結晶の乱れを
生ずることなくベース領域の広がりを抑制してスイッチ
ングスピードを向上させたバイポーラトランジスタの製
造方法を提供することにある。
生ずることなくベース領域の広がりを抑制してスイッチ
ングスピードを向上させたバイポーラトランジスタの製
造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタの製造方法は、半導体基板上に一導電型の高濃
度不純物コレクタ領域を形成する工程と、エピタキシャ
ル成長により前記高濃度不純物コレクタ領域上に一導電
型の低濃度不純物コレクタ領域を形成する工程と、前記
低濃度不純物コレクタ領域上に多結晶シリコン層を堆積
する工程と、前記多結晶シリコン層内に逆導電型の高濃
度不純物を導入する工程と、前記多結晶シリコン層と前
記低濃度不純物コレクタ領域の上部を選択的に順次エッ
チングして除去し開口部を形成する工程と、前記開口部
の前記低濃度不純物コレクタ領域に逆導電型不純物を導
入すると共に熱処理により前記多結晶シリコン層から、
逆導電型不純物を前記低濃度不純物コレクタ領域に拡散
してベース領域を形成する工程と、前記開口部の側面に
のみ側壁部を形成する工程と、前記側壁部をマスクとし
て前記ベース領域の表面に一導電型不純物を導入しエミ
ッタ領域を形成する工程とを含んで構成される。
ンジスタの製造方法は、半導体基板上に一導電型の高濃
度不純物コレクタ領域を形成する工程と、エピタキシャ
ル成長により前記高濃度不純物コレクタ領域上に一導電
型の低濃度不純物コレクタ領域を形成する工程と、前記
低濃度不純物コレクタ領域上に多結晶シリコン層を堆積
する工程と、前記多結晶シリコン層内に逆導電型の高濃
度不純物を導入する工程と、前記多結晶シリコン層と前
記低濃度不純物コレクタ領域の上部を選択的に順次エッ
チングして除去し開口部を形成する工程と、前記開口部
の前記低濃度不純物コレクタ領域に逆導電型不純物を導
入すると共に熱処理により前記多結晶シリコン層から、
逆導電型不純物を前記低濃度不純物コレクタ領域に拡散
してベース領域を形成する工程と、前記開口部の側面に
のみ側壁部を形成する工程と、前記側壁部をマスクとし
て前記ベース領域の表面に一導電型不純物を導入しエミ
ッタ領域を形成する工程とを含んで構成される。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１４】図１乃至図３は本発明の一実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
【００１５】まず、図１（ａ）に示すように、半導体基
板（図示せず）の上にアンチモンやヒ素を不純物とする
高濃度Ｎ型コレクタ領域１を形成する。次に、エピタキ
シャル成長法により高濃度Ｎ型コレクタ領域１の上に低
濃度Ｎ型コレクタ領域２を１μｍの厚さに形成する。
板（図示せず）の上にアンチモンやヒ素を不純物とする
高濃度Ｎ型コレクタ領域１を形成する。次に、エピタキ
シャル成長法により高濃度Ｎ型コレクタ領域１の上に低
濃度Ｎ型コレクタ領域２を１μｍの厚さに形成する。
【００１６】次に、図１（ｂ）に示すように、ＣＶＤ法
により低濃度Ｎ型コレクタ領域２の上に多結晶シリコン
層３を堆積し、ホウ素のようなＰ型不純物を高濃度に多
結晶シリコン層３内に導入する。この場合、多結晶シリ
コン層３の成長中にＰ型不純物を導入しても良いし、多
結晶シリコン層３を堆積した後、イオン注入法や拡散法
により導入しても良い。次に、熱酸化法又はＣＶＤ法に
より第１の絶縁膜４を０．２〜０．３μｍの厚さに形成
する。
により低濃度Ｎ型コレクタ領域２の上に多結晶シリコン
層３を堆積し、ホウ素のようなＰ型不純物を高濃度に多
結晶シリコン層３内に導入する。この場合、多結晶シリ
コン層３の成長中にＰ型不純物を導入しても良いし、多
結晶シリコン層３を堆積した後、イオン注入法や拡散法
により導入しても良い。次に、熱酸化法又はＣＶＤ法に
より第１の絶縁膜４を０．２〜０．３μｍの厚さに形成
する。
【００１７】次に、図１（ｃ）に示すように、絶縁膜
４，Ｐ型多結晶シリコン層３及び、低濃度Ｎ型コレクタ
領域２の上部を選択的に順次エッチングして除去し、開
口部５を形成する。このとき、リアクティブ・イオン・
エッチ（以下ＲＩＥと記す）法によりフォトレジスト膜
をマスクとして、最初に絶縁膜４をエッチングし、その
後、ガス種をＳＦ6 系のガスに変更してＰ型多結晶シリ
コン層３と、低濃度Ｎ型コレクタ領域２の上部を順次エ
ッチングし、低濃度Ｎ型コレクタ領域２の上面から０．
３〜０．５μｍの深さを有する開口部５を形成する。
４，Ｐ型多結晶シリコン層３及び、低濃度Ｎ型コレクタ
領域２の上部を選択的に順次エッチングして除去し、開
口部５を形成する。このとき、リアクティブ・イオン・
エッチ（以下ＲＩＥと記す）法によりフォトレジスト膜
をマスクとして、最初に絶縁膜４をエッチングし、その
後、ガス種をＳＦ6 系のガスに変更してＰ型多結晶シリ
コン層３と、低濃度Ｎ型コレクタ領域２の上部を順次エ
ッチングし、低濃度Ｎ型コレクタ領域２の上面から０．
３〜０．５μｍの深さを有する開口部５を形成する。
【００１８】次に、図１（ｄ）に示すように、拡散又は
イオン注入法により、ホウ素のようなＰ型不純物を絶縁
膜４をマスクとして開口部５の低濃度Ｎ型コレクタ領域
２に導入する。ここで、開口部５の低濃度Ｎ型コレクタ
領域２の表面及び露出している高濃度Ｐ型の多結晶シリ
コン層３の表面に５０ｎｍの厚さの酸化シリコン膜を形
成してから、イオン注入法でＰ型不純物を導入しても良
い。次に、熱処理を行なうことにより、高濃度Ｐ型の多
結晶シリコン層３から低濃度Ｎ型コレクタ領域２にＰ型
不純物を拡散してＰ型ベース領域６を形成し、開口部５
から導入したＰ型不純物を所望の深さに拡散してＰ型活
性ベース領域６ａを形成する。
イオン注入法により、ホウ素のようなＰ型不純物を絶縁
膜４をマスクとして開口部５の低濃度Ｎ型コレクタ領域
２に導入する。ここで、開口部５の低濃度Ｎ型コレクタ
領域２の表面及び露出している高濃度Ｐ型の多結晶シリ
コン層３の表面に５０ｎｍの厚さの酸化シリコン膜を形
成してから、イオン注入法でＰ型不純物を導入しても良
い。次に、熱処理を行なうことにより、高濃度Ｐ型の多
結晶シリコン層３から低濃度Ｎ型コレクタ領域２にＰ型
不純物を拡散してＰ型ベース領域６を形成し、開口部５
から導入したＰ型不純物を所望の深さに拡散してＰ型活
性ベース領域６ａを形成する。
【００１９】次に、図２（ａ）に示すように、開口部５
を含む表面にＣＶＤ法により第２の絶縁膜７を堆積す
る。
を含む表面にＣＶＤ法により第２の絶縁膜７を堆積す
る。
【００２０】次に、図２（ｂ）に示すように、ＲＩＥ法
により全面をエッチバックして開口部５の側面にのみ絶
縁膜７を残して側壁部７ａを形成する。ここで、絶縁膜
４の構造を下層から酸化シリコン膜，多結晶シリコン
層，窒化シリコン膜の３層構造として、前工程の低濃度
Ｎ型コレクタ領域２をエッチングするときのストッパと
して窒化シリコン膜を用い、絶縁膜７を全面エッチする
ときのストッパとして２層目の多結晶シリコン層を用い
ることができる。
により全面をエッチバックして開口部５の側面にのみ絶
縁膜７を残して側壁部７ａを形成する。ここで、絶縁膜
４の構造を下層から酸化シリコン膜，多結晶シリコン
層，窒化シリコン膜の３層構造として、前工程の低濃度
Ｎ型コレクタ領域２をエッチングするときのストッパと
して窒化シリコン膜を用い、絶縁膜７を全面エッチする
ときのストッパとして２層目の多結晶シリコン層を用い
ることができる。
【００２１】次に、図２（ｃ）に示すように、開口部５
を含む表面にＣＶＤ法により、多結晶シリコン層８を堆
積し、イオン注入法によりヒ素やアンチモン等のＮ型不
純物を多結晶シリコン層８に導入する。次に、熱処理を
行ない多結晶シリコン層８よりＰ型活性ベース領域６ａ
の表面に不純物を拡散してＮ型エミッタ領域９を形成す
る。
を含む表面にＣＶＤ法により、多結晶シリコン層８を堆
積し、イオン注入法によりヒ素やアンチモン等のＮ型不
純物を多結晶シリコン層８に導入する。次に、熱処理を
行ない多結晶シリコン層８よりＰ型活性ベース領域６ａ
の表面に不純物を拡散してＮ型エミッタ領域９を形成す
る。
【００２２】次に、図３に示すように、多結晶シリコン
層８の上にアルミニウム層を堆積し、アルミニウム層及
び多結晶シリコン層８を選択的にエッチングしてエミッ
タ電極１０を形成する。
層８の上にアルミニウム層を堆積し、アルミニウム層及
び多結晶シリコン層８を選択的にエッチングしてエミッ
タ電極１０を形成する。
【００２３】本実施例においては、エミッタ形成領域の
低濃度Ｎ型コレクタ領域２の一部を上面からエッチング
し、その部分にＰ型活性層ベース領域６ａ及びＮ型エミ
ッタ領域９を形成するため、高濃度Ｎ型コレクタ領域１
から低濃度Ｎ型コレクタ領域２内にせり上った不純物が
高濃度Ｎ型コレクタ領域１から濃度勾配を有する遷移領
域に配置されることになる。このように、Ｎ型エミッタ
領域９直下域に濃度勾配を有する遷移領域を配置するこ
とにより、バイポーラトランジスタのスイッチングスピ
ードを向上させることができる。この場合に、濃度勾配
を有する遷移領域は、Ｎ型エミッタ領域９の直下域だけ
に形成されているため、コレクタ・ベース接合容量を殆
ど増加させることなく遮断周波数ｆT を向上させること
ができる。
低濃度Ｎ型コレクタ領域２の一部を上面からエッチング
し、その部分にＰ型活性層ベース領域６ａ及びＮ型エミ
ッタ領域９を形成するため、高濃度Ｎ型コレクタ領域１
から低濃度Ｎ型コレクタ領域２内にせり上った不純物が
高濃度Ｎ型コレクタ領域１から濃度勾配を有する遷移領
域に配置されることになる。このように、Ｎ型エミッタ
領域９直下域に濃度勾配を有する遷移領域を配置するこ
とにより、バイポーラトランジスタのスイッチングスピ
ードを向上させることができる。この場合に、濃度勾配
を有する遷移領域は、Ｎ型エミッタ領域９の直下域だけ
に形成されているため、コレクタ・ベース接合容量を殆
ど増加させることなく遮断周波数ｆT を向上させること
ができる。
【００２４】図４は、図３のＡ点からＢ点までの不純物
濃度分布を示す図、図５は図３のＣ点からＤ点までの不
純物濃度分布を示す図である。
濃度分布を示す図、図５は図３のＣ点からＤ点までの不
純物濃度分布を示す図である。
【００２５】図５に示すように、周辺ベース領域の直下
域において、Ｐ型ベース領域６と高濃度Ｎ型コレクタ領
域１との間の低濃度Ｎ型コレクタ領域２は高濃度Ｎ型コ
レクタ領域１からの濃度勾配で不純物濃度が十分減少し
きって、均一な不純物濃度にいたるまでの領域となって
いる。
域において、Ｐ型ベース領域６と高濃度Ｎ型コレクタ領
域１との間の低濃度Ｎ型コレクタ領域２は高濃度Ｎ型コ
レクタ領域１からの濃度勾配で不純物濃度が十分減少し
きって、均一な不純物濃度にいたるまでの領域となって
いる。
【００２６】一方、図４に示すようにエミッタ電極１０
の直下域において、低濃度Ｎ型コレクタ領域２の一部を
表面からエッチング除去しているため、Ｐ型ベース領域
６ａと高濃度Ｎ型コレクタ領域１との間の低濃度Ｎ型コ
レクタ領域２は、高濃度Ｎ型コレクタ領域１からの濃度
勾配で不純物濃度が減少している傾斜領域にある。通
常、Ｐ型活性ベース領域６ａに接合する低濃度Ｎ型コレ
クタ領域２の濃度はカーク効果によるスピードアップと
コレクタ・ベース接合容量の増加によるスピードダウン
を考慮して、１立方ｃｍ当り１０の１６乗〜１０の１７
乗が望ましい。
の直下域において、低濃度Ｎ型コレクタ領域２の一部を
表面からエッチング除去しているため、Ｐ型ベース領域
６ａと高濃度Ｎ型コレクタ領域１との間の低濃度Ｎ型コ
レクタ領域２は、高濃度Ｎ型コレクタ領域１からの濃度
勾配で不純物濃度が減少している傾斜領域にある。通
常、Ｐ型活性ベース領域６ａに接合する低濃度Ｎ型コレ
クタ領域２の濃度はカーク効果によるスピードアップと
コレクタ・ベース接合容量の増加によるスピードダウン
を考慮して、１立方ｃｍ当り１０の１６乗〜１０の１７
乗が望ましい。
【００２７】図６は、従来のバイポーラトランジスタと
本発明のバイポーラトランジスタのコレクタ電流Ｉc と
遮断周波数ｆT との関係を示す特性図である。
本発明のバイポーラトランジスタのコレクタ電流Ｉc と
遮断周波数ｆT との関係を示す特性図である。
【００２８】図６に示すように、本発明の実施例による
特性曲線Ｂは従来例の特性曲線Ａに対してバイポーラト
ランジスタの遮断周波数ｆT が高電流側において、高く
なっており、スイッチングスピードが向上していること
が分る。
特性曲線Ｂは従来例の特性曲線Ａに対してバイポーラト
ランジスタの遮断周波数ｆT が高電流側において、高く
なっており、スイッチングスピードが向上していること
が分る。
【００２９】
【発明の効果】以上説明したように本発明は、エミッタ
形成領域の低濃度コレクタ領域をエッチング除去して自
己整合的に活性ベース領域及びエミッタ領域を形成する
ことにより、活性領域の結晶の乱れを生ずることなく活
性ベース領域を高濃度コレクタ領域から濃度勾配を有す
る遷移領域に配置することができるため、高電流域にお
けるベース領域の広がりを抑制して、スイッチングスピ
ードを向上させたバイポーラトランジスタを製造するこ
とができるという効果を有する。
形成領域の低濃度コレクタ領域をエッチング除去して自
己整合的に活性ベース領域及びエミッタ領域を形成する
ことにより、活性領域の結晶の乱れを生ずることなく活
性ベース領域を高濃度コレクタ領域から濃度勾配を有す
る遷移領域に配置することができるため、高電流域にお
けるベース領域の広がりを抑制して、スイッチングスピ
ードを向上させたバイポーラトランジスタを製造するこ
とができるという効果を有する。
【図１】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図２】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図３】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図４】図３のＡ点からＢ点までの不純物濃度分布を示
す図である。
す図である。
【図５】図３のＣ点からＤ点までの不純物濃度分布を示
する図である。
する図である。
【図６】従来のバイポーラトランジスタと本発明のバイ
ポーラトランジスタのコレクタ電流と遮断周波数との関
係を示す特性図である。
ポーラトランジスタのコレクタ電流と遮断周波数との関
係を示す特性図である。
【図７】従来のバイポーラトランジスタの第１の例を示
す半導体チップの断面図である。
す半導体チップの断面図である。
【図８】図７のＥ点からＦ点までの不純物濃度分布を示
す図である。
す図である。
【図９】従来のバイポーラトランジスタの第２の例を示
す半導体チップの断面図である。
す半導体チップの断面図である。
【図１０】図９のＧ点からＨ点までの不純物濃度分布を
示す図である。
示す図である。
１ 高濃度Ｎ型コレクタ領域 ２ 低濃度Ｎ型コレクタ領域 ３ 多結晶シリコン層 ４ 絶縁膜 ５ 開口部 ６ Ｐ型ベース領域 ６ａ Ｐ型活性ベース領域 ７ 絶縁膜 ７ａ 側壁部 ８ 多結晶シリコン層 ９ Ｎ型エミッタ領域 １０ エミッタ電極
【手続補正書】
【提出日】平成６年１月２６日
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
Claims (1)
- 【請求項１】 半導体基板上に一導電型の高濃度不純物
コレクタ領域を形成する工程と、エピタキシャル成長に
より前記高濃度不純物コレクタ領域上に一導電型の低濃
度不純物コレクタ領域を形成する工程と、前記低濃度不
純物コレクタ領域上に多結晶シリコン層を堆積する工程
と、前記多結晶シリコン層内に逆導電型の高濃度不純物
を導入する工程と、前記多結晶シリコン層と前記低濃度
不純物コレクタ領域の上部を選択的に順次エッチングし
て除去し開口部を形成する工程と、前記開口部の前記低
濃度不純物コレクタ領域に逆導電型不純物を導入すると
共に熱処理により前記多結晶シリコン層から逆導電型不
純物を前記低濃度不純物コレクタ領域に拡散してベース
領域を形成する工程と、前記開口部の側面にのみ側壁部
を形成する工程と、前記側壁部をマスクとして前記ベー
ス領域の表面に一導電型不純物を導入してエミッタ領域
を形成する工程とを含むことを特徴とするバイポーラト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006139A JP2646856B2 (ja) | 1991-01-23 | 1991-01-23 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006139A JP2646856B2 (ja) | 1991-01-23 | 1991-01-23 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06295918A true JPH06295918A (ja) | 1994-10-21 |
| JP2646856B2 JP2646856B2 (ja) | 1997-08-27 |
Family
ID=11630179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006139A Expired - Lifetime JP2646856B2 (ja) | 1991-01-23 | 1991-01-23 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646856B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428959A (en) * | 1987-07-24 | 1989-01-31 | Sony Corp | Manufacture of bipolar transistor |
-
1991
- 1991-01-23 JP JP3006139A patent/JP2646856B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428959A (en) * | 1987-07-24 | 1989-01-31 | Sony Corp | Manufacture of bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2646856B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
| JP2000031155A (ja) | 低雑音たて形バイポ―ラトランジスタとその製造方法 | |
| JPH11354537A (ja) | エピタキシャルベ―スをもつたて形バイポ―ラトランジスタの真性コレクタの選択ド―ピングを行う方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| US6642096B2 (en) | Bipolar transistor manufacturing | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JP2646856B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JP2646872B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2728433B2 (ja) | 半導体装置の製造方法 | |
| JP2974442B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPH079929B2 (ja) | 集積回路の製造方法 | |
| JP3206514B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11260829A (ja) | 半導体装置及びその製造方法 | |
| JPH0744185B2 (ja) | 半導体装置及びその製造方法 | |
| JP2977342B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPH06252158A (ja) | 半導体装置 | |
| JPH022629A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPH05206390A (ja) | Ｉ２ｌゲートを備えた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970408 |