JPH03227023A - バイポーラ・トランジスタの製造方法 - Google Patents
バイポーラ・トランジスタの製造方法Info
- Publication number
- JPH03227023A JPH03227023A JP2349290A JP2349290A JPH03227023A JP H03227023 A JPH03227023 A JP H03227023A JP 2349290 A JP2349290 A JP 2349290A JP 2349290 A JP2349290 A JP 2349290A JP H03227023 A JPH03227023 A JP H03227023A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- type
- base layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 229910008310 Si—Ge Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- 238000011109 contamination Methods 0.000 abstract description 6
- 238000004140 cleaning Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract 2
- 229960002050 hydrofluoric acid Drugs 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バイポーラ・トランジスタの製造方法に関し
、特にベース領域をMBE装置(分子線エピタキシャル
成長装置)で形成するトランジスタの製造方法に関する
。
、特にベース領域をMBE装置(分子線エピタキシャル
成長装置)で形成するトランジスタの製造方法に関する
。
この種のバイポーラ・トランジスタは、従来例かほとん
ど無く、その製法も公知となっているものが少ない。特
に、シリコン基板を用い、ベース領域にS 1−Ge混
晶膜を使用する、いわゆるシリコン・ヘテロ・バイポー
ラ・トランジスタの場合、その製法に関するデータはほ
とんど皆無である。
ど無く、その製法も公知となっているものが少ない。特
に、シリコン基板を用い、ベース領域にS 1−Ge混
晶膜を使用する、いわゆるシリコン・ヘテロ・バイポー
ラ・トランジスタの場合、その製法に関するデータはほ
とんど皆無である。
しかし、特にMBE装置を用いてSi−−Ge混晶膜を
エピタキシャル成長させ、それをベース層として用いる
ヘテロ・バイポーラ・トランジスタの場合、S 1−G
e混晶がSi基板の一般的な洗浄液であるH20 H
202NHa OH液にてエツチングされるという重大
な難点がある。
エピタキシャル成長させ、それをベース層として用いる
ヘテロ・バイポーラ・トランジスタの場合、S 1−G
e混晶がSi基板の一般的な洗浄液であるH20 H
202NHa OH液にてエツチングされるという重大
な難点がある。
従って、S 1−Ge混晶膜を成長した後の洗浄として
は、特にSi基板と共通の洗浄液を用いられなかったた
め汚染等による歩留低下がまぬがれない。
は、特にSi基板と共通の洗浄液を用いられなかったた
め汚染等による歩留低下がまぬがれない。
また、MBE装置を用いてSiエピタキシャル膜をベー
ス層として形成する場合には上述のような重大な難点は
ないが、ベース層成長後の汚染はできるたけ少なくしな
ければならない。
ス層として形成する場合には上述のような重大な難点は
ないが、ベース層成長後の汚染はできるたけ少なくしな
ければならない。
本発明のバイポーラ・トランジスタの製造方法は、n(
又はp)型の半導体基板面上に、分子線エピタキシャル
成長法によりp(又はn)型のベース層を形成する工程
と、前記分子線エピタキシャル成長を行なう装置内で前
記ベース層上に絶縁膜を被着する工程とを含むというも
のである。
又はp)型の半導体基板面上に、分子線エピタキシャル
成長法によりp(又はn)型のベース層を形成する工程
と、前記分子線エピタキシャル成長を行なう装置内で前
記ベース層上に絶縁膜を被着する工程とを含むというも
のである。
次に、本発明について図面を参照して説明する。
第1図(a)〜(f>は、本発明の一実施例を説明する
ため工程順に示す半導体チップの縦断面図である。
ため工程順に示す半導体チップの縦断面図である。
まず、第1図(a)に示すようにn+型のシリコン基板
lにn−型のSiエピタキシャルM2を成長し、その後
選択酸化法によりフィールド酸化膜3を形成し、このフ
ィールド酸化膜で囲まれた領域の一部酸化膜をエツチン
グ除去し、開口部4を形成する。
lにn−型のSiエピタキシャルM2を成長し、その後
選択酸化法によりフィールド酸化膜3を形成し、このフ
ィールド酸化膜で囲まれた領域の一部酸化膜をエツチン
グ除去し、開口部4を形成する。
次に、第1図(b)に示すように、このような状態の基
板を希釈弗酸液で処理した後、MBE装置内に入れ、ボ
ロンを含むp型のSio。
板を希釈弗酸液で処理した後、MBE装置内に入れ、ボ
ロンを含むp型のSio。
G e O,、混晶膜5を厚さ10〜50nm成長させ
、続いて、酸化シリコン膜6を厚さ10nm成長する。
、続いて、酸化シリコン膜6を厚さ10nm成長する。
Si、)、gGe(、、、混晶膜はSi、Geのセルを
それぞれ加熱し、同時蒸着することにより形成する。又
、酸化シリコン膜6は、電子ビーム蒸着法又は02雰囲
気内でSiのセルを加熱蒸着することにより形成する。
それぞれ加熱し、同時蒸着することにより形成する。又
、酸化シリコン膜6は、電子ビーム蒸着法又は02雰囲
気内でSiのセルを加熱蒸着することにより形成する。
続いて、第1図(C)に示すように、フォトレジストを
マスクとして酸化シリコン膜6.Si、)。
マスクとして酸化シリコン膜6.Si、)。
G e O,1混晶膜6をエツチングによりパターニン
グする。
グする。
次に第1図(d)に示すように窒化シリコン膜7を厚さ
10nm成長したのち、第1図(e)に示すように、エ
ミッタ、ベースコンタクト用開口部を開け、エミッタ部
にn型不純物(例えばヒ素)を含むポリシリコン膜8を
形成する。
10nm成長したのち、第1図(e)に示すように、エ
ミッタ、ベースコンタクト用開口部を開け、エミッタ部
にn型不純物(例えばヒ素)を含むポリシリコン膜8を
形成する。
このあと、第1図(f)に示すように、ベース電極9B
、エミッタ電極9Eを形成することにより、n−p−n
型トランジスタが形成される。
、エミッタ電極9Eを形成することにより、n−p−n
型トランジスタが形成される。
S 1−Ge混晶膜を形成後、真空を破らずに、引続い
て酸化シリコン膜を形成してS i −Ge混晶膜を保
護したのち大気中に取り出すのでベース層表面の汚染は
ほとんどない。又、窒化シリコン膜で全体を被覆したの
ち、ベース層表面を局所的に露出させるので、その部分
の洗浄は可能である。
て酸化シリコン膜を形成してS i −Ge混晶膜を保
護したのち大気中に取り出すのでベース層表面の汚染は
ほとんどない。又、窒化シリコン膜で全体を被覆したの
ち、ベース層表面を局所的に露出させるので、その部分
の洗浄は可能である。
S 1−Ge混晶膜の代りにSiエピタキシャル膜を形
成することもできる。この場合は、熱酸化等により表面
を酸化シリコン膜で保護することは可能であるが、その
ような方法によるのに比較して、MBE成長後、同−真
空内で酸化シリコン膜で保護する方が、ベース層汚染の
機会が少なくなる。
成することもできる。この場合は、熱酸化等により表面
を酸化シリコン膜で保護することは可能であるが、その
ような方法によるのに比較して、MBE成長後、同−真
空内で酸化シリコン膜で保護する方が、ベース層汚染の
機会が少なくなる。
以上説明したように、本発明はバイポーラ・トランジス
タのベース層をMBE製造でエピタキシャル成長した後
、同−真空内で連続して酸化シリコン膜等の絶縁膜を形
成してベース層を保護することにより、ベース層の汚染
や洗浄時のエツチングやられを防止することができ、バ
イポーラ・トランジスタの歩留を大幅に向上することが
できるという効果がある。
タのベース層をMBE製造でエピタキシャル成長した後
、同−真空内で連続して酸化シリコン膜等の絶縁膜を形
成してベース層を保護することにより、ベース層の汚染
や洗浄時のエツチングやられを防止することができ、バ
イポーラ・トランジスタの歩留を大幅に向上することが
できるという効果がある。
第1図(a)〜(f)は本発明の一実施例を説明するた
め工程順に示す半導体チップの縦断面図である。 l・・・シリコン基板、2・・・Siエピタキシャル膜
、3・・・フィールド酸化膜、4・・・開口部、5・・
・S i O,9Ge□、1混晶膜、6・・・酸化シリ
コン膜、7・・・窒化シリコン膜、8・・・ポリシリコ
ン膜、9B・・・ベース電極、9E・・・エミッタ電極
。
め工程順に示す半導体チップの縦断面図である。 l・・・シリコン基板、2・・・Siエピタキシャル膜
、3・・・フィールド酸化膜、4・・・開口部、5・・
・S i O,9Ge□、1混晶膜、6・・・酸化シリ
コン膜、7・・・窒化シリコン膜、8・・・ポリシリコ
ン膜、9B・・・ベース電極、9E・・・エミッタ電極
。
Claims (1)
- 【特許請求の範囲】 1、n(又はp)型の半導体基板面上に、分子線エピタ
キシャル成長法によりp(又はn)型のベース層を形成
する工程と、前記分子線エピタキシャル成長を行なう装
置内で前記ベース層上に絶縁膜を被着する工程とを含む
ことを特徴とするバイポーラ・トランジスタの製造方法
。 2、半導体基板はSiであり、ベース層はSi−Ge混
晶膜である請求項1記載のバイポーラ・トランジスタの
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2349290A JPH03227023A (ja) | 1990-01-31 | 1990-01-31 | バイポーラ・トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2349290A JPH03227023A (ja) | 1990-01-31 | 1990-01-31 | バイポーラ・トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03227023A true JPH03227023A (ja) | 1991-10-08 |
Family
ID=12112005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2349290A Pending JPH03227023A (ja) | 1990-01-31 | 1990-01-31 | バイポーラ・トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03227023A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897227A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
KR100358307B1 (ko) * | 2001-01-10 | 2002-10-25 | 주식회사 케이이씨 | 이종접합 바이폴라 소자 |
KR100361697B1 (ko) * | 2001-01-10 | 2002-11-23 | 주식회사 케이이씨 | 이종접합 바이폴라 소자 및 그 제조방법 |
-
1990
- 1990-01-31 JP JP2349290A patent/JPH03227023A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897227A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
KR100358307B1 (ko) * | 2001-01-10 | 2002-10-25 | 주식회사 케이이씨 | 이종접합 바이폴라 소자 |
KR100361697B1 (ko) * | 2001-01-10 | 2002-11-23 | 주식회사 케이이씨 | 이종접합 바이폴라 소자 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6597057B2 (en) | Epitaxial growth in a silicon-germanium semiconductor device with reduced contamination | |
JP2599550B2 (ja) | 横型バイポーラ・トランジスタの製造方法 | |
JPH06507274A (ja) | 準安定第15族合金の酸化物および窒化物および第15族元素の窒化物およびそれらから形成された半導体装置 | |
JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
US6580104B1 (en) | Elimination of contaminants prior to epitaxy and related structure | |
EP0076106B1 (en) | Method for producing a bipolar transistor | |
JP2003045802A (ja) | 構造選択エピタキシヤル成長技術および選択シリコンエッチング技術を用いた単結晶シリコンパターン形成方法 | |
JPH0729823A (ja) | 半導体装置の製造方法 | |
JP3329762B2 (ja) | 半導体装置の製造方法 | |
JPH03227023A (ja) | バイポーラ・トランジスタの製造方法 | |
JPS63174366A (ja) | 半導体装置の製造方法 | |
JP3409618B2 (ja) | 半導体装置の製造方法 | |
JP2000021778A (ja) | エピタキシャル成長方法 | |
JP2618921B2 (ja) | 半導体装置の製造方法 | |
JP2000100931A (ja) | 半導体装置及びその製造方法 | |
JPH05211158A (ja) | 半導体装置およびその製造方法 | |
JPH07142505A (ja) | 半導体装置の製造方法 | |
JPH0330293B2 (ja) | ||
JPH0226061A (ja) | 半導体集積回路の製造方法 | |
JPH0335528A (ja) | 半導体装置の製造方法 | |
JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
JPH02268440A (ja) | 半導体装置の製造方法 | |
JP2003017601A (ja) | 半導体装置の製造方法 |