KR100358307B1 - 이종접합 바이폴라 소자 - Google Patents
이종접합 바이폴라 소자 Download PDFInfo
- Publication number
- KR100358307B1 KR100358307B1 KR1020010001286A KR20010001286A KR100358307B1 KR 100358307 B1 KR100358307 B1 KR 100358307B1 KR 1020010001286 A KR1020010001286 A KR 1020010001286A KR 20010001286 A KR20010001286 A KR 20010001286A KR 100358307 B1 KR100358307 B1 KR 100358307B1
- Authority
- KR
- South Korea
- Prior art keywords
- base
- field oxide
- emitter
- metal electrode
- epitaxial layer
- Prior art date
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 description 25
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
베이스와 금속전극 간의 접촉이 액티브영역에 성장된 필드산화막 상에서 이루어지도록 소자 구조를 변경하므로써, 베이스와 켈렉터간의 접촉 면적을 줄이고, 소자의 동작속도를 개선할 수 있도록 한 HBT(Hetero-Bipolar Transistor) 소자가 개시된다.
이를 위하여 본 발명에서는, 반도체 기판 상에 성장된 에피택셜층과, 상기 에피택셜층 상의 소자분리영역에 형성된 제 1 필드산화막과, 상기 에피택셜층 상의 액티브영역에 형성된 다수의 제 2 필드산화막과, 상기 결과물 상에 형성된 SiGe 재질의 베이스와, 상기 액티브영역 상의 상기 베이스 위에 형성된 도전막(불순물이 도핑된 폴리실리콘) 재질의 에미터와, 상기 에미터에 개별 접속된 제 1 금속전극 및 상기 제 1 및 제 2 필드 산화막 상의 상기 베이스에 개별 접속된 제 2 금속전극을 포함하는 HBT 소자가 제공된다.
Description
본 발명은 실리콘 게르마늄(SiGe라 한다) 박막을 베이스로 하는 이종접합 바이폴라 트랜지스터(HBT:Hetero-Bipolar Transistor)의 동작속도를 개선할 수 있도록 한 HBT 소자에 관한 것이다.
실리콘(Si) 바이폴라 트랜지스터를 주축으로 한 Si 고속 소자의 단위소자 개발은 현재 최대 30ＧＨｚ의 동작속도를 가지는 수준까지 기술 개발이 이루어진 상태이다.
이와 같이 Si 바이폴라 소자의 동작속도를 30ＧＨｚ 수준으로 가져가기 위해서는 통상, 0.8㎛의 사진식각(lithogrphy) 기술을 적용하여 0.45㎛의 자기정렬된 에미터 폭을 구현하는 방식으로 소자를 제조해 주어야 하는데, 이 경우 공정의 CD(Critical Dimension) 제어에 한계가 뒤따를 뿐 아니라 공정의 난이도 또한 매우 커지게 된다. 게다가, 이온주입공정에 의해 베이스 폭이 조절되므로 베이스 두께를 0.1㎛ 이하로 형성하는 것이 불가능하고 에미터를 초미세 패턴으로 형성하기가 어려워, 이를 적용해서는 더 이상의 동작속도 향상을 기대할 수 없다는 문제가 발생된다.
이를 개선하고자 최근에는 공정 난이도를 낮추고 동작속도를 개선할 목적으로 SiGe 박막을 베이스로 적용하여 바이폴라 트랜지스터 설계를 이루는 일명, SiGe HBT 소자 제조 기술이 제안된 바 있다.
상기 기술은 기존의 실리콘 공정을 대부분 그대로 사용하되, 단지 베이스를 결정 성장법을 이용하여 실리콘보다 에너지 밴드 갭이 작은 SiGe 재질로 형성하고 있다는 점에서만 차이를 지닌다. 도 1에는 상기 기술에서 소개된 SiGe HBT 소자 구조를 도시한 단면도가 제시되어 있다.
도 1의 단면도에 의하면, 종래의 SiGe HBT 소자는 N형 반도체 기판(10) 상에는 소정 두께의 N형 에피택셜층(12)이 성장되고, 상기 에피택셜층(12) 상의 소자분리영역에는 필드산화막(14)이 형성되며, 상기 에피택셜층(12) 상의 액티브영역에는 SiGe 박막 구조의 베이스(16)가 형성되고, 상기 베이스(16) 상에는 N형 불순물(예컨대, As)이 도핑된 폴리실리콘 재질의 에미터(18)가 서로 소정 간격 이격되도록배치되며, 상기 결과물 상에는 산화막 재질의 절연막(20)이 형성되고, 상기 절연막(20)을 관통해서는 에미터(18)에 접속되는 제 1 금속전극(에미터 전극)(22a)과 베이스(16)에 접속되는 제 2 금속전극(베이스 전극)(22b)이 각각 개별적으로 형성되어 있는 구조로 이루어져 있음을 알 수 있다.
따라서, 상기 구조의 SiGe HBT 소자는 다음의 제 3 단계 공정을 거쳐 제조된다. 이를 도 2a 내지 도 2c에 제시된 공정순서도를 참조하여 살펴보면 다음과 같다.
제 1 단계로서, 도 2a와 같이 N형 반도체 기판(10) 상에 소정 두께의 N형 에피택셜층(12)을 형성하고, 로커스(LOCOS) 공정으로 기판 상의 소자분리영역에만 선택적으로 필드산화막(14)을 형성하여 액티브영역을 정의한 다음, 그 위에 SiGe 재질의 베이스(16)를 형성한다.
제 2 단계로서, 도 2b와 같이 N형 불순물(As)이 도핑된 폴리실리콘막 증착 및 이의 식각 공정을 거쳐 상기 베이스(16) 위에 서로 소정 간격 이격되도록 복수의 에미터(18)를 형성한다.
제 3 단계로서, 도 2c와 같이 상기 결과물 상에 산화막 재질의 절연막(20)을 형성한 후, "에미터(18)-에미터(18)" 간의 베이스(16) 표면과 "로커스 산화막(14)-에미터(18)" 간의 베이스(16) 표면 및 에미터(18)의 상면이 각각 소정 부분 노출되도록 이를 선택식각한 다음, 금속막 증착 및 이의 식각공정을 거쳐 에미터(18) 상면과 접하는 제 1 금속전극(22a)과 베이스(16) 표면과 접하는 제 2 금속전극(22b)을 각각 형성하므로써, 본 공정 진행을 완료한다. 그 결과, 도 1에 제시된 구조의SiGe HBT 소자가 완성된다.
이와 같이 SiGe HBT 소자를 설계할 경우, ① 베이스가 이온주입 공정이 아닌 결정 성장법에 의해 형성되므로 베이스 두께를 0.02㎛까지 조절 가능하고, ② Si보다 에너지 밴드 갭이 작은 SiGe를 베이스 박막으로 사용할 뿐 아니라 Ge 함량과 그 분포 프로파일을 임의로 조작하는 방식으로 간단히 소자의 전류이득과 동작속도는 향상시키고 동작 전류는 감소시킬 수 있으므로 저전력화가 가능하며, ③ 1㎛의 사진식각 기술로 1㎛의 자기정렬된 에미터 폭을 형성하여 동작속도를 60ＧＨｚ 이상까지 구현하므로 공정의 난이도 측면에서 매우 유리하다는 잇점이 있다.
그러나 상기와 같이 소자 설계를 이룰 경우 역시 소자의 동작속도 개선이라는 측면에서는 다음과 같은 한계가 발생된다.
SiGe HBT 소자의 속도 특성을 나타내는 차단주파수(fT:Cutoff Frequency)는 일반적으로 아래의 식(1)과 같이 표현된다.
fT= 1/(2π·τec)(at τec= τE+ τB+ τC+ τ'C)--------식(1)
여기서, τec는 소자의 속도 특성을 결정하는 인자(factor)로서 전자가 에미터(E)에서 컬렉터(C)까지 통과하는데 걸리는 시간(trnsit time)을 나타내고, τE는 에미터 통과 시간을, τB는 베이스 통과 시간을, τC는 에미터-베이스의 충방전 시간을 그리고 τ'C는 베이스-컬렉터의 충방전 시간을 각각 나타낸다. 이때, 베이스-컬렉터의 충방전 시간(τ'C)은 베이스 컬렉터 간의 접합 용량의 함수로 나타나므로베이스-컬렉터의 접합 면적이 중요한 인자가 된다.
따라서 τE와 τB및 τC가 동일하다는 조건하에서 SiGe HBT 소자의 속도 특성을 개선하기 위해서는 베이스(16)와 컬렉터(C)인 기판(10),(12) 간의 접촉 면적을 최대한 축소시켜 차단주파수를 향상시키는 방향으로 소자 설계가 이루어져야 한다.
하지만 일반적인 SiGe HBT 소자의 경우, 도 1에서와 같이 베이스(16)와 금속전극(22b) 간의 접촉이 액티브영역에서 이루어지므로, 베이스(B)와 컬렉터(C) 간의 접촉 면적을 줄이는데 한계가 있고, 그 결과 접합 용량 또한 어느 한도 이하로는 낮출 수 없어 현 상태에서는 더 이상의 동작속도 향상을 기대하기 어렵다는 문제가 발생된다.
이에 본 발명의 목적은, 액티브영역에도 인위적으로 필드산화막을 형성해서 베이스와 금속전극 간의 접촉이 상기 액티브영역의 필드산화막 상에서 이루어지도록 소자 구조를 변경하므로써, 베이스와 켈렉터간의 접촉 면적을 줄이고 소자의 동작속도를 개선할 수 있도록 한 HBT 소자를 제공함에 있다.
도 1은 종래의 SiGe HBT(Hetero-Bipolar Transistor) 소자 구조를 도시한 단면도,
도 2a 내지 도 2c는 도 1의 HBT 소자 제조방법을 보인 공정순서도,
도 3은 본 발명에 의한 SiGe HBT 소자 구조를 도시한 단면도,
도 4a 내지 도 4c는 도 3의 HBT 소자 제조방법을 보인 공정순서도이다.
상기 목적을 달성하기 위하여 본 발명에서는, 반도체 기판과, 상기 기판 상에 성장된 에피택셜층과, 상기 에피택셜층 상의 소자분리영역에 형성된 제 1 필드산화막과, 상기 에피택셜층 상의 액티브영역에 형성된 다수의 제 2 필드산화막과, 상기 결과물 상에 형성된 박막 형상의 베이스와, 상기 액티브영역 상의 상기 베이스 위에 형성된 도전막 재질의 에미터와, 상기 에미터에 개별 접속된 제 1 금속전극 및 상기 제 1, 제 2 필드 산화막 상의 상기 베이스에 개별 접속된 제 2 금속전극을 포함하는 HBT 소자가 제공된다.
이때, 상기 베이스는 SiGe 재질로 형성하는 것이 바람직하고, 상기 에미터는 불순물이 도핑된 폴리실리콘 재질로 형성하는 것이 바람직하다.
상기 구조를 가지도록 SiGe HBT 소자를 설계할 경우, 베이스와 금속전극 간의 접촉이 액티브영역의 필드산화막 상에서 이루어지므로, 베이스와 켈렉터간의 접촉 면적을 기존대비 현격하게 줄일 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 3은 본 발명에서 제안된 SiGe HBT 소자 구조를 도시한 단면도이다.
상기 단면도에 의하면, 본 발명에서 제안된 SiGe HBT 소자는 N형 반도체 기판(10) 상에는 소정 두께의 N형 에피택셜층(12)이 형성되고, 상기 에피택셜층(12) 상의 소자분리영역에는 제 1 필드산화막(14)이 형성되며, 상기 에피택셜층(12) 상의 액티브영역에는 다수의 제 2 필드산화막(14')이 형성되고, 상기 결과물 상에는 SiGe 박막 구조의 베이스(16)가 형성되며, 상기 액티브영역 상의 베이스(16) 위에는 N형 불순물(예컨대, As)이 도핑된 폴리실리콘 재질의 에미터(18)가 형성되고,상기 에미터(18)에는 제 1 금속전극(에미터 전극)(22a)이 개별 접속되며, 상기 제 1 및 제 2 필드 산화막(14),(14') 상의 베이스(16)에는 제 2 금속전극(베이스 전극)(22b)이 개별 접속되는 구조로 이루어져 있음을 알 수 있다. 상기 도면에서 미설명 참조번호 20은 절연막을 나타낸다.
따라서, 상기 구조의 SiGe HBT 소자는 도 4a 내지 도 4c에 제시된 공정순서도에서 알 수 있듯이 다음의 제 3 단계 공정을 거쳐 제조된다.
제 1 단계로서, 도 4a와 같이 N형 반도체 기판(10) 상에 소정 두께의 N형 에피택셜층(12)을 형성한 후, 로커스(LOCOS) 공정을 적용해서 기판 상의 소자분리영역과 액티브영역에 각각 필드산화막(14),(14')을 형성한다. 여기서는 편의상, 소자분리영역에 형성된 제 1 필드산화막은 참조번호 14로 표시하였고 액티브영역에 형성된 제 2 필드산화막은 참조번호 14'으로 표시하였다. 이어, 제 1 및 제 2 필드산화막(14),(14')을 포함한 상기 결과물 상에 SiGe 재질의 베이스(16)를 형성한다.
제 2 단계로서, 도 4b와 같이 N형 불순물(As)이 도핑된 폴리실리콘막 증착 및 이의 식각 공정을 거쳐, 액티브영역 상의 베이스(16) 위에만 선택적으로 에미터(18)를 형성한다.
제 3 단계로서, 도 4c와 같이 상기 결과물 상에 산화막 재질의 절연막(20)을 형성하고, 제 1 및 제 2 필드산화막(14),(14') 상의 베이스(16) 표면과 에미터(18) 상면이 각각 소정 부분 노출되도록 상기 절연막(20)을 선택식각한 다음, 금속막 증착 및 이의 식각 공정을 거쳐 에미터(18)의 상면과 접하는 제 1 금속전극(22a)과 베이스(16) 표면과 접하는 제 2 금속전극(22b)을 각각 형성하므로써, 본 공정 진행을 완료한다. 그 결과, 도 3에 제시된 구조의 SiGe HBT 소자가 완성된다.
이와 같이 SiGe HBT 소자를 설계할 경우, 베이스(16)와 금속전극(22b) 간의 접촉이 액티브영역에 성장된 필드산화막(14') 위에서 이루어지게 되므로, 베이스(B)와 켈렉터(C)인 기판(10),(12) 간의 실제 접촉 면적을 기존대비 현격하게 줄일 수 있게 된다.
그 결과, 베이스와 컬렉터 간의 접합 용량을 줄일 수 있어 차단주파수 특성을 향상시킬 수 있게 되므로, 도 1의 구조로 소자를 설계할 때보다 동작속도를 향상시킬 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, SiGe HBT 소자 설계시 베이스와 금속전극 간의 접촉이 액티브영역에 성장된 필드산화막 상에서 이루어지도록 소자 구조를 변경하므로써, 베이스와 켈렉터간의 접촉 면적을 줄일 수 있게 되므로 소자의 동작속도를 향상시킬 수 있게 된다.
Claims (3)
- 반도체 기판;상기 기판 상에 성장된 에피택셜층;상기 에피택셜층 상의 소자분리영역에 형성된 제 1 필드산화막;상기 에피택셜층 상의 액티브영역에 형성된 다수의 제 2 필드산화막;상기 결과물 상에 형성된 박막 형상의 베이스;상기 액티브영역 상의 상기 베이스 위에 형성된 도전막 재질의 에미터;상기 에미터에 개별 접속된 제 1 금속전극; 및상기 제 1, 제 2 필드 산화막 상의 상기 베이스에 개별 접속된 제 2 금속전극을 포함하는 것을 특징으로 하는 이종접합 바이폴라 소자
- 제 1항에 있어서, 상기 베이스는 SiGe 재질로 이루어진 것을 특징으로 하는 이종접합 바이폴라 소자.
- 제 1항에 있어서, 상기 에미터는 불순물이 도핑된 폴리실리콘 재질로 이루어진 것을 특징으로 하는 이종접합 바이폴라 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010001286A KR100358307B1 (ko) | 2001-01-10 | 2001-01-10 | 이종접합 바이폴라 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010001286A KR100358307B1 (ko) | 2001-01-10 | 2001-01-10 | 이종접합 바이폴라 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020060296A KR20020060296A (ko) | 2002-07-18 |
| KR100358307B1 true KR100358307B1 (ko) | 2002-10-25 |
Family
ID=27691243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010001286A KR100358307B1 (ko) | 2001-01-10 | 2001-01-10 | 이종접합 바이폴라 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100358307B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910001882A (ko) * | 1989-06-27 | 1991-01-31 | 금성일렉트론 주식회사 | 적층 고주파 바이폴라 접합 트랜지스터 제조방법 |
| JPH03227023A (ja) * | 1990-01-31 | 1991-10-08 | Nec Corp | バイポーラ・トランジスタの製造方法 |
| US5557118A (en) * | 1993-12-20 | 1996-09-17 | Nec Corporation | Hetero-junction type bipolar transistor |
| WO1996029740A1 (en) * | 1995-03-17 | 1996-09-26 | Hitachi, Ltd. | Semiconductor device and production method therefor |
| JPH11260829A (ja) * | 1998-03-13 | 1999-09-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2001
- 2001-01-10 KR KR1020010001286A patent/KR100358307B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910001882A (ko) * | 1989-06-27 | 1991-01-31 | 금성일렉트론 주식회사 | 적층 고주파 바이폴라 접합 트랜지스터 제조방법 |
| JPH03227023A (ja) * | 1990-01-31 | 1991-10-08 | Nec Corp | バイポーラ・トランジスタの製造方法 |
| US5557118A (en) * | 1993-12-20 | 1996-09-17 | Nec Corporation | Hetero-junction type bipolar transistor |
| WO1996029740A1 (en) * | 1995-03-17 | 1996-09-26 | Hitachi, Ltd. | Semiconductor device and production method therefor |
| JPH11260829A (ja) * | 1998-03-13 | 1999-09-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020060296A (ko) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| US6337494B1 (en) | Super self-aligned bipolar transistor and method for fabricating thereof | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| US5484737A (en) | Method for fabricating bipolar transistor | |
| KR100205024B1 (ko) | 초 자기 정렬 바이폴러 트랜지스터의 제조방법 | |
| US6876060B2 (en) | Complimentary bipolar transistor | |
| US6190984B1 (en) | Method for fabricating of super self-aligned bipolar transistor | |
| US4860086A (en) | Semiconductor device | |
| KR100358307B1 (ko) | 이종접합 바이폴라 소자 | |
| JP2002329725A (ja) | ヘテロ接合バイポーラ・トランジスタおよびその製造方法 | |
| KR100361697B1 (ko) | 이종접합 바이폴라 소자 및 그 제조방법 | |
| EP0102075B1 (en) | Semiconductor device with a multilayer structure | |
| CA1279410C (en) | Submicron bipolar transistor with buried silicide region | |
| KR100394747B1 (ko) | 이종접합 바이폴라 소자 | |
| KR100275539B1 (ko) | 자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 | |
| JP2528559B2 (ja) | ラテラルバイポ―ラトランジスタの製造方法 | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| KR940007657B1 (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 | |
| KR940010915B1 (ko) | 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| KR0137574B1 (ko) | 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| KR0161197B1 (ko) | 자기정렬 바이폴러 트랜지스터의 제조공정 | |
| KR0149434B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 | |
| JP3083542B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120927 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130829 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140922 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150921 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180910 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20190910 Year of fee payment: 18 |