JP2003045802A - 構造選択エピタキシヤル成長技術および選択シリコンエッチング技術を用いた単結晶シリコンパターン形成方法 - Google Patents
構造選択エピタキシヤル成長技術および選択シリコンエッチング技術を用いた単結晶シリコンパターン形成方法Info
- Publication number
- JP2003045802A JP2003045802A JP2002147968A JP2002147968A JP2003045802A JP 2003045802 A JP2003045802 A JP 2003045802A JP 2002147968 A JP2002147968 A JP 2002147968A JP 2002147968 A JP2002147968 A JP 2002147968A JP 2003045802 A JP2003045802 A JP 2003045802A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- pattern
- silicon
- gas
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 135
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 71
- 238000005530 etching Methods 0.000 title claims abstract description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 38
- 239000010703 silicon Substances 0.000 title claims abstract description 38
- 230000012010 growth Effects 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 3
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 230000007261 regionalization Effects 0.000 claims 4
- 150000002500 ions Chemical class 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 26
- 238000000348 solid-phase epitaxy Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 構造選択エピタキシヤル成長技術および選択
シリコンエッチング技術を用いた単結晶シリコンパター
ン形成方法を提供する。 【解決手段】 この発明は半導体基板上に絶縁膜パター
ンを形成して（段階１００）、絶縁膜パターン上には多
結晶シリコンを成長させると同時に、絶縁膜パターンの
間の半導体基板上には単結晶シリコンを成長させ（段階
１１０）、絶縁膜パターン上の多結晶シリコンを除去す
る（段階１２０）。シリコンを成長させる段階１１０で
は、７００〜７５０℃の温度範囲および６．７×１０2
〜２６７×１０2Ｐａ（５〜２００Ｔｏｒｒ）の圧力範
囲で実施し、多結晶シリコンを除去する段階１２０は、
７００〜８００℃の温度範囲で単結晶シリコンに比べて
多結晶シリコンのエッチング率を高めたエッチングレシ
ピで実施することが望ましい。その結果、接合領域での
不純物拡散を最小化すると同時に、効率的に単結晶シリ
コンパターンを形成することができる。
シリコンエッチング技術を用いた単結晶シリコンパター
ン形成方法を提供する。 【解決手段】 この発明は半導体基板上に絶縁膜パター
ンを形成して（段階１００）、絶縁膜パターン上には多
結晶シリコンを成長させると同時に、絶縁膜パターンの
間の半導体基板上には単結晶シリコンを成長させ（段階
１１０）、絶縁膜パターン上の多結晶シリコンを除去す
る（段階１２０）。シリコンを成長させる段階１１０で
は、７００〜７５０℃の温度範囲および６．７×１０2
〜２６７×１０2Ｐａ（５〜２００Ｔｏｒｒ）の圧力範
囲で実施し、多結晶シリコンを除去する段階１２０は、
７００〜８００℃の温度範囲で単結晶シリコンに比べて
多結晶シリコンのエッチング率を高めたエッチングレシ
ピで実施することが望ましい。その結果、接合領域での
不純物拡散を最小化すると同時に、効率的に単結晶シリ
コンパターンを形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであり、特に、構造選択エピタキシヤ
ル成長技術および選択シリコンエッチング技術を用いた
単結晶シリコンパターン形成方法に関するものである。
方法に関するものであり、特に、構造選択エピタキシヤ
ル成長技術および選択シリコンエッチング技術を用いた
単結晶シリコンパターン形成方法に関するものである。
【０００２】
【従来の技術】半導体装置の製造において、単結晶シリ
コンの選択エピタキシヤル成長技術は多様な構造の半導
体素子を容易に作れるようにする。従来技術で、エピタ
キシヤル成長を通じて単結晶シリコンパターンを形成す
る方法には、通常的な選択エピタキシヤル成長（ＳＥ
Ｇ：ｓｅｌｅｃｔｉｖｅ ｅｐｉｔａｘｉａｌ ｇｒｏ
ｗｔｈ）方法とＭｉｙａｎｏ等が提案した固相エピタク
シ（ＳＥＰ：ｓｏｌｉｄｐはせ ｅｐｉｔａｘｙ）およ
び選択気相エッチング（ｓｅｌｅｃｔｉｖｅ ｖａｐｏ
ｒ ｐｈａｓｅ ｅｔｃｈｉｎｇ）方法がある。
コンの選択エピタキシヤル成長技術は多様な構造の半導
体素子を容易に作れるようにする。従来技術で、エピタ
キシヤル成長を通じて単結晶シリコンパターンを形成す
る方法には、通常的な選択エピタキシヤル成長（ＳＥ
Ｇ：ｓｅｌｅｃｔｉｖｅ ｅｐｉｔａｘｉａｌ ｇｒｏ
ｗｔｈ）方法とＭｉｙａｎｏ等が提案した固相エピタク
シ（ＳＥＰ：ｓｏｌｉｄｐはせ ｅｐｉｔａｘｙ）およ
び選択気相エッチング（ｓｅｌｅｃｔｉｖｅ ｖａｐｏ
ｒ ｐｈａｓｅ ｅｔｃｈｉｎｇ）方法がある。
【０００３】上記Ｍｉｙａｎｏの方法とは、「Ｌｏｗ
Ｔｈｅｒｍａｌ Ｂｕｄｇｅｔ Ｅｌｅｖａｔｅｄ Ｓ
ｏｕｒｃｅ／Ｄｒｅａｎ Ｔｅｃｈｎｏｌｏｇｙ Ｕｔ
ｉｌｉｚｉｎｇ Ｎｏｖｅｌ Ｓｏｌｉｄ Ｐｈａｓｅ
Ｅｐｉｔａｘｙ ａｎｄＳｅｌｅｃｔｉｖｅ Ｖａｐ
ｏｒ Ｐｈａｓｅ Ｅｔｃｈｉｎｇ」の題目でＩＥＤＭ
（Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ Ｉｎｔｅ
ｒｎａｔｉｏｎａｌＥｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
Ｍｅｅｔｉｎｇ、ｐｐ．４３３−４３６．２０００）
に掲載された論文に記載されている方法である。
Ｔｈｅｒｍａｌ Ｂｕｄｇｅｔ Ｅｌｅｖａｔｅｄ Ｓ
ｏｕｒｃｅ／Ｄｒｅａｎ Ｔｅｃｈｎｏｌｏｇｙ Ｕｔ
ｉｌｉｚｉｎｇ Ｎｏｖｅｌ Ｓｏｌｉｄ Ｐｈａｓｅ
Ｅｐｉｔａｘｙ ａｎｄＳｅｌｅｃｔｉｖｅ Ｖａｐ
ｏｒ Ｐｈａｓｅ Ｅｔｃｈｉｎｇ」の題目でＩＥＤＭ
（Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ Ｉｎｔｅ
ｒｎａｔｉｏｎａｌＥｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
Ｍｅｅｔｉｎｇ、ｐｐ．４３３−４３６．２０００）
に掲載された論文に記載されている方法である。
【０００４】図７は従来の選択エピタキシヤル成長ＳＥ
Ｇ方法を用いた単結晶シリコンパターン形成方法を説明
するための工程順序図である。
Ｇ方法を用いた単結晶シリコンパターン形成方法を説明
するための工程順序図である。
【０００５】図７を参照すると、まず、絶縁膜パターン
により、表面の一部が覆われた半導体基板を準備する
（段階１０）。絶縁膜パターンを含む半導体基板に対し
て水素アニーリング工程を実施する（段階２０）。水素
アニ−リング工程は露出された半導体基板上に形成され
た自然酸化膜を除去するために、８５０℃の高温で進行
される。その後、ＣＶＤ方法でアニ−リング工程を完了
した半導体基板に単結晶シリコン層を成長させる（段階
３０）。
により、表面の一部が覆われた半導体基板を準備する
（段階１０）。絶縁膜パターンを含む半導体基板に対し
て水素アニーリング工程を実施する（段階２０）。水素
アニ−リング工程は露出された半導体基板上に形成され
た自然酸化膜を除去するために、８５０℃の高温で進行
される。その後、ＣＶＤ方法でアニ−リング工程を完了
した半導体基板に単結晶シリコン層を成長させる（段階
３０）。
【０００６】ＣＶＤ方法は低圧化学気相蒸着法（ＬＰＣ
ＶＤ：ｌｏｗ ｐｒｅｓｓｕｒｅｃｈｅｍｉｃａｌ ｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）および超高真空化学
気相蒸着法（ＵＨＶＣＶＤ：ｕｌｔｒａ ｈｉｇｈ ｖ
ａｃｕｕｍ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏ
ｓｉｔｉｏｎ）の二つに分けられる。
ＶＤ：ｌｏｗ ｐｒｅｓｓｕｒｅｃｈｅｍｉｃａｌ ｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）および超高真空化学
気相蒸着法（ＵＨＶＣＶＤ：ｕｌｔｒａ ｈｉｇｈ ｖ
ａｃｕｕｍ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏ
ｓｉｔｉｏｎ）の二つに分けられる。
【０００７】ところで、露出された半導体基板上にのみ
選択的に単結晶シリコンを成長させるためには、ＬＰＣ
ＶＤ方法は８５０℃の温度で実施されなければならな
い。しかし、ＬＰＣＶＤ方法を用いて隆起ソース／ドレ
イン（ｅｌｅｖａｔｅｄ ｓｏｕｒｃｅ／dｒａｉｎ）
を形成する場合、８５０℃という高い工程温度によりソ
ース／ドレイン接合領域に含まれた不純物が拡散され
て、浅い接合領域を形成するのが難しい。
選択的に単結晶シリコンを成長させるためには、ＬＰＣ
ＶＤ方法は８５０℃の温度で実施されなければならな
い。しかし、ＬＰＣＶＤ方法を用いて隆起ソース／ドレ
イン（ｅｌｅｖａｔｅｄ ｓｏｕｒｃｅ／dｒａｉｎ）
を形成する場合、８５０℃という高い工程温度によりソ
ース／ドレイン接合領域に含まれた不純物が拡散され
て、浅い接合領域を形成するのが難しい。
【０００８】そして、ＵＨＶＣＶＤ方法による選択単結
晶シリコン成長はたとえ７００℃以下の低温で実施され
ても、単結晶シリコンの成長スピードが遅くなる。した
がって、半導体装置の製造効率が低下するという問題点
を有する。
晶シリコン成長はたとえ７００℃以下の低温で実施され
ても、単結晶シリコンの成長スピードが遅くなる。した
がって、半導体装置の製造効率が低下するという問題点
を有する。
【０００９】図８はＭｉｙａｎｏの方法による単結晶シ
リコンパターン形成方法を説明するための工程順序図で
ある。
リコンパターン形成方法を説明するための工程順序図で
ある。
【００１０】図８を参照すると、まず、絶縁膜パターン
により、表面の一部が覆われた半導体基板を準備する
（段階４０）。次に、絶縁膜パターンを含む半導体基板
全面に非晶質シリコンを均等に形成する（段階５０）。
により、表面の一部が覆われた半導体基板を準備する
（段階４０）。次に、絶縁膜パターンを含む半導体基板
全面に非晶質シリコンを均等に形成する（段階５０）。
【００１１】そして、非晶質シリコンが形成された半導
体基板に対して、６００℃の温度で３時間の熱処理を遂
行する固相エピタクシ（ＳＰＥ：ｓｏｌｉｄ ｐｈａｓ
ｅｅｐｉｔａｘｙ）工程を実施する（段階６０）。これ
によって、非晶質シリコンは絶縁膜パターンの表面では
多結晶シリコン層を形成し、半導体基板では単結晶シリ
コン層を形成する。
体基板に対して、６００℃の温度で３時間の熱処理を遂
行する固相エピタクシ（ＳＰＥ：ｓｏｌｉｄ ｐｈａｓ
ｅｅｐｉｔａｘｙ）工程を実施する（段階６０）。これ
によって、非晶質シリコンは絶縁膜パターンの表面では
多結晶シリコン層を形成し、半導体基板では単結晶シリ
コン層を形成する。
【００１２】最後に、固相エピタクシ工程を過ぎた結果
物に対して、７４０℃の温度で遂行する選択気相エッチ
ング（ｓｅｌｅｃｔｉｖｅ ｖａｐｏｒ ｐｈａｓｅ
ｅｔｃｈｉｎｇ）工程を実施する（段階７０）。選択気
相エッチング工程は、多結晶シリコンのエッチングスピ
ードが単結晶より早いエッチングレシピ、すなわち、単
結晶シリコンに比べて多結晶シリコンのエッチング率が
高いエッチングレシピで実施される。その結果、多結晶
シリコン層は除去されて単結晶シリコンパターンのみが
残存するようになる。
物に対して、７４０℃の温度で遂行する選択気相エッチ
ング（ｓｅｌｅｃｔｉｖｅ ｖａｐｏｒ ｐｈａｓｅ
ｅｔｃｈｉｎｇ）工程を実施する（段階７０）。選択気
相エッチング工程は、多結晶シリコンのエッチングスピ
ードが単結晶より早いエッチングレシピ、すなわち、単
結晶シリコンに比べて多結晶シリコンのエッチング率が
高いエッチングレシピで実施される。その結果、多結晶
シリコン層は除去されて単結晶シリコンパターンのみが
残存するようになる。
【００１３】Ｍｉｙａｎｏの方法は、たとえ低温で実施
される単結晶シリコンパターン形成方法であるが、段階
６０の熱処理工程を含む固相エピタクシで多くの時間を
必要とする問題点がある。
される単結晶シリコンパターン形成方法であるが、段階
６０の熱処理工程を含む固相エピタクシで多くの時間を
必要とする問題点がある。
【００１４】
【発明が解決しようとする課題】本発明の技術的課題
は、低温工程を通じて効率的に単結晶シリコンパターン
を形成することができる方法を提供することにある。
は、低温工程を通じて効率的に単結晶シリコンパターン
を形成することができる方法を提供することにある。
【００１５】
【課題を解決するための手段】前述の目的を達成するた
めに本発明は、構造選択エピタキシヤル成長技術および
選択シリコンエッチング技術を用いる単結晶シリコンパ
ターン形成方法を提供する。この方法は半導体基板上に
絶縁膜パターンを形成し、絶縁膜パターン上には多結晶
シリコン層を成長させると同時に、前記絶縁膜パターン
の間の半導体基板上には単結晶シリコン層を成長させた
後、前記絶縁膜パターン上の多結晶シリコン層を除去す
る段階を含む。
めに本発明は、構造選択エピタキシヤル成長技術および
選択シリコンエッチング技術を用いる単結晶シリコンパ
ターン形成方法を提供する。この方法は半導体基板上に
絶縁膜パターンを形成し、絶縁膜パターン上には多結晶
シリコン層を成長させると同時に、前記絶縁膜パターン
の間の半導体基板上には単結晶シリコン層を成長させた
後、前記絶縁膜パターン上の多結晶シリコン層を除去す
る段階を含む。
【００１６】前記シリコンを成長させる段階は、シリコ
ン原料ガスおよび輸送ガスの混合ガスを用いて７００〜
７５０℃の温度範囲および６．７×１０2〜２６７×１
０2Ｐａ（５〜２００Ｔｏｒｒ）の圧力範囲で実施する
ことが望ましい。前記シリコン原料ガスはＳｉＨ4ガ
ス、ＳｉＣｌ4、ＳｉＨ2Ｃｌ2およびＳｉＨＣｌ3のう
ち、少なくとも一つであり、前記輸送ガスはＨ2ガス、
Ｎ2ガスおよびＡｒガスのうち、少なくとも一つである
ことが望ましい。また、前記多結晶シリコンを除去する
段階はＨＣｌガスおよびＨ2ガスの混合ガスを用いて７
００〜８００℃の温度範囲で実施することが望ましい。
また、前記多結晶シリコン層を除去する段階は単結晶シ
リコンに比べて多結晶シリコンのエッチング率を高めた
エッチングレシピで実施することが望ましい。
ン原料ガスおよび輸送ガスの混合ガスを用いて７００〜
７５０℃の温度範囲および６．７×１０2〜２６７×１
０2Ｐａ（５〜２００Ｔｏｒｒ）の圧力範囲で実施する
ことが望ましい。前記シリコン原料ガスはＳｉＨ4ガ
ス、ＳｉＣｌ4、ＳｉＨ2Ｃｌ2およびＳｉＨＣｌ3のう
ち、少なくとも一つであり、前記輸送ガスはＨ2ガス、
Ｎ2ガスおよびＡｒガスのうち、少なくとも一つである
ことが望ましい。また、前記多結晶シリコンを除去する
段階はＨＣｌガスおよびＨ2ガスの混合ガスを用いて７
００〜８００℃の温度範囲で実施することが望ましい。
また、前記多結晶シリコン層を除去する段階は単結晶シ
リコンに比べて多結晶シリコンのエッチング率を高めた
エッチングレシピで実施することが望ましい。
【００１７】
【発明の実施の形態】以下、添付した図を参照して、本
発明の望ましい実施形態を詳細に説明する。しかし、本
発明はここで説明される実施形態に限定されず、他の形
態で具体化されることもできる。むしろ、ここで紹介さ
れる実施形態は開示された内容を徹底で完全なものと
し、そして、当業者に本発明の思想を十分に伝達するた
めに提供されるものである。
発明の望ましい実施形態を詳細に説明する。しかし、本
発明はここで説明される実施形態に限定されず、他の形
態で具体化されることもできる。むしろ、ここで紹介さ
れる実施形態は開示された内容を徹底で完全なものと
し、そして、当業者に本発明の思想を十分に伝達するた
めに提供されるものである。
【００１８】図面において、層および領域の厚さは明確
性のために誇張されたものである。また、層が他の層、
または基板の上にあると言及される場合に、それは他の
層または基板の上に直接形成されるもの、またはそれら
の間に第３の層が介されることができるものである。
性のために誇張されたものである。また、層が他の層、
または基板の上にあると言及される場合に、それは他の
層または基板の上に直接形成されるもの、またはそれら
の間に第３の層が介されることができるものである。
【００１９】図１は本発明の望ましい一実施形態による
構造選択エピタキシヤル成長技術および選択シリコンエ
ッチング技術を用いた単結晶シリコンパターン形成方法
を説明するための工程順序図である。また、図２乃至図
６は本発明の望ましい一実施形態による構造選択エピタ
キシヤル成長技術および選択シリコンエッチング技術を
用いた単結晶シリコンパターン形成方法を説明するため
の工程断面図である。
構造選択エピタキシヤル成長技術および選択シリコンエ
ッチング技術を用いた単結晶シリコンパターン形成方法
を説明するための工程順序図である。また、図２乃至図
６は本発明の望ましい一実施形態による構造選択エピタ
キシヤル成長技術および選択シリコンエッチング技術を
用いた単結晶シリコンパターン形成方法を説明するため
の工程断面図である。
【００２０】図１の段階１００および図２を参照する
と、半導体基板２００の全面に絶縁膜を形成した後、絶
縁膜をパターニングして半導体基板の所定領域の上部面
を露出させることによって、絶縁膜パターン２１０を形
成する（段階１００）。
と、半導体基板２００の全面に絶縁膜を形成した後、絶
縁膜をパターニングして半導体基板の所定領域の上部面
を露出させることによって、絶縁膜パターン２１０を形
成する（段階１００）。
【００２１】次に、図１の段階１１０および図３を参照
すると、絶縁膜パターン２１０を含む半導体基板に対し
て、構造選択エピタキシヤル成長工程を進行する（段階
１１０）。段階１１０の構造選択エピタキシヤル成長工
程は下部物質膜の物性によりシリコンの結晶構造を選択
的に決定する技術である。即ち、構造選択エピタキシヤ
ル成長工程は単結晶シリコンからなる下部物質膜では単
結晶シリコンを、絶縁膜からなる下部物質膜では多結晶
シリコンを成長させる技術である。
すると、絶縁膜パターン２１０を含む半導体基板に対し
て、構造選択エピタキシヤル成長工程を進行する（段階
１１０）。段階１１０の構造選択エピタキシヤル成長工
程は下部物質膜の物性によりシリコンの結晶構造を選択
的に決定する技術である。即ち、構造選択エピタキシヤ
ル成長工程は単結晶シリコンからなる下部物質膜では単
結晶シリコンを、絶縁膜からなる下部物質膜では多結晶
シリコンを成長させる技術である。
【００２２】段階１１０の構造選択エピタキシヤル成長
工程により、図示したように、露出された半導体基板の
上部面では単結晶シリコン層２２０が成長し、絶縁膜パ
ターン２１０の表面では多結晶シリコン層２３０が成長
する。
工程により、図示したように、露出された半導体基板の
上部面では単結晶シリコン層２２０が成長し、絶縁膜パ
ターン２１０の表面では多結晶シリコン層２３０が成長
する。
【００２３】段階１１０の構造選択エピタキシヤル成長
技術は、７００〜７５０℃の工程温度および６．７×１
０2〜２６７×１０2Ｐａ（５〜２００Ｔｏｒｒ）の工程
圧力で、シリコン原料ガスおよび輸送ガスの混合ガスを
用いるＣＶＤ方法である。
技術は、７００〜７５０℃の工程温度および６．７×１
０2〜２６７×１０2Ｐａ（５〜２００Ｔｏｒｒ）の工程
圧力で、シリコン原料ガスおよび輸送ガスの混合ガスを
用いるＣＶＤ方法である。
【００２４】シリコン原料ガスはＳｉＨ4ガス、ＳｉＣ
ｌ4、ＳｉＨ2Ｃｌ2およびＳｉＨＣｌ 3のうち、少なくと
も一つである。また、輸送ガスはＨ2ガス、Ｎ2ガス、Ａ
ｒガスのうち、少なくとも一つである。シリコン原料ガ
スおよび輸送ガスは各々ＳｉＨＣｌ3ガスおよびＨ2ガス
であることが望ましい。
ｌ4、ＳｉＨ2Ｃｌ2およびＳｉＨＣｌ 3のうち、少なくと
も一つである。また、輸送ガスはＨ2ガス、Ｎ2ガス、Ａ
ｒガスのうち、少なくとも一つである。シリコン原料ガ
スおよび輸送ガスは各々ＳｉＨＣｌ3ガスおよびＨ2ガス
であることが望ましい。
【００２５】表１は前記構造選択エピタキシヤル成長技
術１１０を用いた実際実験条件および結果を示す。
術１１０を用いた実際実験条件および結果を示す。
【００２６】
【表１】
【００２７】７５０℃の工程温度は従来のＬＰＣＶＤ方
法による単結晶成長温度である８５０℃より低い。これ
により、従来のＬＰＣＶＤ方法に比べて相対的に浅い接
合領域を形成することができる。
法による単結晶成長温度である８５０℃より低い。これ
により、従来のＬＰＣＶＤ方法に比べて相対的に浅い接
合領域を形成することができる。
【００２８】また、上記表１で示したように、段階１１
０の構造選択エピタキシヤル成長方法は、１分当り７３
５．５４Åの蒸着スピードで単結晶シリコン膜を蒸着で
きるので、３時間の熱処理を遂行する固相エピタクシ工
程を含むＭｉｙａｎｏ方法に比べて効率的である。
０の構造選択エピタキシヤル成長方法は、１分当り７３
５．５４Åの蒸着スピードで単結晶シリコン膜を蒸着で
きるので、３時間の熱処理を遂行する固相エピタクシ工
程を含むＭｉｙａｎｏ方法に比べて効率的である。
【００２９】図１の段階１２０および図４を参照する
と、段階１１０の構造選択エピタキシヤル成長を過ぎた
半導体基板に対して、選択シリコンエッチング工程を実
施する（段階１２０）。
と、段階１１０の構造選択エピタキシヤル成長を過ぎた
半導体基板に対して、選択シリコンエッチング工程を実
施する（段階１２０）。
【００３０】段階１２０の選択気相エッチング工程はＨ
ＣｌガスおよびＨ2ガスの混合ガスを用いて７００〜８
００℃の工程温度で実施され、その結果、多結晶シリコ
ンは単結晶シリコンよりエッチング率が高いエッチング
レシピでエッチングされ、約５．７倍速くエッチングさ
れる。
ＣｌガスおよびＨ2ガスの混合ガスを用いて７００〜８
００℃の工程温度で実施され、その結果、多結晶シリコ
ンは単結晶シリコンよりエッチング率が高いエッチング
レシピでエッチングされ、約５．７倍速くエッチングさ
れる。
【００３１】段階１２０の選択シリコンエッチング工程
のエッチングスピードの差は、蒸着されたシリコン膜の
結晶性（ｃｒｙｓｔａｌｌｉｎｉｔｙ）の差として現れ
る。しかし、前述した接合領域の不純物拡散を最小化す
ると同時に効率的な工程進行のため、７４０℃の工程温
度でエッチングすることが望ましい。その結果、多結晶
シリコン層２３０が完全に除去されても、単結晶シリコ
ン層２２０は一部のみリセットされて、単結晶シリコン
パターン２２１を形成する。
のエッチングスピードの差は、蒸着されたシリコン膜の
結晶性（ｃｒｙｓｔａｌｌｉｎｉｔｙ）の差として現れ
る。しかし、前述した接合領域の不純物拡散を最小化す
ると同時に効率的な工程進行のため、７４０℃の工程温
度でエッチングすることが望ましい。その結果、多結晶
シリコン層２３０が完全に除去されても、単結晶シリコ
ン層２２０は一部のみリセットされて、単結晶シリコン
パターン２２１を形成する。
【００３２】絶縁膜パターン２１０の間の単結晶シリコ
ンパターン２２１は素子活性領域に使用されることもで
き、この際、絶縁膜パターン２１０は素子分離膜の役割
を果たす。素子分離膜を形成する方法は、従来技術で半
導体基板にトレンチを形成した後、絶縁膜で満たす方法
に替えることもできる。
ンパターン２２１は素子活性領域に使用されることもで
き、この際、絶縁膜パターン２１０は素子分離膜の役割
を果たす。素子分離膜を形成する方法は、従来技術で半
導体基板にトレンチを形成した後、絶縁膜で満たす方法
に替えることもできる。
【００３３】図５および図６は本発明の望ましい他の実
施形態による隆起接合領域形成方法を説明するための工
程断面図である。なお、図５および図６では、接合領域
の形成についてのみを説明し、他の段階については、上
述と同様であるのでその説明を省略する。
施形態による隆起接合領域形成方法を説明するための工
程断面図である。なお、図５および図６では、接合領域
の形成についてのみを説明し、他の段階については、上
述と同様であるのでその説明を省略する。
【００３４】図５を参照すると、半導体基板３００上に
順次に積層されたゲート酸化膜パターン３０５、ゲート
電極３１０およびキャピング絶縁膜パターン３２０で構
成されたゲートパターン３９０を形成する。そして、ゲ
ートパターン３９０の側壁にスペーサ３３０を形成す
る。
順次に積層されたゲート酸化膜パターン３０５、ゲート
電極３１０およびキャピング絶縁膜パターン３２０で構
成されたゲートパターン３９０を形成する。そして、ゲ
ートパターン３９０の側壁にスペーサ３３０を形成す
る。
【００３５】さらに、スペーサ３３０およびゲートパタ
ーン３９０をイオン注入マスクとして用いたソース／ド
レインイオン注入工程を実施してスペーサ３３０の間の
半導体基板にソース／ドレイン接合領域３４０を形成す
る。
ーン３９０をイオン注入マスクとして用いたソース／ド
レインイオン注入工程を実施してスペーサ３３０の間の
半導体基板にソース／ドレイン接合領域３４０を形成す
る。
【００３６】ゲートパターン３９０の形成後、ゲートパ
ターン３９０をイオン注入マスクとして用いて、ＬＤＤ
領域（図示さない）形成のための低濃度イオン注入工程
を実施することができる。
ターン３９０をイオン注入マスクとして用いて、ＬＤＤ
領域（図示さない）形成のための低濃度イオン注入工程
を実施することができる。
【００３７】図６を参照すると、ソース／ドレイン接合
領域３４０を含む半導体基板に対して、図３で説明した
構造選択エピタキシヤル成長工程１１０を進行する。そ
の結果、ソース／ドレイン接合領域３４０上に単結晶シ
リコン層３５０が成長し、キャピング絶縁膜パターン３
２０の上部面およびスペーサ３３０の上部面には多結晶
シリコン層（図示さない）が成長する。
領域３４０を含む半導体基板に対して、図３で説明した
構造選択エピタキシヤル成長工程１１０を進行する。そ
の結果、ソース／ドレイン接合領域３４０上に単結晶シ
リコン層３５０が成長し、キャピング絶縁膜パターン３
２０の上部面およびスペーサ３３０の上部面には多結晶
シリコン層（図示さない）が成長する。
【００３８】単結晶シリコン層３５０を含む半導体基板
に対して、図４で説明した段階１２０の選択シリコンエ
ッチング工程を進行して多結晶シリコン層を除去する。
この際、単結晶シリコン層３５０はたとえリセットされ
ても、スペーサ３３０の間に残存して隆起接合領域（ｅ
ｌｅｖａｔｅｄ ｊｕｎｃｔｉｏｎ）を形成する。
に対して、図４で説明した段階１２０の選択シリコンエ
ッチング工程を進行して多結晶シリコン層を除去する。
この際、単結晶シリコン層３５０はたとえリセットされ
ても、スペーサ３３０の間に残存して隆起接合領域（ｅ
ｌｅｖａｔｅｄ ｊｕｎｃｔｉｏｎ）を形成する。
【００３９】７５０℃以下の低温で進行される段階１１
０の構造選択エピタキシヤル成長技術および段階１２０
の選択シリコンエッチング技術を用いて、上記隆起接合
領域を形成することによって、ソース／ドレイン接合領
域３４０に注入された不純物の拡散を最小化できる。
０の構造選択エピタキシヤル成長技術および段階１２０
の選択シリコンエッチング技術を用いて、上記隆起接合
領域を形成することによって、ソース／ドレイン接合領
域３４０に注入された不純物の拡散を最小化できる。
【００４０】その結果、浅い接合領域を形成できる。ま
た、表１で説明したように、１分当り７３５．５４Åの
単結晶シリコン膜蒸着スピードは、隆起接合領域を効率
的に形成することができる。
た、表１で説明したように、１分当り７３５．５４Åの
単結晶シリコン膜蒸着スピードは、隆起接合領域を効率
的に形成することができる。
【００４１】
【発明の効果】本発明によると、構造選択エピタキシヤ
ル成長技術および選択シリコンエッチング技術を用い
て、単結晶シリコンパターンを形成する。その結果、低
温の工程条件が要求される半導体装置を効率的に製造す
ることができる。
ル成長技術および選択シリコンエッチング技術を用い
て、単結晶シリコンパターンを形成する。その結果、低
温の工程条件が要求される半導体装置を効率的に製造す
ることができる。
【図１】本発明の望ましい実施形態による単結晶シリコ
ンパターン形成方法を説明するための工程順序図であ
る。
ンパターン形成方法を説明するための工程順序図であ
る。
【図２】本発明の望ましい一実施形態による単結晶シリ
コンパターン形成方法を説明するための工程断面図であ
る。
コンパターン形成方法を説明するための工程断面図であ
る。
【図３】本発明の望ましい一実施形態による単結晶シリ
コンパターン形成方法を説明するための工程断面図であ
る。
コンパターン形成方法を説明するための工程断面図であ
る。
【図４】本発明の望ましい一実施形態による単結晶シリ
コンパターン形成方法を説明するための工程断面図であ
る。
コンパターン形成方法を説明するための工程断面図であ
る。
【図５】本発明の望ましい他の実施形態のよる単結晶シ
リコンパターン形成方法を説明するための工程断面図で
ある。
リコンパターン形成方法を説明するための工程断面図で
ある。
【図６】本発明の望ましい他の実施形態のよる単結晶シ
リコンパターン形成方法を説明するための工程断面図で
ある。
リコンパターン形成方法を説明するための工程断面図で
ある。
【図７】従来技術による単結晶シリコンパターン形成方
法を説明するための工程順序図である。
法を説明するための工程順序図である。
【図８】従来技術による単結晶シリコンパターン形成方
法を説明するための工程順序図である。
法を説明するための工程順序図である。
【符号の説明】
１０、４０、１００ 絶縁膜パターンを含む半導体基板
の準備 ２０ 水素アニ−リング ３０ 選択シリコン成長 ５０ 非晶質シリコン蒸着 ６０ 固相エピタクシ ７０、１２０ 選択シリコンエッチング １１０ 構造選択エピタキシヤル成長 ２００、３００ 半導体基板 ２１０ 絶縁膜パターン ２２０、３５０ 単結晶シリコン層 ２２１ 単結晶シリコンパターン ２３０ 多結晶シリコン層 ３０５ ゲート酸化膜 ３１０ ゲート電極 ３２０ キャピング絶縁膜パターン ３３０ スペーサ ３４０ ソース／ドレイン接合領域 ３９０ ゲートパターン
の準備 ２０ 水素アニ−リング ３０ 選択シリコン成長 ５０ 非晶質シリコン蒸着 ６０ 固相エピタクシ ７０、１２０ 選択シリコンエッチング １１０ 構造選択エピタキシヤル成長 ２００、３００ 半導体基板 ２１０ 絶縁膜パターン ２２０、３５０ 単結晶シリコン層 ２２１ 単結晶シリコンパターン ２３０ 多結晶シリコン層 ３０５ ゲート酸化膜 ３１０ ゲート電極 ３２０ キャピング絶縁膜パターン ３３０ スペーサ ３４０ ソース／ドレイン接合領域 ３９０ ゲートパターン
フロントページの続き
(72)発明者 崔 兌 僖
大韓民国ソウル特別市麻浦区延南洞570−
41 19／３
(72)発明者 金 相 秀
大韓民国京畿道龍仁市起興邑農西里山７−
１ワルギェスー洞1014
(72)発明者 ▲ばえ▼ 金 鐘
大韓民国京畿道水原市勧善区金谷洞530
エルジーヴィレッジアパート304棟1402号
Ｆターム(参考） 5F004 DA24 DA29 DB02
5F045 AA06 AB02 AB03 AC01 AC03
AC05 AC15 AC16 AD11 AE21
AE23 AE25 AF03 AF07 BB08
DB03 HA13
5F052 DA01 DB01 GA01 GC03 HA03
5F140 AA00 BA01 BG08 BH06 BH15
BK13 BK18 BK23
Claims (22)
- 【請求項１】 半導体基板上に絶縁膜パターンを形成す
る段階と、 前記絶縁膜パターンを含む半導体基板上に構造選択エピ
タキシヤル成長工程を適用して、前記絶縁膜パターンの
間の前記半導体基板上に単結晶シリコンを成長させると
同時に前記絶縁膜パターン上に多結晶シリコンを除去す
る段階と、および前記絶縁膜パターン上の前記多結晶シ
リコンを除去する選択シリコンエッチング段階と、 を含む単結晶シリコンパターン形成方法。 - 【請求項２】 前記構造選択エピタキシヤル成長工程は
７００〜７５０℃の温度範囲で実施することを特徴とす
る請求項１に記載の単結晶シリコンパターン形成方法。 - 【請求項３】 前記構造選択エピタキシヤル成長工程は
６．７×１０2〜２６７×１０2Ｐａの圧力範囲で実施す
ることを特徴とする請求項１または請求項２に記載の単
結晶シリコンパターン形成方法。 - 【請求項４】 前記構造選択エピタキシヤル成長工程は
シリコン原料ガスおよび輸送ガスの混合ガスを用いて実
施することを特徴とする請求項１〜請求項３のいずれか
一項に記載の単結晶シリコンパターン形成方法。 - 【請求項５】 前記シリコン原料ガスはＳｉＨ4ガス、
ＳｉＣｌ4ガス、ＳｉＨ2Ｃｌ2ガスおよびＳｉＨＣｌ3ガ
スのうち、少なくとも一つであることを特徴とする請求
項４に記載の単結晶シリコンパターン形成方法。 - 【請求項６】 前記輸送ガスはＨ2ガス、Ｎ2ガスおよび
Ａｒガスのうち、少なくとも一つであることを特徴とす
る請求項４または請求項５に記載の単結晶シリコンパタ
ーン形成方法。 - 【請求項７】 前記選択シリコンエッチング工程は単結
晶シリコンに比べて多結晶シリコンのエッチング率が高
いエッチングレシピで実施することを特徴とする請求項
１〜請求項６のいずれか一項に記載の単結晶シリコンパ
ターン形成方法。 - 【請求項８】 前記選択シリコンエッチング工程は７０
０〜８００℃の温度範囲で実施することを特徴とする請
求項１〜請求項７のいずれか一項に記載のシリコンパタ
ーン形成方法。 - 【請求項９】 前記選択シリコンエッチング工程は略７
４０℃の温度で実施されることを特徴とする請求項１〜
請求項８のいずれか一項に記載の単結晶シリコンパター
ン形成方法。 - 【請求項１０】 前記選択シリコンエッチング工程はＨ
ＣｌガスおよびＨ2ガスの混合ガスを用いて実施するこ
とを特徴とする請求項１〜請求項９のいずれか一項に記
載の単結晶シリコンパターン形成方法。 - 【請求項１１】 前記絶縁膜パターンは素子分離膜で使
用され、前記単結晶シリコンは活性領域で使用されるこ
とを特徴とする請求項１〜請求項１０のいずれか一項に
記載の単結晶シリコンパターン形成方法。 - 【請求項１２】 半導体基板の所定領域上に順次に積層
されたゲート酸化膜パターン、ゲート電極およびキャピ
ング絶縁膜パターンで構成されたゲートパターンを形成
する段階と、 前記ゲートパターンの側壁に絶縁膜スペーサを形成する
段階と、 前記ゲートパターンおよび前記絶縁膜スペーサを含む半
導体基板全面上に構造選択エピタキシヤル成長工程を適
用して前記絶縁膜スペーサの間で露出された前記半導体
基板上に選択的に単結晶シリコンを成長させると同時に
前記キャピング絶縁膜パターンおよび前記スペーサ上に
多結晶シリコンを成長させる段階と、 前記キャピング絶縁膜パターンおよび前記絶縁膜スペー
サ上の前記多結晶シリコンを選択シリコンエッチング工
程を用いて除去する段階と、 を含む単結晶シリコンパターン形成方法。 - 【請求項１３】 前記構造選択エピタキシヤル成長工程
は７００〜７５０℃の温度範囲で実施することを特徴と
する請求項１２に記載の単結晶シリコンパターン形成方
法。 - 【請求項１４】 前記構造選択エピタキシヤル成長工程
は６．７×１０2〜２６７×１０2Ｐａの圧力範囲で実施
することを特徴とする請求項１２または請求項１３に記
載の単結晶シリコンパターン形成方法。 - 【請求項１５】 前記構造選択エピタキシヤル成長工程
はシリコン原料ガスおよび輸送ガスの混合ガスを用いて
実施することを特徴とする請求項１２〜請求項１４のい
ずれか一項に記載の単結晶シリコンパターン形成方法。 - 【請求項１６】 前記シリコン原料ガスはＳｉＨ4ガ
ス、ＳｉＣｌ4ガス、ＳｉＨ2Ｃｌ2ガスおよびＳｉＨＣ
ｌ3ガスのうち、少なくとも一つであることを特徴とす
る請求項１５に記載の単結晶シリコンパターン形成方
法。 - 【請求項１７】 前記輸送ガスはＨ2ガス、Ｎ2ガスおよ
びＡｒガスのうち、少なくとも一つであることを特徴と
する請求項１５にまたは請求項１６に記載の単結晶シリ
コンパターン形成方法。 - 【請求項１８】 前記選択シリコンエッチング工程は単
結晶シリコンに比べて、多結晶シリコンのエッチング率
が高いエッチングレシピで実施することを特徴とする請
求項１２〜請求項１７のいずれか一項に記載の単結晶シ
リコンパターン形成方法。 - 【請求項１９】 前記選択シリコンエッチング工程は７
００〜８００℃の温度範囲で実施することを特徴とする
請求項１２〜請求項１８のいずれか一項に記載の単結晶
シリコンパターン形成方法。 - 【請求項２０】 前記選択シリコンエッチング工程は略
７４０℃の温度で実施されることを特徴とする請求項１
２〜請求項１９のいずれか一項に記載の単結晶シリコン
パターン形成方法。 - 【請求項２１】 前記選択シリコンエッチング工程はＨ
ＣｌガスおよびＨ2ガスの混合ガスを用いて実施するこ
とを特徴とする請求項１２〜請求項２０のいずれか一項
に記載の単結晶シリコンパターン形成方法。 - 【請求項２２】 前記絶縁膜スペーサを形成する段階後
に、 前記ゲートパターンおよび前記絶縁膜スペーサにより露
出された前記半導体基板に不純物イオンを注入してソー
ス／ドレイン接合領域を形成する段階をさらに含み、 前記単結晶シリコンは前記ソース／ドレイン接合領域上
で成長されることを特徴とする請求項１２〜請求項２１
のいずれか一項に記載の単結晶シリコンパターン形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0031031A KR100430404B1 (ko) | 2001-06-02 | 2001-06-02 | 구조 선택적 에피택시얼 성장 기술 및 선택적 실리콘 식각기술을 사용한 단결정 실리콘 패턴 형성 방법 |
| KR2001-031031 | 2001-06-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003045802A true JP2003045802A (ja) | 2003-02-14 |
Family
ID=19710337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002147968A Pending JP2003045802A (ja) | 2001-06-02 | 2002-05-22 | 構造選択エピタキシヤル成長技術および選択シリコンエッチング技術を用いた単結晶シリコンパターン形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020192930A1 (ja) |
| JP (1) | JP2003045802A (ja) |
| KR (1) | KR100430404B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009533546A (ja) * | 2006-03-17 | 2009-09-17 | アプライド マテリアルズ インコーポレイテッド | 選択的堆積 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040000017A (ko) * | 2002-06-19 | 2004-01-03 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| KR100549579B1 (ko) * | 2004-06-14 | 2006-02-08 | 주식회사 하이닉스반도체 | 셀 트랜지스터의 제조 방법 |
| US7855126B2 (en) * | 2004-06-17 | 2010-12-21 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same |
| KR100593736B1 (ko) * | 2004-06-17 | 2006-06-28 | 삼성전자주식회사 | 단결정 반도체 상에 선택적으로 에피택시얼 반도체층을형성하는 방법들 및 이를 사용하여 제조된 반도체 소자들 |
| US7361563B2 (en) * | 2004-06-17 | 2008-04-22 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device using a selective epitaxial growth technique |
| KR100607409B1 (ko) * | 2004-08-23 | 2006-08-02 | 삼성전자주식회사 | 기판 식각 방법 및 이를 이용한 반도체 장치 제조 방법 |
| US7682940B2 (en) | 2004-12-01 | 2010-03-23 | Applied Materials, Inc. | Use of Cl2 and/or HCl during silicon epitaxial film formation |
| KR100611108B1 (ko) * | 2005-01-13 | 2006-08-09 | 삼성전자주식회사 | 박막 형성 방법 |
| KR100707882B1 (ko) * | 2005-12-14 | 2007-04-13 | 삼성전자주식회사 | 선택적 에피택시얼 성장 방법 |
| FR2900277B1 (fr) * | 2006-04-19 | 2008-07-11 | St Microelectronics Sa | Procede de formation d'une portion monocristalline a base de silicium |
| US7803690B2 (en) | 2006-06-23 | 2010-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxy silicon on insulator (ESOI) |
| JP2011049366A (ja) * | 2009-08-27 | 2011-03-10 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR101714003B1 (ko) | 2010-03-19 | 2017-03-09 | 삼성전자 주식회사 | 패시티드 반도체패턴을 갖는 반도체소자 형성방법 및 관련된 소자 |
-
2001
- 2001-06-02 KR KR10-2001-0031031A patent/KR100430404B1/ko not_active IP Right Cessation
- 2001-11-05 US US09/985,616 patent/US20020192930A1/en not_active Abandoned
-
2002
- 2002-05-22 JP JP2002147968A patent/JP2003045802A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009533546A (ja) * | 2006-03-17 | 2009-09-17 | アプライド マテリアルズ インコーポレイテッド | 選択的堆積 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020192930A1 (en) | 2002-12-19 |
| KR20020092126A (ko) | 2002-12-11 |
| KR100430404B1 (ko) | 2004-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI344212B (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| JP2001244437A (ja) | 半導体素子の製造方法 | |
| JP2003178975A (ja) | 半導体装置及びその製造方法 | |
| JP2003045802A (ja) | 構造選択エピタキシヤル成長技術および選択シリコンエッチング技術を用いた単結晶シリコンパターン形成方法 | |
| JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
| CN116013962B (zh) | 半导体器件的制备方法 | |
| KR20030021374A (ko) | 반도체소자의 제조방법 | |
| KR19980071514A (ko) | 반도체장치 및 그의 제조방법 | |
| KR20010009810A (ko) | 실리콘-게르마늄 에피택셜층을 이용한 트렌치 소자분리방법 | |
| JPS63174366A (ja) | 半導体装置の製造方法 | |
| CN103633027A (zh) | 一种形成源漏区双外延层的方法 | |
| TW564559B (en) | Method for fabricating heterojunction bipolar transistors | |
| JPH02194620A (ja) | 半導体薄膜の結晶成長方法 | |
| KR20020028488A (ko) | 에피층 성장 방법 및 이를 이용한 트랜지스터 제조 방법 | |
| JPS60193379A (ja) | 低抵抗単結晶領域形成方法 | |
| JP2000100931A (ja) | 半導体装置及びその製造方法 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| TW200945448A (en) | Semiconductor device and method for manufacturing the same | |
| JPH0113210B2 (ja) | ||
| JPS63192223A (ja) | 半導体装置の製造方法 | |
| JPH03227023A (ja) | バイポーラ・トランジスタの製造方法 | |
| JPS60752A (ja) | 半導体装置の製造方法 | |
| JPH04286335A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| JP3104658B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |