JP3103629B2 - 砒化化合物半導体装置の製造方法 - Google Patents
砒化化合物半導体装置の製造方法Info
- Publication number
- JP3103629B2 JP3103629B2 JP03289701A JP28970191A JP3103629B2 JP 3103629 B2 JP3103629 B2 JP 3103629B2 JP 03289701 A JP03289701 A JP 03289701A JP 28970191 A JP28970191 A JP 28970191A JP 3103629 B2 JP3103629 B2 JP 3103629B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- arsenic
- semiconductor substrate
- arsenide compound
- arsenide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスライス面内の活性化率
を均一化することのできる砒化化合物半導体装置の製造
方法に関するものである。
を均一化することのできる砒化化合物半導体装置の製造
方法に関するものである。
【０００２】
【従来の技術】一般に、砒化化合物基板、たとえば砒化
ガリウム基板を用いる半導体装置においては、基板内に
シリコン等のイオンを注入し、活性層を形成する必要が
ある。活性層を形成する際、基板中の砒素イオンと注入
されたシリコンイオンとの置換を促進するために、高温
処理（いわゆるアニール）を施す。このとき、ガリウム
に比べて砒素の蒸発温度が低いため、アニール時の熱に
よって基板表面の砒素が蒸発し、これが活性化率の低下
をひきおこす。
ガリウム基板を用いる半導体装置においては、基板内に
シリコン等のイオンを注入し、活性層を形成する必要が
ある。活性層を形成する際、基板中の砒素イオンと注入
されたシリコンイオンとの置換を促進するために、高温
処理（いわゆるアニール）を施す。このとき、ガリウム
に比べて砒素の蒸発温度が低いため、アニール時の熱に
よって基板表面の砒素が蒸発し、これが活性化率の低下
をひきおこす。
【０００３】そこで、通常はイオン注入後の基板を、砒
素を含みかつ１気圧あるいは２気圧程度の圧力（この圧
力を砒素圧という）の雰囲気中に置いてアニールを行
う。砒素圧を、砒素の解離圧（砒素が分解をはじめる圧
力）以上に設定すれば、砒素の蒸発を防ぐことができ
る。
素を含みかつ１気圧あるいは２気圧程度の圧力（この圧
力を砒素圧という）の雰囲気中に置いてアニールを行
う。砒素圧を、砒素の解離圧（砒素が分解をはじめる圧
力）以上に設定すれば、砒素の蒸発を防ぐことができ
る。
【０００４】また、基板の表面にシリコン酸化膜やプラ
ズマ窒化膜からなるキャップを形成し、このキャップに
よってアニール時の砒素の蒸発を防ぐ方法も知られてい
る。
ズマ窒化膜からなるキャップを形成し、このキャップに
よってアニール時の砒素の蒸発を防ぐ方法も知られてい
る。
【０００５】
【発明が解決しようとする課題】ところが、砒素圧を加
える方法では、砒素を含むガスをスライス表面全域に均
一に供給することが困難である。しかも砒素はスライス
面内で均一に蒸発するのではなく、ディスロケーション
部分で多量に蒸発する。このようなガス流量制御の困難
性と、砒素の蒸発分布の不均一性とにより、スライスの
全面にわたって砒素の蒸発を均一に防止することはきわ
めて困難である。
える方法では、砒素を含むガスをスライス表面全域に均
一に供給することが困難である。しかも砒素はスライス
面内で均一に蒸発するのではなく、ディスロケーション
部分で多量に蒸発する。このようなガス流量制御の困難
性と、砒素の蒸発分布の不均一性とにより、スライスの
全面にわたって砒素の蒸発を均一に防止することはきわ
めて困難である。
【０００６】一方、基板表面をシリコン酸化膜やプラズ
マ窒化膜からなるキャップで覆う方法では、シリコン酸
化膜やプラズマ窒化膜の膜質（膜内の水素の量やピンホ
ールの存在）によって砒素の蒸発が不均一になり、活性
化率が不均一になる。
マ窒化膜からなるキャップで覆う方法では、シリコン酸
化膜やプラズマ窒化膜の膜質（膜内の水素の量やピンホ
ールの存在）によって砒素の蒸発が不均一になり、活性
化率が不均一になる。
【０００７】本発明はこのような従来の問題を解決する
砒化化合物半導体装置の製造方法を提供するものであ
る。
砒化化合物半導体装置の製造方法を提供するものであ
る。
【０００８】
【課題を解決するための手段】本発明は、砒化化合物半
導体基板の所定の領域にイオン注入層を形成する工程
と、前記砒化化合物半導体基板をウエット処理し、前記
砒化化合物半導体基板表面に砒素を多量に含む砒素面を
形成する工程と、前記砒化化合物半導体基板を熱処理
し、前記イオン注入層を活性層に変える工程とを備え
て、前記ウエット処理はフッ酸およびリン酸のいずれか
を用いることを特徴とする。
導体基板の所定の領域にイオン注入層を形成する工程
と、前記砒化化合物半導体基板をウエット処理し、前記
砒化化合物半導体基板表面に砒素を多量に含む砒素面を
形成する工程と、前記砒化化合物半導体基板を熱処理
し、前記イオン注入層を活性層に変える工程とを備え
て、前記ウエット処理はフッ酸およびリン酸のいずれか
を用いることを特徴とする。
【０００９】また、本発明は、砒化化合物半導体基板の
所定の領域にイオン注入層を形成する工程と、前記砒化
化合物半導体基板をウエット処理し、前記砒化化合物半
導体基板表面に砒素を多量に含む砒素面を形成する工程
と、前記砒化化合物半導体基板表面にキャップを形成す
る工程と、前記砒化化合物半導体基板を熱処理し、前記
イオン注入層を活性層に変える工程と、前記キャップを
除去する工程とを備えて、前記ウエット処理はフッ酸お
よびリン酸のいずれかを用いることを、前記キャップは
酸化膜およびチッ化膜のいずれかで構成することを特徴
とする。
所定の領域にイオン注入層を形成する工程と、前記砒化
化合物半導体基板をウエット処理し、前記砒化化合物半
導体基板表面に砒素を多量に含む砒素面を形成する工程
と、前記砒化化合物半導体基板表面にキャップを形成す
る工程と、前記砒化化合物半導体基板を熱処理し、前記
イオン注入層を活性層に変える工程と、前記キャップを
除去する工程とを備えて、前記ウエット処理はフッ酸お
よびリン酸のいずれかを用いることを、前記キャップは
酸化膜およびチッ化膜のいずれかで構成することを特徴
とする。
【００１０】
【作用】このようにすれば、アニール時の熱によってイ
オン注入層内にある砒素が蒸発するのを抑えることがで
きる。このため、注入イオンと砒化化合物を構成する砒
素以外のイオンとの置換が十分におこなわれ、砒化化合
物半導体装置の活性化率の低下を防ぐことができる。ま
た基板全域にわたって活性化率を均一化することができ
る。
オン注入層内にある砒素が蒸発するのを抑えることがで
きる。このため、注入イオンと砒化化合物を構成する砒
素以外のイオンとの置換が十分におこなわれ、砒化化合
物半導体装置の活性化率の低下を防ぐことができる。ま
た基板全域にわたって活性化率を均一化することができ
る。
【００１１】
【実施例】本発明の実施例を添付の図面を参照して説明
する。
する。
【００１２】図１（ａ）〜（ｅ）は、本発明の第１の実
施例における砒化化合物半導体装置の製造方法を示す工
程断面図である。
施例における砒化化合物半導体装置の製造方法を示す工
程断面図である。
【００１３】まず、図１（ａ）に示すように、半絶縁性
の砒化ガリウム基板１の表面に、イオン注入時のマスク
となる酸化膜２を化学蒸着法で形成する。
の砒化ガリウム基板１の表面に、イオン注入時のマスク
となる酸化膜２を化学蒸着法で形成する。
【００１４】次に、図１（ｂ）に示すように、酸化膜２
の一部にイオン注入用の窓３をあけ、この窓３を通して
基板１内にシリコンイオンを注入する。その結果、基板
１内にシリコンイオン注入層４が形成される。
の一部にイオン注入用の窓３をあけ、この窓３を通して
基板１内にシリコンイオンを注入する。その結果、基板
１内にシリコンイオン注入層４が形成される。
【００１５】その後、イオン注入用の酸化膜２を除去す
る。この状態では基板１の内部に砒素イオンとガリウム
イオンが規則正しく配列されている。ここまでの処理は
従来の製造方法と同じである。
る。この状態では基板１の内部に砒素イオンとガリウム
イオンが規則正しく配列されている。ここまでの処理は
従来の製造方法と同じである。
【００１６】この状態から、基板１をリン酸溶液中に浸
すと、基板１の表面付近にあるガリウム原子がリン酸溶
液に溶ける。その結果、基板１の表面が約数十オングス
トロームの厚さにわたって、砒素が多量に含まれた砒素
面５となる。
すと、基板１の表面付近にあるガリウム原子がリン酸溶
液に溶ける。その結果、基板１の表面が約数十オングス
トロームの厚さにわたって、砒素が多量に含まれた砒素
面５となる。
【００１７】このように基板１の表面を砒素面５とした
後に、基板１に高温処理（アニール）を施す。アニール
時の熱により、イオン注入層４内にあるガリウムイオン
がシリコンイオンに置換され、活性層６が形成される。
後に、基板１に高温処理（アニール）を施す。アニール
時の熱により、イオン注入層４内にあるガリウムイオン
がシリコンイオンに置換され、活性層６が形成される。
【００１８】この過程で、アニール時の熱により砒素面
５内にある砒素が蒸発し、アニールが終了した時点で
は、図１（ｄ）に示すように砒素面５が消失するが、イ
オン注入層４内にある砒素はほとんど蒸発しない。この
ため、活性層６の活性化率は低下しない。また基板１の
表面全域に砒素面５を形成するため、活性化率の不均一
性も改善される。
５内にある砒素が蒸発し、アニールが終了した時点で
は、図１（ｄ）に示すように砒素面５が消失するが、イ
オン注入層４内にある砒素はほとんど蒸発しない。この
ため、活性層６の活性化率は低下しない。また基板１の
表面全域に砒素面５を形成するため、活性化率の不均一
性も改善される。
【００１９】その後、図１（ｅ）に示すように、基板１
の表面に酸化膜、窒化膜等からなる保護膜７を形成し、
その一部に窓を設ける。この窓内に電極８を形成し、こ
の電極８と活性化層６とをオーミック接続することによ
り、砒化ガリウムホール素子が実現できる。
の表面に酸化膜、窒化膜等からなる保護膜７を形成し、
その一部に窓を設ける。この窓内に電極８を形成し、こ
の電極８と活性化層６とをオーミック接続することによ
り、砒化ガリウムホール素子が実現できる。
【００２０】図２（ａ）〜（ｅ）は、本発明の第２の実
施例における砒化化合物半導体装置の製造方法を示す工
程断面図である。図２（ａ）〜（ｅ）において、図１
（ａ）〜（ｅ）と同一の部分は同一の参照番号で示して
いる。
施例における砒化化合物半導体装置の製造方法を示す工
程断面図である。図２（ａ）〜（ｅ）において、図１
（ａ）〜（ｅ）と同一の部分は同一の参照番号で示して
いる。
【００２１】図２（ａ）〜（ｅ）において、図１（ａ）
〜（ｅ）と異なる点は以下の通りである。
〜（ｅ）と異なる点は以下の通りである。
【００２２】図２（ｃ）に示すように、基板１の表面に
砒素面５を形成した後、その表面をシリコン酸化膜、プ
ラズマ窒化膜等からなるキャップ９で覆い、この状態で
アニール処理を施す。このようにすれば、キャップ９に
よってアニール時の熱による砒素の蒸発が抑制される。
その結果、活性化率は一層高まり、活性化率の不均一性
はさらに改善される。
砒素面５を形成した後、その表面をシリコン酸化膜、プ
ラズマ窒化膜等からなるキャップ９で覆い、この状態で
アニール処理を施す。このようにすれば、キャップ９に
よってアニール時の熱による砒素の蒸発が抑制される。
その結果、活性化率は一層高まり、活性化率の不均一性
はさらに改善される。
【００２３】図３（ａ）、（ｂ）は本発明の第１の実施
例と従来例の効果を比較して示すものであり、スライス
上の予め定められた点でドレインーソース電流（Ｉｄｓ
ｓ［ｍＡ］）を測定し、各ドレインーソース電流値をも
つ点の個数（Ｎｕｍｂｅｒ［ｐｃｓ］）を縦軸にプロッ
トしたものである。
例と従来例の効果を比較して示すものであり、スライス
上の予め定められた点でドレインーソース電流（Ｉｄｓ
ｓ［ｍＡ］）を測定し、各ドレインーソース電流値をも
つ点の個数（Ｎｕｍｂｅｒ［ｐｃｓ］）を縦軸にプロッ
トしたものである。
【００２４】図３（ａ）に示すように、従来の方法で製
造したスライスではドレインーソース電流値が大きくば
らついている。
造したスライスではドレインーソース電流値が大きくば
らついている。
【００２５】これに対し、図３（ｂ）に示すように、本
発明の第１の実施例で製造したスライスでは、ドレイン
ーソース電流値のばらつきが少なく、２０〜３０ｍＡ付
近に集中している。
発明の第１の実施例で製造したスライスでは、ドレイン
ーソース電流値のばらつきが少なく、２０〜３０ｍＡ付
近に集中している。
【００２６】図３（ａ）、（ｂ）から、アニールの前に
基板１の表面を砒素面５にすれば、活性化率の均一化が
図れることがわかる。
基板１の表面を砒素面５にすれば、活性化率の均一化が
図れることがわかる。
【００２７】なお、実施例では半絶縁性砒化ガリウム基
板を例にとって説明したが、半絶縁性砒化ガリウム基板
に限らず砒化化合物基板であれば何でもよい。
板を例にとって説明したが、半絶縁性砒化ガリウム基板
に限らず砒化化合物基板であれば何でもよい。
【００２８】また、実施例ではリン酸溶液を用いてガリ
ウムを溶融したが、砒化化合物中の砒素以外の元素を溶
解するものなら何でもよい。たとえばフッ酸中にスライ
スを３０ー４０分程度浸漬し、砒素以外の元素を溶解し
てもよい。
ウムを溶融したが、砒化化合物中の砒素以外の元素を溶
解するものなら何でもよい。たとえばフッ酸中にスライ
スを３０ー４０分程度浸漬し、砒素以外の元素を溶解し
てもよい。
【００２９】また、リン酸、フッ酸等の溶液中にスライ
スを浸漬して砒素面５を形成した後、スライスを水洗す
ると、砒化化合物が親水性であるため、水への浸漬時間
によって特性がばらつくことがある。したがって砒素面
５を形成した後、ガスによる乾燥処理を施すことが望ま
しい。このようにすれば、特性のばらつきの少ない、一
層均一性のよい砒化化合物半導体装置が得られる。
スを浸漬して砒素面５を形成した後、スライスを水洗す
ると、砒化化合物が親水性であるため、水への浸漬時間
によって特性がばらつくことがある。したがって砒素面
５を形成した後、ガスによる乾燥処理を施すことが望ま
しい。このようにすれば、特性のばらつきの少ない、一
層均一性のよい砒化化合物半導体装置が得られる。
【００３０】
【発明の効果】本発明は、砒化化合物半導体基板の所定
の領域にイオン注入層を形成した後、砒化化合物半導体
基板の表面に砒素を多量に含む砒素面を形成し、その後
砒化化合物半導体基板にアニールを施すか、あるいは砒
素面の表面をさらに酸化膜や窒化膜からなるキャップで
覆い、その後砒化化合物半導体基板にアニールを施すも
のであるから、アニール時の熱によってイオン注入層内
にある砒素が蒸発するのを抑えることができる。このた
め、注入イオンと砒化化合物を構成する砒素以外のイオ
ンとの置換が十分におこなわれ、砒化化合物半導体装置
の活性化率の低下を防ぐことができる。また基板全域に
わたって活性化率を均一化することができる。
の領域にイオン注入層を形成した後、砒化化合物半導体
基板の表面に砒素を多量に含む砒素面を形成し、その後
砒化化合物半導体基板にアニールを施すか、あるいは砒
素面の表面をさらに酸化膜や窒化膜からなるキャップで
覆い、その後砒化化合物半導体基板にアニールを施すも
のであるから、アニール時の熱によってイオン注入層内
にある砒素が蒸発するのを抑えることができる。このた
め、注入イオンと砒化化合物を構成する砒素以外のイオ
ンとの置換が十分におこなわれ、砒化化合物半導体装置
の活性化率の低下を防ぐことができる。また基板全域に
わたって活性化率を均一化することができる。
【図１】本発明の第１の実施例における砒化化合物半導
体装置の製造方法を示す工程断面図
体装置の製造方法を示す工程断面図
【図２】本発明の第２の実施例における砒化化合物半導
体装置の製造方法を示す工程断面図
体装置の製造方法を示す工程断面図
【図３】従来例と本発明の第１の実施例の効果の違いを
説明するための測定結果を示す図
説明するための測定結果を示す図
１ 砒化ガリウム半導体基板 ２ マスク用の酸化膜 ３ 窓 ４ イオン注入層 ５ 砒素面 ６ 活性層 ７ 保護膜 ８ 電極
フロントページの続き (72)発明者 橋本 秀卓 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (72)発明者 梅鉢 昭太郎 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (72)発明者 古池 進 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 昭63−187622（ＪＰ，Ａ) 特開 昭63−116421（ＪＰ，Ａ) 特開 平２−25021（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/265
Claims (4)
- 【請求項１】 砒化化合物半導体基板の所定の領域にイ
オン注入層を形成する工程と、前記砒化化合物半導体基
板をウエット処理し、前記砒化化合物半導体基板表面に
砒素を多量に含む砒素面を形成する工程と、前記砒化化
合物半導体基板を熱処理し、前記イオン注入層を活性層
に変える工程とを備えて、前記ウエット処理はフッ酸お
よびリン酸のいずれかを用いることを特徴とする砒化化
合物半導体装置の製造方法。 - 【請求項２】 ウエット処理後、砒化化合物半導体基板
をガスにより乾燥処理することを特徴とする請求項１に
記載の砒化化合物半導体装置の製造方法。 - 【請求項３】 砒化化合物半導体基板の所定の領域にイ
オン注入層を形成する工程と、前記砒化化合物半導体基
板をウエット処理し、前記砒化化合物半導体基板表面に
砒素を多量に含む砒素面を形成する工程と、前記砒化化
合物半導体基板表面にキャップを形成する工程と、前記
砒化化合物半導体基板を熱処理し、前記イオン注入層を
活性層に変える工程と、前記キャップを除去する工程と
を備えて、前記ウエット処理はフッ酸およびリン酸のい
ずれかを用いることを、前記キャップは酸化膜およびチ
ッ化膜のいずれかで構成することを特徴とする砒化化合
物半導体装置の製造方法。 - 【請求項４】 ウエット処理後、砒化化合物半導体基板
をガスにより乾燥処理することを特徴とする請求項３記
載の砒化化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03289701A JP3103629B2 (ja) | 1990-11-08 | 1991-11-06 | 砒化化合物半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30435090 | 1990-11-08 | ||
| JP2-304350 | 1990-11-08 | ||
| JP03289701A JP3103629B2 (ja) | 1990-11-08 | 1991-11-06 | 砒化化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056864A JPH056864A (ja) | 1993-01-14 |
| JP3103629B2 true JP3103629B2 (ja) | 2000-10-30 |
Family
ID=26557697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03289701A Expired - Fee Related JP3103629B2 (ja) | 1990-11-08 | 1991-11-06 | 砒化化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3103629B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429031A (zh) * | 2019-08-22 | 2019-11-08 | 北京工业大学 | 一种降低砷化镓薄膜材料中缺陷的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101548190A (zh) * | 2006-12-18 | 2009-09-30 | 应用材料股份有限公司 | 低能量、高剂量砷、磷与硼注入晶片的安全处理 |
-
1991
- 1991-11-06 JP JP03289701A patent/JP3103629B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429031A (zh) * | 2019-08-22 | 2019-11-08 | 北京工业大学 | 一种降低砷化镓薄膜材料中缺陷的方法 |
| CN110429031B (zh) * | 2019-08-22 | 2021-10-15 | 北京工业大学 | 一种降低砷化镓薄膜材料中缺陷的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056864A (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5387541A (en) | Method of making silicon-on-porous-silicon by ion implantation | |
| US4330569A (en) | Method for conditioning nitride surface | |
| US4105805A (en) | Formation of metal nitride oxide semiconductor (MNOS) by ion implantation of oxygen through a silicon nitride layer | |
| JPS5910589B2 (ja) | モノリシック集積ｉ↑２ｌ回路のプレ−ナ拡散方法 | |
| US5639344A (en) | Etching material and etching process | |
| CA1061015A (en) | Fabrication of a semiconductor device of indium antimonide | |
| US5683946A (en) | Method for manufacturing fluorinated gate oxide layer | |
| JP3103629B2 (ja) | 砒化化合物半導体装置の製造方法 | |
| JPS6133253B2 (ja) | ||
| US5196370A (en) | Method of manufacturing an arsenic-including compound semiconductor device | |
| US4536223A (en) | Method of lowering contact resistance of implanted contact regions | |
| JPS6047428A (ja) | 半導体装置の製造方法 | |
| US4673446A (en) | Method of forming thermally stable high resistivity regions in n-type indium phosphide by oxygen implantation | |
| JPH0212875A (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JPH07263436A (ja) | シリコン基板の酸化方法 | |
| GB2300517A (en) | Method of manufacturing a semiconductor device | |
| JP2906490B2 (ja) | 半導体装置の製造方法 | |
| JPS59194438A (ja) | 半導体装置のメサ台形成方法 | |
| JPH1140776A (ja) | 半導体装置の製造方法 | |
| JP3095928B2 (ja) | 化合物半導体の製造方法 | |
| JPH04370930A (ja) | 半導体装置の製造方法 | |
| JPH0329293B2 (ja) | ||
| JPS58212132A (ja) | 化合物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070825 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |