JPS61144822A - GaAs導電層の形成方法 - Google Patents
GaAs導電層の形成方法Info
- Publication number
- JPS61144822A JPS61144822A JP26890884A JP26890884A JPS61144822A JP S61144822 A JPS61144822 A JP S61144822A JP 26890884 A JP26890884 A JP 26890884A JP 26890884 A JP26890884 A JP 26890884A JP S61144822 A JPS61144822 A JP S61144822A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- implanted
- annealing
- ion
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000000137 annealing Methods 0.000 claims abstract description 41
- 230000001681 protective effect Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 15
- 230000003213 activating effect Effects 0.000 claims abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 24
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000010494 dissociation reaction Methods 0.000 abstract description 3
- 230000005593 dissociations Effects 0.000 abstract description 3
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 8
- -1 arsenic ions Chemical class 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法に関し、更に詳細にけG
aAs半導体におけるP型あるいI′in型導電層の形
成方法に関するものである。
aAs半導体におけるP型あるいI′in型導電層の形
成方法に関するものである。
〈発明の概要〉
本発明はGaAs基板にイオン注入されたP型またはn
型不純物を保護膜付アニールによって活性化させてP型
またはn型導電層を形成するに際し、アニール前にアニ
ール用保護膜中に砒素をイオン注入することによって、
電気的特性に優れたP型またはn型導電層を得るように
したものである。
型不純物を保護膜付アニールによって活性化させてP型
またはn型導電層を形成するに際し、アニール前にアニ
ール用保護膜中に砒素をイオン注入することによって、
電気的特性に優れたP型またはn型導電層を得るように
したものである。
〈従来の技術〉
一般にGaAs半導体にイオン注入法を適用した場合、
注入時に誘起された格子欠陥が、その後の熱処理によっ
ても完全には回復せず、又、更に不都合なことには、熱
処理時に砒素やガリウムが抜は出していくために基板結
晶内に多量の空孔が発生し、これら、或いはこれらと注
入不純物、これらと基板原子との結合によって生じた複
合欠陥が、アクセプタやドナーとして作用するため、得
られたイオン注入層の特性は注入不純物の特性で決定さ
れるものと異なって複雑な挙動を示すことが多い。そこ
で、このような基板原子の抜は出しによる空孔の発生を
抑え、同時に注入不純物の抜は出しをも抑えて注入層の
高品質化を図る目的で、注入層の表面に絶縁性保護膜を
被覆して結晶性の熱回復を行う、キャップアニール法が
考案されてきた。
注入時に誘起された格子欠陥が、その後の熱処理によっ
ても完全には回復せず、又、更に不都合なことには、熱
処理時に砒素やガリウムが抜は出していくために基板結
晶内に多量の空孔が発生し、これら、或いはこれらと注
入不純物、これらと基板原子との結合によって生じた複
合欠陥が、アクセプタやドナーとして作用するため、得
られたイオン注入層の特性は注入不純物の特性で決定さ
れるものと異なって複雑な挙動を示すことが多い。そこ
で、このような基板原子の抜は出しによる空孔の発生を
抑え、同時に注入不純物の抜は出しをも抑えて注入層の
高品質化を図る目的で、注入層の表面に絶縁性保護膜を
被覆して結晶性の熱回復を行う、キャップアニール法が
考案されてきた。
又、一方では基板原子、特に砒素の抜は出しに着目して
、これを積極的に抑制する方法として、保護膜を用いる
ことなく、直接砒素圧雰囲気下で結晶性熱回復を行うキ
ャップレスアニール法が考案されている。
、これを積極的に抑制する方法として、保護膜を用いる
ことなく、直接砒素圧雰囲気下で結晶性熱回復を行うキ
ャップレスアニール法が考案されている。
更に、GaAs基板に、予めガリウムや砒素を適量注入
しておき、アニール中に失われる基板原子を補償すると
いうアニール方法も考案されている〇〈発明が解決しよ
うとする問題点〉 しかし、前二者の方法による基板原子の抜は出しの抑制
は未だ十分ではなく、GaAs表面付近に基板原子の抜
は出しに起因すると考えられる空乏層領域やキャリア濃
度の低い領域が存在することが知られている( App
、命Phys 、Le t t、、 45(1984)
、 95等)。
しておき、アニール中に失われる基板原子を補償すると
いうアニール方法も考案されている〇〈発明が解決しよ
うとする問題点〉 しかし、前二者の方法による基板原子の抜は出しの抑制
は未だ十分ではなく、GaAs表面付近に基板原子の抜
は出しに起因すると考えられる空乏層領域やキャリア濃
度の低い領域が存在することが知られている( App
、命Phys 、Le t t、、 45(1984)
、 95等)。
また、後者の方法ではガリウムや砒素の注入のためGa
As基板が必要以上に損傷をうけ、結晶性の回復により
高温あるいけより長時間のアニールを必要とし、従って
不純物原子の熱拡散が助長され、キャリア濃度プロファ
イルが設定したプロファイルから大きくずれるといった
問題があった。
As基板が必要以上に損傷をうけ、結晶性の回復により
高温あるいけより長時間のアニールを必要とし、従って
不純物原子の熱拡散が助長され、キャリア濃度プロファ
イルが設定したプロファイルから大きくずれるといった
問題があった。
本発明は、上記の問題点を解決すべく、上述のキャップ
アニール法に改良を加え、電気的特性に優れたP型又は
n型導電層を形成し得るようにすることを目的としたも
のである。
アニール法に改良を加え、電気的特性に優れたP型又は
n型導電層を形成し得るようにすることを目的としたも
のである。
く問題点を解決するための手段〉
上記した従来の問題点を解決するため、本発明けGaA
s基板にイオン注入されたP型あるいrfin型不純物
を保Wl膜付アニールによって活性化させてP型あるい
はn型導電層を形成する工程において、アニール前にア
ニール用保護膜中に砒素をイオン注入するように構成し
ている。
s基板にイオン注入されたP型あるいrfin型不純物
を保Wl膜付アニールによって活性化させてP型あるい
はn型導電層を形成する工程において、アニール前にア
ニール用保護膜中に砒素をイオン注入するように構成し
ている。
く作用〉
本発明においてはアニール用保護膜中に予め砒素イオン
を注入しているため、これによってアニール処理時にお
ける基板の砒素原子の外拡散(熱解離)が極少化され、
イオン注入層の電気的特性が改善されることになる。
を注入しているため、これによってアニール処理時にお
ける基板の砒素原子の外拡散(熱解離)が極少化され、
イオン注入層の電気的特性が改善されることになる。
〈実施例〉
以下、本発明の一実施例を図面を参照して詳細に説明す
る。
る。
第1図は砒素及び導電層形成用不純物の分布を示す図で
あり、本発明のGaAs導電層の形成方法におけるアニ
ール工程は以下のように行なう。
あり、本発明のGaAs導電層の形成方法におけるアニ
ール工程は以下のように行なう。
まず、半絶縁性GaAs基板3に導電層形成のための不
純物、例えばP型の場合はZn+イオンを、n型の場合
H8i”(オンをそれぞれイオン注入し、イオン注入層
(半絶縁性GaAs基板3中の不純物注入層)2を形成
する。その後、GaAs基板上にアニール用保護膜1と
して、例えばプラズマCVD法による窒化シリコン膜を
適当な厚さ付着する。
純物、例えばP型の場合はZn+イオンを、n型の場合
H8i”(オンをそれぞれイオン注入し、イオン注入層
(半絶縁性GaAs基板3中の不純物注入層)2を形成
する。その後、GaAs基板上にアニール用保護膜1と
して、例えばプラズマCVD法による窒化シリコン膜を
適当な厚さ付着する。
次にアニール用保護膜1中にAs+ イオンを注入する
。As+イオンの加速電圧は、主として付着したアニー
ル用保護膜1中にAs+イオンが注入されるように、ア
ニール用保護膜1の厚さを考慮して決める必要があり、
例えばアニール用保護膜1の厚さの1/2 のところで
砒素の濃度が最大となるように選べば良い。この時Ga
As基板3はAs+ イオン注入による損傷をほとんど
うけないため、注入不純物を活性化させるのに必要なア
ニールのみを行えば良い。次にアニールを行い、不純物
注入層2内の注入不純物を活性化させて、P型又はn型
導電層をそれぞれ形成する。
。As+イオンの加速電圧は、主として付着したアニー
ル用保護膜1中にAs+イオンが注入されるように、ア
ニール用保護膜1の厚さを考慮して決める必要があり、
例えばアニール用保護膜1の厚さの1/2 のところで
砒素の濃度が最大となるように選べば良い。この時Ga
As基板3はAs+ イオン注入による損傷をほとんど
うけないため、注入不純物を活性化させるのに必要なア
ニールのみを行えば良い。次にアニールを行い、不純物
注入層2内の注入不純物を活性化させて、P型又はn型
導電層をそれぞれ形成する。
なお、第1図において、4aアニール用保護膜中に注入
された砒素の原子#変分布を示す曲線、5は半絶縁性G
aAs基板中に注入された不純物原子の濃度分布を示す
曲線である。
された砒素の原子#変分布を示す曲線、5は半絶縁性G
aAs基板中に注入された不純物原子の濃度分布を示す
曲線である。
本発明のアニール方法は、アニール用保護膜中に注入さ
れた砒素の効果により、基板原子の抜は出し防止効果が
従来のキャップアニールに比べてすぐれているため、表
面付近の空乏層領域やキヤ第2図はn型不純物として半
絶縁性GaAs基板3中に@4”Si+ イオンを50
KeV、 Zl x1013ar3及び150KeV
;79XIQ”c*’ で二段注入した場合の不純物
注入層2のキャリア濃度プロファイルを示したものであ
る。
れた砒素の効果により、基板原子の抜は出し防止効果が
従来のキャップアニールに比べてすぐれているため、表
面付近の空乏層領域やキヤ第2図はn型不純物として半
絶縁性GaAs基板3中に@4”Si+ イオンを50
KeV、 Zl x1013ar3及び150KeV
;79XIQ”c*’ で二段注入した場合の不純物
注入層2のキャリア濃度プロファイルを示したものであ
る。
アニール用保護膜1としてP−CVD法でSiNx膜を
700X形成する。次に、その保護膜lにAs+ イオ
ンを注入しないサンプルと、保護膜1の中央深さで最大
濃度となるようにAs イオンを90 KeVでlX
l014個−2注入したサンプルとを用意し、それぞれ
につき窒素中830℃30分のアニールを行った。
700X形成する。次に、その保護膜lにAs+ イオ
ンを注入しないサンプルと、保護膜1の中央深さで最大
濃度となるようにAs イオンを90 KeVでlX
l014個−2注入したサンプルとを用意し、それぞれ
につき窒素中830℃30分のアニールを行った。
第2図において、砒素を注入しないサンプルのキャリア
濃度プロファイルは白丸で、砒素を注入したサンプルの
キャリア濃度プロファイルは黒丸で示している。また、
点線はLSS理論により計算した注入H8i原子の濃度
プロファイルである。
濃度プロファイルは白丸で、砒素を注入したサンプルの
キャリア濃度プロファイルは黒丸で示している。また、
点線はLSS理論により計算した注入H8i原子の濃度
プロファイルである。
このfa2図より明らかなように、砒素をイオン注入し
ない場合のキャリア濃度プロファイルでは表面付近にキ
ャリア濃度の低下領域が存在しており、表面から約03
μmの深さにわたって、キャリア濃度は9×lO偏 か
らL5X10 aRまでなだらかに変化してゆく。一
方、砒素をイオン注入した場合のキャリア濃度プロファ
イルでは、表面近傍のキャリア濃度の低下領域は存在せ
ず、表面から約03メmの深さにわたってほぼキャリア
濃度が2×1OI8al−3の平坦なプロファイルが得
られており、本発明になる導電層形成方法の有効性が明
らかになっている。
ない場合のキャリア濃度プロファイルでは表面付近にキ
ャリア濃度の低下領域が存在しており、表面から約03
μmの深さにわたって、キャリア濃度は9×lO偏 か
らL5X10 aRまでなだらかに変化してゆく。一
方、砒素をイオン注入した場合のキャリア濃度プロファ
イルでは、表面近傍のキャリア濃度の低下領域は存在せ
ず、表面から約03メmの深さにわたってほぼキャリア
濃度が2×1OI8al−3の平坦なプロファイルが得
られており、本発明になる導電層形成方法の有効性が明
らかになっている。
以上のように、本発明の実施例によれば、アニール用保
護膜中に予め砒素イオン注入を行ない、これによって基
板の砒素原子の外拡散(熱解離)を極少化して、イオン
注入層の電気的特性を改善することが可能となり、特に
、本発明を例えば従来FETのソース・ドレイン用オー
ミック層として低抵抗化が望まれていたn型高濃度層の
形成に適用して所期の低抵抗化を達成することが出来る
。
護膜中に予め砒素イオン注入を行ない、これによって基
板の砒素原子の外拡散(熱解離)を極少化して、イオン
注入層の電気的特性を改善することが可能となり、特に
、本発明を例えば従来FETのソース・ドレイン用オー
ミック層として低抵抗化が望まれていたn型高濃度層の
形成に適用して所期の低抵抗化を達成することが出来る
。
即ち、アニール用保護膜中への砒素イオンの注入量に対
するシートキャリア濃度、シート抵抗。
するシートキャリア濃度、シート抵抗。
易動度の依存性は砒素イオンの注入量が増加するにつれ
てキャリア活性化が促進され、それにつれて易動度は低
下するが、シート抵抗は例えば1014個−2の砒素イ
オンの注入量において最小値となり、低抵抗化の実現が
可能となった。
てキャリア活性化が促進され、それにつれて易動度は低
下するが、シート抵抗は例えば1014個−2の砒素イ
オンの注入量において最小値となり、低抵抗化の実現が
可能となった。
なお、上記実施例においてはアニール用保護膜として窒
化シリコン(SiNx)膜を用いた例について説明した
が、本発明はこれに限定されるものではなく、Sio2
保護膜等の他のアニール用保護膜を用いた場合にも適用
できることは言うまでもない。
化シリコン(SiNx)膜を用いた例について説明した
が、本発明はこれに限定されるものではなく、Sio2
保護膜等の他のアニール用保護膜を用いた場合にも適用
できることは言うまでもない。
〈発明の効果〉
以上詳述した様に、本発明の方法により従来に比べて次
の様な特有の効果が得られる。
の様な特有の効果が得られる。
■ アニール用保護膜中に砒素をイオン注入するするこ
とにより、表面付近にキャリア濃度の低下領域が存在し
ない良好な導電層を形成することが出来る。
とにより、表面付近にキャリア濃度の低下領域が存在し
ない良好な導電層を形成することが出来る。
■ 従来の砒素圧印加キャップレスアニールで必要であ
ったアルシンガス等猛毒性のガスを用いることなく砒素
圧を加えることができるため、作業を安全に行なうこと
が出来る。
ったアルシンガス等猛毒性のガスを用いることなく砒素
圧を加えることができるため、作業を安全に行なうこと
が出来る。
il1図は砒素及び導電層形成用不純物の分布を状態を
示す図、第2図は本発明の詳細な説明するためのキャリ
ア濃度プロファイルの一例を示す図である。 l・・・アニール用保護膜、 2・・・半絶縁性GaAs基板中の不純物注入層、3・
・・半絶縁性GaAs基板、 4・・・アニール用保護膜中に注入された砒素の原子濃
度分布曲線、 5・・・半絶縁性GaAs基板中に注入された不純物原
子の濃度分布曲線。
示す図、第2図は本発明の詳細な説明するためのキャリ
ア濃度プロファイルの一例を示す図である。 l・・・アニール用保護膜、 2・・・半絶縁性GaAs基板中の不純物注入層、3・
・・半絶縁性GaAs基板、 4・・・アニール用保護膜中に注入された砒素の原子濃
度分布曲線、 5・・・半絶縁性GaAs基板中に注入された不純物原
子の濃度分布曲線。
Claims (1)
- 【特許請求の範囲】 1、(a)GaAs基板にイオン注入されたP型あるい
はn型不純物を保護膜付アニールによって活性化させて
P型あるいはn型導電層を形成する工程において、 (b)アニール前にアニール用保護膜中に砒素をイオン
注入する工程と、 (c)その後に保護膜付アニールを行なってP型あるい
はn型不純物を活性化させてP型あるいはn型導電層を
得る工程と (d)を含んでなることを特徴とするGaAs導電層の
形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26890884A JPS61144822A (ja) | 1984-12-19 | 1984-12-19 | GaAs導電層の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26890884A JPS61144822A (ja) | 1984-12-19 | 1984-12-19 | GaAs導電層の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61144822A true JPS61144822A (ja) | 1986-07-02 |
Family
ID=17464936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26890884A Pending JPS61144822A (ja) | 1984-12-19 | 1984-12-19 | GaAs導電層の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61144822A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS642319A (en) * | 1987-06-24 | 1989-01-06 | Nec Corp | Heat treatment |
-
1984
- 1984-12-19 JP JP26890884A patent/JPS61144822A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS642319A (en) * | 1987-06-24 | 1989-01-06 | Nec Corp | Heat treatment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5015593A (en) | Method of manufacturing semiconductor device | |
US4383869A (en) | Method for enhancing electron mobility in GaAs | |
US20040207029A1 (en) | Junction field effect metal oxide compound semiconductor integrated transistor devices | |
US5903037A (en) | GaAs-based MOSFET, and method of making same | |
JPS61144822A (ja) | GaAs導電層の形成方法 | |
JPS62265717A (ja) | ガリウムひ素集積回路用基板の熱処理方法 | |
JPH039612B2 (ja) | ||
JP3035941B2 (ja) | ▲iii▼―▲v▼族化合物半導体装置の製造方法 | |
JPS6043658B2 (ja) | 半導体装置の製造方法 | |
JPS59181066A (ja) | 半導体装置の製造方法 | |
JP3168310B2 (ja) | 半導体デバイスの製造方法 | |
JPS62108516A (ja) | 多結晶半導体膜の固相成長方法 | |
JPH0533527B2 (ja) | ||
JPH0245332B2 (ja) | ||
JPH0758700B2 (ja) | 熱処理法 | |
JPH012319A (ja) | 熱処理法 | |
JPS63308912A (ja) | 半導体装置の製造方法 | |
KR950013798B1 (ko) | 갈륨비소 전계효과 트랜지스터의 채널 활성화방법 | |
JPS6118126A (ja) | p−n接合の形成方法 | |
JPS58148462A (ja) | 化合物半導体記憶素子の製造方法 | |
JPH03283628A (ja) | 電界効果トランジスタの製造方法 | |
JPS61292964A (ja) | 半導体装置の製造方法 | |
JPH04107918A (ja) | 半導体装置の製造方法 | |
JPS58103123A (ja) | 化合物半導体装置の製造方法 | |
JPS61248521A (ja) | 半導体活性層の形成方法 |