JPS61248521A - 半導体活性層の形成方法 - Google Patents

半導体活性層の形成方法

Info

Publication number
JPS61248521A
JPS61248521A JP9135285A JP9135285A JPS61248521A JP S61248521 A JPS61248521 A JP S61248521A JP 9135285 A JP9135285 A JP 9135285A JP 9135285 A JP9135285 A JP 9135285A JP S61248521 A JPS61248521 A JP S61248521A
Authority
JP
Japan
Prior art keywords
ion
film
implanted
concentration
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9135285A
Other languages
English (en)
Inventor
Masaaki Kuzuhara
正明 葛原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9135285A priority Critical patent/JPS61248521A/ja
Publication of JPS61248521A publication Critical patent/JPS61248521A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はイオン注入法を用いて半導体活性層を形成する
方法に関する。
〔従来技術とその問題点〕
近年、半導体集積回路の高速化を目的として、ガリウム
砒素(以下G a A sと記す)半導体を活性層に用
いるGaAs集積回路の開発が活発に行われている。G
aAs集積回路の基本素子としては電界効果トランジス
タが一般に用いられているが、かかる素子はGaAs基
板にn形不純物をイオン注入して形成したn形活性層上
に形成される。GaAsのn形不純物としては、8 y
 8ejTeに代表されるVI族元素がよく知られてい
る。
VI族元素のイオン注入によシn形GaAs層を形成す
る場合の問題点としては、注入不純物の電気的活性化に
必要なアニール温度が比較的高いことが挙げられる。T
、 Inada等はジャーナル・オプ・アプライド・フ
ィツクス(J、 AppJ、 Phys 、 )197
8年第49巻4571ページにおいてBeイオン注入G
 a A sの活性化には900℃以上のアニール温度
が必要であることを報告している。またλKwor等は
ジャーナル・オプ・アプライド・フィツクス(J、 A
ppl、 Phys、)  1982年第53巻478
6ページにおいて、Sイオン注入G a A sの活性
化にも900℃以上のアニール温度が必要であることを
報告している。しかも、このように高いアニール温度を
用いても8 e +8イオン注入層で得られる活性化率
は通常50%以下と低い。これは、アニール時にG a
 A s中に熱的に生成されるAs空孔の量が注入され
たVI族不純物濃度に比べて十分でないためVI族不純
物の活性化に必要な人S空孔への不純物の置換が円滑に
行われないことによる。したがって、 VI族不純物の
As空孔への置換を促進し活性化率を上げるためには、
アニール時のG a A sのストイキオメトリをGa
過剰な状態にして多くの人S空孔をG a A s中に
生成させればよい。
G a A sのストイキオメトリを制御しつつ、不純
物をイオン注入する方策として、半導体結晶の構成元素
と不純物の共注入法が従来提案されている。
例えば、T、 Inada等は、ラディエイション・エ
フェクツ(Radiat、 Effects ) 19
80年48巻91ページにおいて、GaAsへのSeお
よびGaの共注入を報告している。  。
(香寸〒彼等はGaイオンの注入によシ生じたAs空孔
がSeイオンの活性化を促進するため、Seイオンの活
性化率が単独注入の場合より高くなることを実験的に確
認している。しかしながら、共注入ではイオン注入に際
して2塊類のイオン源を準備して2回のイオン注入工程
が必要であるため、製造工程が複雑になり生産性が上が
らない欠点を有していた。
〔発明の目的〕
本発明の目的は、前記製造工程の複雑化に起因する欠点
を除去せしめて、vI族元素からなるn形不純物の1回
のイオン注入工程によシ高い活性化率および高いチャリ
ア濃度を有するn形G a A s層を形成する方法を
提供することにある。
〔発明の構成〕
本発明によれば、X−V族半導体単結晶基板にn形不純
物となり得る■族元素をイオン注入する工程において、
該半導体基板表面を■族元素よりなる窒化膜で覆ったの
ち、イオン注入を行うことを特徴とする半導体活性層の
形成方法が得られる。
〔構造の詳細な説明〕
本発明は、多層膜より成るターゲット材料にイオン注入
した時に生じる反跳原子(以後リコイル原子と記す)に
よるイオン注入(以後リコイル注入と記す)を利用する
ものである。
例として、二層構造(半導体基板上に表面膜を被着させ
た構造)より成るターゲットに一部イオンが入射する場
合を考える。表面膜中に入射した一部イオンは表面膜を
構成する元素と核衝突を起こし、自らのエネルギの一部
を放出すると同時に表面膜の構成元素にその放出エネル
ギを与えてリコイル原子をつくる。このリコイル原子の
エネルギが抄面膜中を貫通し得るだけの投影飛程を与え
る場合、このリコイル原子は半導体基板内に到達し、リ
コイル注入が起こる。
本発明では、GaAs基板上に被着した窒化ガリウム(
以後、GaNと記す)膜を通して■族元素(例えばSe
)をイオ宅人し、S e f:GaAsにイオン注入す
ると同時にGaAs膜からGa原子がG a A sに
リコイル注入される効果を利用する。
〔実施例〕
以下に本発明を実験事実とともに、第1図に示す実施例
を用いて説明する。使用した基板は面方位(1oo)の
L Fi C(Liguid Encapsulate
dCzochralski  )法アンドーグGaAs
基板である。
GaN膜の形成には、トリメチルガリウム(TMG)と
アンモニア(NH3)の700°Cにおける熱分解Cv
′D法を用い、GaAs基板1上にGaN膜2を80 
nm堆積させる(第1図a)。その後、GaN膜2を通
してSeイオン3 f 200 KeVでI X 10
I4cTn”室温で注入し、イオン注入層4を形成する
(第1図b)。イオン注入後、GaN膜2を除去しく第
1図c)、新たにアニール保挿膜5としてCVDシリコ
ン窒化膜を100 nm堆積する(第1図d)。なお、
アニール保護膜としては、GaN膜2を除去せずそのま
ま使用してもよい。アニールは900℃で15分間、純
化水素雰囲気中で行い、アニール後、保護膜を除去し第
1図(e)、ホール測定によりシートキャリア濃度を測
定した。得られたシートキャリア濃度は3,1〜3.5
XIQ+scM−2であり、GaN膜中に打ち込まれた
Seの注入量を考慮して活性化率を見積ると41〜46
チとなる。一方、GaN膜を通さず直接GaAsKSe
イオンを注入した場合の活性化率は約20俤である。
これより、本発明の方法を用いることにより約2倍の活
性化率の改善が得られておシ、本発明の有用性が実証さ
れた。
〔発明の効果〕
本発明は、リコイル注入により半導体結晶のストイキオ
メトリを制御するものであシ、この原理は、N−V族半
導体結晶固有のものである。したがって、本発明はG 
a A s以外の他のN−V族半導体、例えば、InP
やGaA/As等にも適用できることは言うまでもない
本発明の方法を用いれば、イオン注入層の活性化率を上
昇させることができ、キャリア補償が少なく高チャリア
濃度で高移動度をもつれ形イオン注入層を得るこ−とが
できる。これらの特長は、デバイスの高性能化、高信頼
化に大きく寄与するものである。しかも本発明では上記
した多くの特長をたった1回のイオン注入工程によシ実
現することができ、従来の2重注入法に比べて製造上の
工数を大巾に短縮することができる。
【図面の簡単な説明】
1・・・・・・G a A s基板 2・・・・・・窒化ガリウム膜 3・・・・・・注入イオン 4・・・・・・イオン注入層 5・・・・・・アニール保護膜 、−m− 亭   1 言〒 1二1 〒1 0囚歪■S嬰双釈 1ミミ玉 イオン注入層 ト: Lニ ド4

Claims (1)

    【特許請求の範囲】
  1. III−V族半導体単結晶基板にn形不純物となり得るVI
    族元素をイオン注入する工程において、該半導体基板表
    面をIII族元素よりなる窒化膜で覆ったのち、イオン注
    入を行うことを特徴とする半導体活性層の形成方法。
JP9135285A 1985-04-26 1985-04-26 半導体活性層の形成方法 Pending JPS61248521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9135285A JPS61248521A (ja) 1985-04-26 1985-04-26 半導体活性層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9135285A JPS61248521A (ja) 1985-04-26 1985-04-26 半導体活性層の形成方法

Publications (1)

Publication Number Publication Date
JPS61248521A true JPS61248521A (ja) 1986-11-05

Family

ID=14024005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9135285A Pending JPS61248521A (ja) 1985-04-26 1985-04-26 半導体活性層の形成方法

Country Status (1)

Country Link
JP (1) JPS61248521A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674576B1 (ko) * 2000-07-07 2007-01-25 학교법인연세대학교 p형 Ⅲ-Ⅴ족 질화물계 화합물 반도체의 도핑농도 향상방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674576B1 (ko) * 2000-07-07 2007-01-25 학교법인연세대학교 p형 Ⅲ-Ⅴ족 질화물계 화합물 반도체의 도핑농도 향상방법

Similar Documents

Publication Publication Date Title
US4717681A (en) Method of making a heterojunction bipolar transistor with SIPOS
CN102498542B (zh) 半导体基板、场效应晶体管、集成电路和半导体基板的制造方法
US6989556B2 (en) Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
US6445015B1 (en) Metal sulfide semiconductor transistor devices
US20040207029A1 (en) Junction field effect metal oxide compound semiconductor integrated transistor devices
US6670651B1 (en) Metal sulfide-oxide semiconductor transistor devices
US20060076630A1 (en) Integrated Transistor devices
JP2873583B2 (ja) 高速半導体装置
Sealy Ion implantation doping of semiconductors
JPH0787187B2 (ja) GaAs化合物半導体基板の製造方法
JPS61248521A (ja) 半導体活性層の形成方法
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
JPS6130030A (ja) 多元素半導体のアニ−ル方法
JPH0797567B2 (ja) 薄膜の形成方法
JP2691572B2 (ja) 化合物半導体装置の製造方法
JPH1074700A (ja) 半導体結晶成長方法
JPS63158836A (ja) 半導体素子の製造方法
JPH0226781B2 (ja)
JPH02230726A (ja) 化合物半導体装置の製造方法
JPH0376113A (ja) 化合物半導体集積回路およびその製造方法
JPS6329935A (ja) 多層薄膜構造
JPS59121833A (ja) 半導体装置の製造方法
JPH0758700B2 (ja) 熱処理法
JPS61170027A (ja) 3−v族半導体装置の製造方法
JPS61144822A (ja) GaAs導電層の形成方法