JPH0376113A - 化合物半導体集積回路およびその製造方法 - Google Patents
化合物半導体集積回路およびその製造方法Info
- Publication number
- JPH0376113A JPH0376113A JP21148989A JP21148989A JPH0376113A JP H0376113 A JPH0376113 A JP H0376113A JP 21148989 A JP21148989 A JP 21148989A JP 21148989 A JP21148989 A JP 21148989A JP H0376113 A JPH0376113 A JP H0376113A
- Authority
- JP
- Japan
- Prior art keywords
- implanted
- group
- substrate
- group element
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 229910021478 group 5 element Inorganic materials 0.000 claims description 8
- 229910021480 group 4 element Inorganic materials 0.000 claims 5
- 150000002500 ions Chemical class 0.000 abstract description 19
- 230000004913 activation Effects 0.000 abstract description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 230000001681 protective effect Effects 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はドナーとアクセプターの濃度差であるキャリア
濃度とドナー元素のイオン注入量の比で表される活性化
率が高くかつ均一なｎ形活性層を用いて製作した化合物
半導体集積回路およびその製造方法に関するものである
。
濃度とドナー元素のイオン注入量の比で表される活性化
率が高くかつ均一なｎ形活性層を用いて製作した化合物
半導体集積回路およびその製造方法に関するものである
。
ＧａＡｇおよびこれと同等の性質を持っ■−ｖ族化合物
半導体を利用したＦＥＴは、半絶縁性結晶基板表面にド
ナー元素をイオン注入してｎ形活性層を形成し、製作す
るのが一般的である。したがって高性能集積回路を実現
するには、このｎ形活性層の電気特性を支配する活性化
率を高くし、かつこれを基板内、基板間で均一にするこ
とが極めて重要である。
半導体を利用したＦＥＴは、半絶縁性結晶基板表面にド
ナー元素をイオン注入してｎ形活性層を形成し、製作す
るのが一般的である。したがって高性能集積回路を実現
するには、このｎ形活性層の電気特性を支配する活性化
率を高くし、かつこれを基板内、基板間で均一にするこ
とが極めて重要である。
現在、Ｇ１Ａｓ−ＦＥＴ０ｎ形活性層形成性は、注入元
素として８１が最も一般的に用いられている。Ｓｌは■
族元素であるため、ｍ−ｖ族化合物半導体であるＧａ入
Ｓ結晶中では両性元素として作用し、■族元素であるａ
ｍの格子位置に置換されてドナーとなるだけで−なく、
ｖ族元素であるＡｓの格子位置にも置換されてアクセプ
ターとなる。
素として８１が最も一般的に用いられている。Ｓｌは■
族元素であるため、ｍ−ｖ族化合物半導体であるＧａ入
Ｓ結晶中では両性元素として作用し、■族元素であるａ
ｍの格子位置に置換されてドナーとなるだけで−なく、
ｖ族元素であるＡｓの格子位置にも置換されてアクセプ
ターとなる。
一方、Ｖ族元素は蒸気圧が高く揮発性であるため、結晶
育成、基板作製の過程でＡ−がＧａＡｓから蒸発し、結
晶基板内にはＡｓ空孔が様々な濃度で導入される。した
がって８１を注入元素として用いると、このＡ３空孔の
存在のため、Ｓｌを活性化するための熱処理を行なう過
程で８１がＧＪＩ格子位置だけでなくＡｓ格子位置にも
置換されてアクセプターとなう、活性化率が低下し、ま
た、Ａ１空孔の濃度不均一を反映して活性化率が不均一
になる。
育成、基板作製の過程でＡ−がＧａＡｓから蒸発し、結
晶基板内にはＡｓ空孔が様々な濃度で導入される。した
がって８１を注入元素として用いると、このＡ３空孔の
存在のため、Ｓｌを活性化するための熱処理を行なう過
程で８１がＧＪＩ格子位置だけでなくＡｓ格子位置にも
置換されてアクセプターとなう、活性化率が低下し、ま
た、Ａ１空孔の濃度不均一を反映して活性化率が不均一
になる。
こうした活性化率の低下と不均一を改善する方法として
Ｓｌと共にＶ族元素であるＰを注入してＡＩｌ空孔を埋
める方法が提案されている〔文献（Ｆ、 Ｈｙｌｇａ
、 Ｈ，Ｙａｍａｚａｋｉ 、 Ｋ、 Ｗａｔａｎａｂ
ｅ 。
Ｓｌと共にＶ族元素であるＰを注入してＡＩｌ空孔を埋
める方法が提案されている〔文献（Ｆ、 Ｈｙｌｇａ
、 Ｈ，Ｙａｍａｚａｋｉ 、 Ｋ、 Ｗａｔａｎａｂ
ｅ 。
ａｎｄ Ｊ、０ｓａｋａ Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ Ｌ−ａｔｔ。
ｃｓ Ｌ−ａｔｔ。
ｒ＋ｓ、 Ｖｏｌｕｍｅ ５０． ｐ、 １５９２ （
１９８７） ））。
１９８７） ））。
この方法は、注入したＳｌの活性化率の向上、均一化に
対して極めて有効であるが、Ｓｌを注入した領域の深さ
方向に均一な濃度のＰを注入することを前提としてシシ
、工程が複雑に危る欠点を持っていた。すなわち、注入
されたイオンは基板Ｏ深さ方向にガウス状の分布とｉる
ため、Ｓｌ注入領域を均一な濃度のＰイオンで覆うには
第５図に示すように複数の条件でＰをイオン注入し、そ
れぞれの条件に対応する分布の和が均一になるようにす
る必要があった。
対して極めて有効であるが、Ｓｌを注入した領域の深さ
方向に均一な濃度のＰを注入することを前提としてシシ
、工程が複雑に危る欠点を持っていた。すなわち、注入
されたイオンは基板Ｏ深さ方向にガウス状の分布とｉる
ため、Ｓｌ注入領域を均一な濃度のＰイオンで覆うには
第５図に示すように複数の条件でＰをイオン注入し、そ
れぞれの条件に対応する分布の和が均一になるようにす
る必要があった。
このような課題を解決するために本発明による化合物半
導体集積回路は、■族元素注入領域よりも深い基板深部
にＶ族元素注入領域を有している。
導体集積回路は、■族元素注入領域よりも深い基板深部
にＶ族元素注入領域を有している。
また、本発明による化合物半導体集積回路の製造方法は
、■族元素を注入する前管たは後にＶ族元素を単一エネ
ルギ■族元素よりも深い基板深部に注入するものである
。
、■族元素を注入する前管たは後にＶ族元素を単一エネ
ルギ■族元素よりも深い基板深部に注入するものである
。
本発明においては、Ｖ族元素の注入を単一条件で行なう
ことによ少工程が測索化される。
ことによ少工程が測索化される。
以下、回向を用いて本発明の実施例を詳細に説明する。
第１図（ａ）〜（Ｃ）は本発明による化合物半導体集積
回路の製造方法の一実施例を示す活性層の形成工程の断
面図である。同図において、會ず、同図（ｍ）に示すよ
うに■−ｖ族化合物半導体結晶基板として例えばＧａＡ
ｓ基板１に■族元素として例えばＰイオン２を注入しく
以下工程１と称する）、この後に同図中）に示すように
このイオン注入層３内に■族元素として例えばＳ１イオ
ン４を注入する（以下工程２と称する）０次に同図（Ｃ
）に示すようにＧａＡｓ基板１および注入層３の外周面
に熱処理保ｓｍｓを付着する（以下工程３と称する）。
回路の製造方法の一実施例を示す活性層の形成工程の断
面図である。同図において、會ず、同図（ｍ）に示すよ
うに■−ｖ族化合物半導体結晶基板として例えばＧａＡ
ｓ基板１に■族元素として例えばＰイオン２を注入しく
以下工程１と称する）、この後に同図中）に示すように
このイオン注入層３内に■族元素として例えばＳ１イオ
ン４を注入する（以下工程２と称する）０次に同図（Ｃ
）に示すようにＧａＡｓ基板１および注入層３の外周面
に熱処理保ｓｍｓを付着する（以下工程３と称する）。
この後、約８００℃で１０〜２０分程度の熱処理を行な
う（以下工程４と称する）。ただし、この場合、Ｐの注
入はＰイオン２の濃度のピークが８１の濃度ピークより
も基板深部になるように条件を設定する。筐た、上記工
程１と工程２とを順序を逆にしてまず、Ｓ１イオン４を
注入し、この後にＰイオン２を注入することも可能であ
る。
う（以下工程４と称する）。ただし、この場合、Ｐの注
入はＰイオン２の濃度のピークが８１の濃度ピークより
も基板深部になるように条件を設定する。筐た、上記工
程１と工程２とを順序を逆にしてまず、Ｓ１イオン４を
注入し、この後にＰイオン２を注入することも可能であ
る。
第２図は上記ＧａＡ１基板１内に注入したＰの濃度とＳ
ｔのキャリア濃度との関係を示す図である。ただし、工
程２ではＳｌをエネルギ６０ ＫｅＶで面積密度５ Ｘ
１０”１５１２で注入している。このときＳｌはＧａ
Ａ１基板１の表面から０．０５μｍにピークを有する標
準偏差０．０３μｍのガウス状の分布となる。従来では
Ｓｌの存在する領域よシ表面側、深い側にもＰを存在さ
せるため、工程１で基板表面から深さ０．１５μｍ１で
か均一濃度となるように異たるエネルギでＰを複数回注
入している。本実施例ではＰを９０ＫｅＶで注入してお
り、ｐ濃度は深さ０．０７５μｍでピークをもち、８１
濃度がピークとなる０、０５μｍでの値の約２倍となっ
ている。また、工程３ではいずれの場合も １５００Ａ
の厚さのＳｉＮ熱処理保ｓｎｓを付着している。同図の
横軸は、従来ではＰが均一な領域での濃度を、本実施例
の場合はＳｌ濃度がピークとｉる０、０５μｍでの濃度
をそれぞれ示している。同図よう、複数の条件でＰを注
入する従来でも単一の条件でＰを注入する本実施例の場
合もＳｌ濃度がピークとなる位置でのＰ濃度が等しけれ
ば、Ｓｉの高活性化に対する効果は等しく々ることがわ
かる。すなわち、Ｐ濃度が５ Ｘ １０”１５１３を超
えると、活性化率が上昇し、１０１１１５１１３テ最高
となる。２つの方法で同じ結果が得られるのは注入した
Ｓｌの大部分はピーク近傍に局在しておシ、また、単一
条件でＰを注入した場合、Ｓｌの存在する領域はｐｏ濃
度分布のすそ、すなわち、Ｐの濃度変化の小さい部分に
対応しているためである。
ｔのキャリア濃度との関係を示す図である。ただし、工
程２ではＳｌをエネルギ６０ ＫｅＶで面積密度５ Ｘ
１０”１５１２で注入している。このときＳｌはＧａ
Ａ１基板１の表面から０．０５μｍにピークを有する標
準偏差０．０３μｍのガウス状の分布となる。従来では
Ｓｌの存在する領域よシ表面側、深い側にもＰを存在さ
せるため、工程１で基板表面から深さ０．１５μｍ１で
か均一濃度となるように異たるエネルギでＰを複数回注
入している。本実施例ではＰを９０ＫｅＶで注入してお
り、ｐ濃度は深さ０．０７５μｍでピークをもち、８１
濃度がピークとなる０、０５μｍでの値の約２倍となっ
ている。また、工程３ではいずれの場合も １５００Ａ
の厚さのＳｉＮ熱処理保ｓｎｓを付着している。同図の
横軸は、従来ではＰが均一な領域での濃度を、本実施例
の場合はＳｌ濃度がピークとｉる０、０５μｍでの濃度
をそれぞれ示している。同図よう、複数の条件でＰを注
入する従来でも単一の条件でＰを注入する本実施例の場
合もＳｌ濃度がピークとなる位置でのＰ濃度が等しけれ
ば、Ｓｉの高活性化に対する効果は等しく々ることがわ
かる。すなわち、Ｐ濃度が５ Ｘ １０”１５１３を超
えると、活性化率が上昇し、１０１１１５１１３テ最高
となる。２つの方法で同じ結果が得られるのは注入した
Ｓｌの大部分はピーク近傍に局在しておシ、また、単一
条件でＰを注入した場合、Ｓｌの存在する領域はｐｏ濃
度分布のすそ、すなわち、Ｐの濃度変化の小さい部分に
対応しているためである。
第３図はＰ注入による活性化率均一化の効果を示す図で
ある。Ｓｌの注入条件は第２図の場合と同じである。た
だし、Ｐの濃度はＳｌの活性化率が最高となる１０１８
／ａＩＩ３ となるように設定している。同図よう、均
一化に対する効果もいずれの方法でも差がないことがわ
かる。
ある。Ｓｌの注入条件は第２図の場合と同じである。た
だし、Ｐの濃度はＳｌの活性化率が最高となる１０１８
／ａＩＩ３ となるように設定している。同図よう、均
一化に対する効果もいずれの方法でも差がないことがわ
かる。
第４図はＳｌを注入しないでＰのみを注入して活性化熱
処理を行った後にＰの濃度と基板の抵抗との相関を調べ
た図である。同図よシ、単一のエネルギでＰを注入する
本実施例では従来よ、９ＧａムＳ基板１を高抵抗化でき
ることがわかる。Ｐ注入による基板高抵抗化は以下のよ
うに説明できる。
処理を行った後にＰの濃度と基板の抵抗との相関を調べ
た図である。同図よシ、単一のエネルギでＰを注入する
本実施例では従来よ、９ＧａムＳ基板１を高抵抗化でき
ることがわかる。Ｐ注入による基板高抵抗化は以下のよ
うに説明できる。
すなわち、ＧａＡｇ基板にイオン注入をかとなうと、注
入層内には高濃度のＡｓ空孔とＧａ空孔とが生成される
〔文献（Ｌ、Ｒ，Ｃｈｒｉｓｔｅｉ、 Ｊ、Ｆ、Ｇｉｂ
ｂｏｎｓ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ。
入層内には高濃度のＡｓ空孔とＧａ空孔とが生成される
〔文献（Ｌ、Ｒ，Ｃｈｒｉｓｔｅｉ、 Ｊ、Ｆ、Ｇｉｂ
ｂｏｎｓ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ。
Ｖｏｌｕｍｅ ５２． ｐ、５０５０（１９８１）
））。したがって注入したイオンがＰ、Ａｓ等のＶ族元
素の場合、注入後の熱処理過程で入Ｓ空孔が注入したＶ
族元素によって埋められ、この結果、結晶基板中にはＧ
ａ空孔が残される。一般にＧａＡｓ基板はドナー過剰の
状態となるように作製されているが、Ｇａ空孔ばＧａＡ
ｓ 結晶中ではアクセプターとして作用する。このため
、Ｇａ空孔は基板中のドナーを補償し、基板が高抵抗化
する。一方、ＧａＡｓ基板にイオン注入を行うと、基板
の格子が乱されるが、この乱れは注入イオンが多いほど
大きい。
））。したがって注入したイオンがＰ、Ａｓ等のＶ族元
素の場合、注入後の熱処理過程で入Ｓ空孔が注入したＶ
族元素によって埋められ、この結果、結晶基板中にはＧ
ａ空孔が残される。一般にＧａＡｓ基板はドナー過剰の
状態となるように作製されているが、Ｇａ空孔ばＧａＡ
ｓ 結晶中ではアクセプターとして作用する。このため
、Ｇａ空孔は基板中のドナーを補償し、基板が高抵抗化
する。一方、ＧａＡｓ基板にイオン注入を行うと、基板
の格子が乱されるが、この乱れは注入イオンが多いほど
大きい。
単一条件でＰを注入すると、複数の条件でＰを注入した
場合よりも注入量、すなわち格子の乱れが小さく、温度
８００℃の熱処理でも格子が十分に回復する。このため
、本実施例では従来よ少もＡｓ空孔が効果的に埋められ
、この結果、ＧａＡｓ基板１がよシ高抵抗化する。素子
を集積化する場合、基板が高抵抗であることは、素子間
の電気的な分離が安定、かつ容易となることを意味し、
大ｔｋｉ特長となることは言うまでも無い。
場合よりも注入量、すなわち格子の乱れが小さく、温度
８００℃の熱処理でも格子が十分に回復する。このため
、本実施例では従来よ少もＡｓ空孔が効果的に埋められ
、この結果、ＧａＡｓ基板１がよシ高抵抗化する。素子
を集積化する場合、基板が高抵抗であることは、素子間
の電気的な分離が安定、かつ容易となることを意味し、
大ｔｋｉ特長となることは言うまでも無い。
なか、上述した実施例においては、ｍ−ｖ族化合物半導
体としてＧａＡｓ を用いた場合について説明したが、
本発明はこれに限定されるものではなく、これと同等の
性質を持つ他の■−■族化合物半導体、例えばＧａＰ
ＩｎＰ あるいはそれらの混晶ＧａＡｌＡｓ Ｉｎ
ＧａＡｓ ＩｎＧａＡａＰ等にも適用できることは言
う１でもない。
体としてＧａＡｓ を用いた場合について説明したが、
本発明はこれに限定されるものではなく、これと同等の
性質を持つ他の■−■族化合物半導体、例えばＧａＰ
ＩｎＰ あるいはそれらの混晶ＧａＡｌＡｓ Ｉｎ
ＧａＡｓ ＩｎＧａＡａＰ等にも適用できることは言
う１でもない。
筐た、上述した実施例にかいては、原理上、熱処理法に
は依存しない。したがって熱処理保護膜をＳｉｇｎ Ａ
ＩＮ等とした場合あるいは保護膜を全く用いない場合、
さらに熱処理を電気炉以外に赤外！！あるいはレーザ光
を用いて行なう場合にも同様に適用できることは勿論で
ある。
は依存しない。したがって熱処理保護膜をＳｉｇｎ Ａ
ＩＮ等とした場合あるいは保護膜を全く用いない場合、
さらに熱処理を電気炉以外に赤外！！あるいはレーザ光
を用いて行なう場合にも同様に適用できることは勿論で
ある。
以上説明したように本発明によれば、活性化率が高く、
かつ均一なｎ形イオン注入活性層を簡単にかつ再現性良
く実現できる。また、素子間分離に不可欠な基板高抵抗
化を安定、かつ間単に実現できる々どの極めて優れた効
果が得られる。
かつ均一なｎ形イオン注入活性層を簡単にかつ再現性良
く実現できる。また、素子間分離に不可欠な基板高抵抗
化を安定、かつ間単に実現できる々どの極めて優れた効
果が得られる。
第１図葎）〜（ｃ）は本発明による化合物半導体集積回
路の製造方法の一実施例を説明するためのｎ形成性層の
形成方法を示す工程の断面図、第２図はｓｉの活性化率
とＰの注入濃度との関係を示す特性図、第３図はＳｔの
活性化率基板面内分布に対するＰ注入の効果を示す特性
図、第４図はＰ注入量と基板抵抗との関係を示す特性図
、第５図は複数の条件でイオン注入を行なって均一々濃
度分布を形成する方法の説明図である。 １・・・・ＧａＡｇ基板、２・・・・Ｐイオン、３・・
・・イオン注入層、４・・・・Ｓｔ イオン、５・・・
・熱処理保護膜。
路の製造方法の一実施例を説明するためのｎ形成性層の
形成方法を示す工程の断面図、第２図はｓｉの活性化率
とＰの注入濃度との関係を示す特性図、第３図はＳｔの
活性化率基板面内分布に対するＰ注入の効果を示す特性
図、第４図はＰ注入量と基板抵抗との関係を示す特性図
、第５図は複数の条件でイオン注入を行なって均一々濃
度分布を形成する方法の説明図である。 １・・・・ＧａＡｇ基板、２・・・・Ｐイオン、３・・
・・イオン注入層、４・・・・Ｓｔ イオン、５・・・
・熱処理保護膜。
Claims (2)
- （１）III−Ｖ族化合物半導体結晶基板表面にIV族元素
およびＶ族元素を注入してIV族元素のｎ形活性層を形成
した化合物半導体集積回路において、上記IV族元素注入
領域よりも深い基板深部に上記Ｖ族元素注入領域を有す
ることを特徴とした化合物半導体集積回路。 - （２）請求項１記載の化合物半導体集積回路において、
上記IV族元素を注入する前または後に上記Ｖ族元素を単
一エネルギでIV族元素よりも基板深部に注入することを
特徴とした化合物半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21148989A JPH0376113A (ja) | 1989-08-18 | 1989-08-18 | 化合物半導体集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21148989A JPH0376113A (ja) | 1989-08-18 | 1989-08-18 | 化合物半導体集積回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0376113A true JPH0376113A (ja) | 1991-04-02 |
Family
ID=16606801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21148989A Pending JPH0376113A (ja) | 1989-08-18 | 1989-08-18 | 化合物半導体集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0376113A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003029128A (ja) * | 2001-07-16 | 2003-01-29 | Canon Inc | 電子機器、電子機器への電子部品取り付け方法、光学鏡筒、撮像装置および光学鏡筒への検出素子取り付け方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62243323A (ja) * | 1986-04-15 | 1987-10-23 | Matsushita Electric Ind Co Ltd | ３−５族化合物半導体の活性層形成方法 |
| JPH01286308A (ja) * | 1988-05-12 | 1989-11-17 | Nec Corp | ＧａＡｓ電界効果トランジスタの製造方法 |
-
1989
- 1989-08-18 JP JP21148989A patent/JPH0376113A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62243323A (ja) * | 1986-04-15 | 1987-10-23 | Matsushita Electric Ind Co Ltd | ３−５族化合物半導体の活性層形成方法 |
| JPH01286308A (ja) * | 1988-05-12 | 1989-11-17 | Nec Corp | ＧａＡｓ電界効果トランジスタの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003029128A (ja) * | 2001-07-16 | 2003-01-29 | Canon Inc | 電子機器、電子機器への電子部品取り付け方法、光学鏡筒、撮像装置および光学鏡筒への検出素子取り付け方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4639275A (en) | Forming disordered layer by controlled diffusion in heterojunction III-V semiconductor | |
| US4871690A (en) | Semiconductor structures utilizing semiconductor support means selectively pretreated with migratory defects | |
| CN100563069C (zh) | 二波长半导体激光装置 | |
| US5525541A (en) | Method of making an electronic and/or photonic component | |
| CA2008379C (en) | Semiconductor lasers | |
| JPS6351557B2 (ja) | ||
| JPH0376113A (ja) | 化合物半導体集積回路およびその製造方法 | |
| EP0231075B1 (en) | Semiconductor structures | |
| JPS63222488A (ja) | 半導体レ−ザの製造方法 | |
| JPS63222489A (ja) | 半導体レ−ザの製造方法 | |
| JPS62209865A (ja) | 半導体装置の製造方法 | |
| JPS61248521A (ja) | 半導体活性層の形成方法 | |
| JPH01175790A (ja) | ＡｌＧａＡｓ／ＧａＡｓ系埋め込み構造半導体レーザの製造方法 | |
| JPH02230726A (ja) | 化合物半導体装置の製造方法 | |
| JP2538613B2 (ja) | 半導体レ―ザ及びその製造方法 | |
| JPH10200133A (ja) | 可変容量ダイオードの製造方法 | |
| JPS63236384A (ja) | 半導体レ−ザの製造方法 | |
| JPS60258988A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6025287A (ja) | 化合物半導体装置およびその製造方法 | |
| JPS6014435A (ja) | Ｐ型領域の形成方法 | |
| JPS63244842A (ja) | 化合物半導体へのイオン注入方法 | |
| JPS5837979B2 (ja) | 半導体基体内への不純物ド−プ領域の形成法 | |
| JPS5853827A (ja) | 化合物半導体ｐｎ接合の製作法 | |
| JPH02214185A (ja) | 半導体レーザの製造方法 | |
| JPS587885A (ja) | 半導体受光装置の製造方法 |