JPS58102519A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58102519A JPS58102519A JP20125981A JP20125981A JPS58102519A JP S58102519 A JPS58102519 A JP S58102519A JP 20125981 A JP20125981 A JP 20125981A JP 20125981 A JP20125981 A JP 20125981A JP S58102519 A JPS58102519 A JP S58102519A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- active layer
- temperature
- conductivity type
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000002513 implantation Methods 0.000 claims abstract description 4
- 238000001816 cooling Methods 0.000 claims abstract description 3
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 5
- 150000001875 compounds Chemical class 0.000 abstract description 4
- 239000002019 doping agent Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000012299 nitrogen atmosphere Substances 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 230000007096 poisonous effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は化合物半導体基板へ不純物を注入し熱処理をす
ることによシ、ＮｔたはＰ導電型の不純物活性層を形成
する工程を具備したる半導体Ｓ！瞳の製造方法に関する
。
ることによシ、ＮｔたはＰ導電型の不純物活性層を形成
する工程を具備したる半導体Ｓ！瞳の製造方法に関する
。
一般に化合物半導体はある程度の高温にさらされると、
化合物を構成する一方の原子が蒸発するため、結晶の正
規組成（ストイキメトリー）からのずれが表面付近で発
生する０例えば、半絶縁性のＧａＡｓ基板をＮｓ雰囲気
でｇｏｏ℃、３０分の熱処理を行なうと、基板表面がＮ
導電型になることが多く観測されている。ＧａＡｓ結晶
は結晶の成長時に混入するＮ導電型不純物が多いこと、
Ａｓの空孔密度が高いことによシＮ導電型の結晶になる
のが普通である。この丸め深い準位を形成するＣｒや０
を故意にドープして半絶縁性の結晶を得ている。このよ
うな結晶であるため後述する不純物層の形成に再現性を
乏しくしている。
化合物を構成する一方の原子が蒸発するため、結晶の正
規組成（ストイキメトリー）からのずれが表面付近で発
生する０例えば、半絶縁性のＧａＡｓ基板をＮｓ雰囲気
でｇｏｏ℃、３０分の熱処理を行なうと、基板表面がＮ
導電型になることが多く観測されている。ＧａＡｓ結晶
は結晶の成長時に混入するＮ導電型不純物が多いこと、
Ａｓの空孔密度が高いことによシＮ導電型の結晶になる
のが普通である。この丸め深い準位を形成するＣｒや０
を故意にドープして半絶縁性の結晶を得ている。このよ
うな結晶であるため後述する不純物層の形成に再現性を
乏しくしている。
ところでＧａＡｓ結晶基板にＮ又ａＰ１の不純物導電層
を形成する方法として現在、不純物をドープしたエピタ
キシャル成長技術によるものと、加速イオンを基板に物
理約４方法で打ち込むイオン注入技術が一般に行なわれ
ている。後者は不純物導電層の再現性や基板面内の均一
性を向上させることが理論的に可能と考えられることか
ら最近のＩＣ化の製造方法として注目されている。しか
るにイオン注入法の最大の欠点は、注入されたイオンを
活性化させるための高温熱処理（従来１０〜２０分＠Ｉ
ｆ）が不可欠で、この処理過程でＡｓ蒸発や拡散係数の
非常に大きいＣｒ の再分布が生じてしまう、この点を
改善する目的で、現在はＡｓの蒸発を抑えるため注入後
、表面に８１０＊、８ｉｓＮ４等の保護膜を設け、その
後８００〜８５０℃、Ｎ！又はＨ２雰囲気で１０〜３０
分熱処理するか、もシくハアルシン（ＡｓＨｓ） ガ
スを導入してＡｓ気体の陽分圧を形成した雰囲気中で、
８００〜８５０’Ｃ，１０〜３０分熱処理をする方法が
用いられている。しかしながら、前者の方法の場合、活
性化された不純物の濃度分布のバラツキと深さ方向のだ
れ、さらには表面での濃度低下が指速されている。更に
、ＧａＡｓ基板と保護膜との熱膨張係数の違いによる保
護膜界面へのＣｒ Ｏ析出が生じる。
を形成する方法として現在、不純物をドープしたエピタ
キシャル成長技術によるものと、加速イオンを基板に物
理約４方法で打ち込むイオン注入技術が一般に行なわれ
ている。後者は不純物導電層の再現性や基板面内の均一
性を向上させることが理論的に可能と考えられることか
ら最近のＩＣ化の製造方法として注目されている。しか
るにイオン注入法の最大の欠点は、注入されたイオンを
活性化させるための高温熱処理（従来１０〜２０分＠Ｉ
ｆ）が不可欠で、この処理過程でＡｓ蒸発や拡散係数の
非常に大きいＣｒ の再分布が生じてしまう、この点を
改善する目的で、現在はＡｓの蒸発を抑えるため注入後
、表面に８１０＊、８ｉｓＮ４等の保護膜を設け、その
後８００〜８５０℃、Ｎ！又はＨ２雰囲気で１０〜３０
分熱処理するか、もシくハアルシン（ＡｓＨｓ） ガ
スを導入してＡｓ気体の陽分圧を形成した雰囲気中で、
８００〜８５０’Ｃ，１０〜３０分熱処理をする方法が
用いられている。しかしながら、前者の方法の場合、活
性化された不純物の濃度分布のバラツキと深さ方向のだ
れ、さらには表面での濃度低下が指速されている。更に
、ＧａＡｓ基板と保護膜との熱膨張係数の違いによる保
護膜界面へのＣｒ Ｏ析出が生じる。
これはＣｒＯ熱拡散係数が大きいことが原因と考えられ
る。一方後者の場合は上記の問題は小さいが、アルシン
という非常に猛毒なガスを使用するため、安全性上の問
題があるので好しくない。
る。一方後者の場合は上記の問題は小さいが、アルシン
という非常に猛毒なガスを使用するため、安全性上の問
題があるので好しくない。
本発明はこのような従来の欠点を改善し、不純物濃度分
布の不均一性をなくシ、かつ安全性上においても極めて
有効な半導体素子活性層の形成方法を提供することを目
的としている。
布の不均一性をなくシ、かつ安全性上においても極めて
有効な半導体素子活性層の形成方法を提供することを目
的としている。
われわれの行った実験データによれば注入層の活性化は
熱エネルギー密度に大きく依、存してお９、短時間の高
温熱処理ではＣｒの偏析は十分抑えられることが判明し
良。つまシ、できる限シ短時間で注入不純物が活性化す
る温度に上昇させ、数秒後直ちに室＠まで温度を下げれ
ば、不純物濃度の均一性の優れた活性層が得られること
を見い出した。そこで短時間で温度上昇を可能とする赤
外線照射截の熱処理炉を作成し実験を行った所、十分な
改善が得られた。
熱エネルギー密度に大きく依、存してお９、短時間の高
温熱処理ではＣｒの偏析は十分抑えられることが判明し
良。つまシ、できる限シ短時間で注入不純物が活性化す
る温度に上昇させ、数秒後直ちに室＠まで温度を下げれ
ば、不純物濃度の均一性の優れた活性層が得られること
を見い出した。そこで短時間で温度上昇を可能とする赤
外線照射截の熱処理炉を作成し実験を行った所、十分な
改善が得られた。
以下に第１図ａ ％ ｄを用いて本発明の一実施例を詳
細に説明する。Ｃｒ ドープの半絶縁性ＧａＡｓ基板
１（同図ａ）にＮ導電型の不純物イオン１１ｉ９１＋を
注入エネルギー１００ｋＣｖ、ドース３×１０１！（Ｃ
ＩＡ）で注入し不純物注入層２を形成するＣｂ）。その
後、低温気相成長によＩｄｉｏｔ ３を膜厚１ ｏｏ
ｏＡ成長させ（Ｃ）、赤外線アニール炉中でＮ雪雰囲気
を用い室温から１００℃／ｓ−ｅの昇温速度で９５０℃
に引き上げ、２〜３秒後直ちに赤外線照射を止め自然冷
却することによ１８１ドーパント の活性層４を形成し
た（ｄ）、このようにして形成され九Ｎ導電型不純物活
性層は理論的に予測されるり、８．８分布に従来の保護
膜を用いたアニール、よりもよシ近い分布を示し、又注
入し光不純物の電気的′活性化割合にとくに低下はなく
１面内のプロファイル分布の均一性や再現性に向上が見
られ喪、この場合、室温から約７５０＠〜１０００℃の
間で決められ九最高温度に達するまでの時間は６０秒以
内の方がよい。
細に説明する。Ｃｒ ドープの半絶縁性ＧａＡｓ基板
１（同図ａ）にＮ導電型の不純物イオン１１ｉ９１＋を
注入エネルギー１００ｋＣｖ、ドース３×１０１！（Ｃ
ＩＡ）で注入し不純物注入層２を形成するＣｂ）。その
後、低温気相成長によＩｄｉｏｔ ３を膜厚１ ｏｏ
ｏＡ成長させ（Ｃ）、赤外線アニール炉中でＮ雪雰囲気
を用い室温から１００℃／ｓ−ｅの昇温速度で９５０℃
に引き上げ、２〜３秒後直ちに赤外線照射を止め自然冷
却することによ１８１ドーパント の活性層４を形成し
た（ｄ）、このようにして形成され九Ｎ導電型不純物活
性層は理論的に予測されるり、８．８分布に従来の保護
膜を用いたアニール、よりもよシ近い分布を示し、又注
入し光不純物の電気的′活性化割合にとくに低下はなく
１面内のプロファイル分布の均一性や再現性に向上が見
られ喪、この場合、室温から約７５０＠〜１０００℃の
間で決められ九最高温度に達するまでの時間は６０秒以
内の方がよい。
第２図は本発明の他の実施例によシネ軸物活性層を選択
的に形成したものである。半絶縁惇ｈム手導体基板１′
（同図ａ）に低温気相成長によシ８ｉ０冨膜３′を１０
０ＯＡ厚に形成した（同図ｂ）のち、ホトレジスト膜を
用いたホトエツチング技術により、不純物活性層を形成
する部分の８１０を膜を除去する（同図Ｃ）、以下上記
例の第１図［有］）〜（Ｃ）の工程を経て選択的に不純
物活性ｐｉｉ ４ ／を得る。このようにし得られた層
４′は上記例と同様な特徴を持っており、プレーナ型の
半導体装置に亀十分適用可能な技術である。又高抵抗の
エピタキシャル層にさらに不純物活性層を形成する場合
においても同様に適用が可能であり同様な効果が期待で
きる。
的に形成したものである。半絶縁惇ｈム手導体基板１′
（同図ａ）に低温気相成長によシ８ｉ０冨膜３′を１０
０ＯＡ厚に形成した（同図ｂ）のち、ホトレジスト膜を
用いたホトエツチング技術により、不純物活性層を形成
する部分の８１０を膜を除去する（同図Ｃ）、以下上記
例の第１図［有］）〜（Ｃ）の工程を経て選択的に不純
物活性ｐｉｉ ４ ／を得る。このようにし得られた層
４′は上記例と同様な特徴を持っており、プレーナ型の
半導体装置に亀十分適用可能な技術である。又高抵抗の
エピタキシャル層にさらに不純物活性層を形成する場合
においても同様に適用が可能であり同様な効果が期待で
きる。
尚、温度上昇時間はできる限り短時間であることが望ま
しいが、ｓｏ＠／秒以上の上昇速度であれば従来よシ濃
度均−性の優れた活性層を得る仁とが比較的再現性よく
できた。
しいが、ｓｏ＠／秒以上の上昇速度であれば従来よシ濃
度均−性の優れた活性層を得る仁とが比較的再現性よく
できた。
第１図（ｍ）〜（ｄ）は本発明の不純物活性層形成方法
の一実施例を示す工程断面図、第２図（ａ）〜（ｆ）は
本発明の他の実施列を示す工程断面図である。 １．１′・・・・・・ＧａＡｓｐ導体基板、２．２’・
・・・・・イオン注入層、３，３’・・・・・・絶縁保
護膜、４．４′・・・・・・注入不純物の活性層。 峯１図 半２回
の一実施例を示す工程断面図、第２図（ａ）〜（ｆ）は
本発明の他の実施列を示す工程断面図である。 １．１′・・・・・・ＧａＡｓｐ導体基板、２．２’・
・・・・・イオン注入層、３，３’・・・・・・絶縁保
護膜、４．４′・・・・・・注入不純物の活性層。 峯１図 半２回
Claims (1)
- 半導体基板にイオン注入法により不純物注入層を形成し
、咳不純物注入層表面に絶縁保膜膜を形成したのち、短
時間で室温から７５０℃〜１０００℃の間に設定された
最高温度まで上昇させ、最高温度に達したなら直ちに冷
却することによ）注入不純物の活性層を成形する工程を
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20125981A JPS58102519A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20125981A JPS58102519A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58102519A true JPS58102519A (ja) | 1983-06-18 |
Family
ID=16437970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20125981A Pending JPS58102519A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58102519A (ja) |
-
1981
- 1981-12-14 JP JP20125981A patent/JPS58102519A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0727965B2 (ja) | 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 | |
| JPS60102732A (ja) | シリコンのデンドライトウエブ光電池製造方法 | |
| WO1985002940A1 (en) | Method for making a conductive silicon substrate and a semiconductor device formed therein | |
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JPS6236000B2 (ja) | ||
| JPH0787187B2 (ja) | ＧａＡｓ化合物半導体基板の製造方法 | |
| JPS58102519A (ja) | 半導体装置の製造方法 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JPS62265717A (ja) | ガリウムひ素集積回路用基板の熱処理方法 | |
| JP3066968B2 (ja) | 半導体ウエハのゲッタリング方法 | |
| JP2897636B2 (ja) | シリコン基板の酸化方法 | |
| JPS6130030A (ja) | 多元素半導体のアニ−ル方法 | |
| JPS6327852B2 (ja) | ||
| JPH0443646A (ja) | 半導体装置及びその製造方法 | |
| JPS62287615A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH0368134A (ja) | 半導体装置の製造方法 | |
| JPS6249629A (ja) | 半導体装置 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JPH0786291A (ja) | 半導体装置及びその製造方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 | |
| JPH046090B2 (ja) | ||
| JPH05286799A (ja) | 半導体基板の製造法 | |
| JPH0387022A (ja) | 拡散層の形成方法 | |
| JPS60175416A (ja) | 半導体装置の製造方法 | |
| JPH03293718A (ja) | シリコン単結晶基板の処理方法 |