JP3066968B2 - 半導体ウエハのゲッタリング方法 - Google Patents

半導体ウエハのゲッタリング方法

Info

Publication number
JP3066968B2
JP3066968B2 JP63185996A JP18599688A JP3066968B2 JP 3066968 B2 JP3066968 B2 JP 3066968B2 JP 63185996 A JP63185996 A JP 63185996A JP 18599688 A JP18599688 A JP 18599688A JP 3066968 B2 JP3066968 B2 JP 3066968B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
gettering
temperature
annealing
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63185996A
Other languages
English (en)
Other versions
JPH0234932A (ja
Inventor
実也 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63185996A priority Critical patent/JP3066968B2/ja
Publication of JPH0234932A publication Critical patent/JPH0234932A/ja
Application granted granted Critical
Publication of JP3066968B2 publication Critical patent/JP3066968B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例[第1図、第2図] H.発明の効果 (A.産業上の利用分野) 本発明は半導体ウエハのゲッタリング方法、特にイン
トリンシックゲッタリング方法に関する。
(B.発明の概要) 本発明は、半導体ウエハのイントリンシックのゲッタ
リング方法において、 半導体ウエハ内におけるゲッタリング効果を半導体ウ
エハの全域に渡って均一にするため、 低酸素濃度半導体ウエハの表面より適宜深いところ
に、酸素をイオン打込みし、次いで高温短時間アニール
により上記イオン打込みによるダメージ修復をし、しか
る後低温アニール処理及び高温アニール処理を行うもの
である。
(C.従来技術) 半導体ウエハのイントリンシックゲッタリングは、月
間Semiconductor World(プレスジャーナル社)1987年
1月号「・シリコン結晶・超LSIウェーハの結晶欠陥と
ゲッタリグ技術」88〜95頁に記載されているように、シ
リコン結晶中の酸素を析出させてそこに結晶中の重金属
等の不純物をゲッタリングさせるものである。
そして、従来においては一般に、半導体インゴットを
引き上げ法(CZ法)により形成する際にその時の温度
(引き上げ温度)での固溶度いっぱいに酸素を添加して
おき、半導体ウエハの状態で上記引き上げ温度よりも低
い温度で熱処理することにより半導体ウエハ中の酸素を
析出させ、その析出により生じた核にゲッタリングをさ
せるという方法で行われた。
(D.発明が解決しようとする問題点) ところで、引き上げのときに添加される酸素の濃度は
非常に不均一である。従って、ゲッタリングのためのア
ニールをしたときに得られるゲッタリング効果も場所に
よって異なり不均一になるという問題がある。また、ア
ンチモンSbが不純物としてドープされた基板をつくるた
めの半導体インゴットの製造段階では酸素濃度を高くす
ることが難しく、そのため所望のゲッタリング効果を得
ることが不可能である。
そのため、スライスして半導体ウエハの状態にした後
酸素をイオン打込みして半導体ウエハ中に均一な濃度分
布で酸素を注入し、その後酸素を析出させてゲッタリン
グ核をつくりゲッタリングをするということが考えられ
るが、酸素をイオン打込みするとそれによって半導体ウ
エハ表面部、即ち半導体素子の活性領域となる部分がダ
メージを受けてしまうことになる。そのためダメージを
修復して元の良好な結晶性が得られるようにするための
アニールが必要となる。しかし、そのアニールを従来一
般的に行われているファーネスアニール(電気炉内にお
いてのアニール)により行えば、アニール中に半導体ウ
エハ表面部の酸素が外部に抜け出てしまい、ゲッタリン
グ核がつくれなくなってしまうことになる。
このように、従来においては半導体ウエハ内の酸素濃
度が不均一になり、所望のゲッタリング効果を半導体ウ
エハ内において均一に得ることが非常に難しいという問
題があった。
本発明はこのような問題点を解決すべく為されたもの
であり、半導体ウエハ内におけるゲッタリング効果を半
導体ウエハの全域に渡って均一にすることを目的とす
る。
(E.問題点を解決するための手段) 本発明半導体ウエハのゲッタリング方法は上記問題点
を解決するため、酸素濃度が1018cm-3以下の半導体ウエ
ハにその表面側から表面より適宜深いところへ酸素イオ
ンを注入するイオン打込みをし、次いで、半導体ウエハ
表面部の上記のイオン打込みにより生じたダメージを修
復する約1150℃での数十秒程度の高温短時間アニールを
行い、その後、600〜900℃での10〜20時間の低温長時間
アニール処理を行い、しかる後、900〜1100℃での5〜1
0時間の高温長時間アニール処理を行うことを特徴とす
る。
(F.作用) 本発明半導体ウエハのゲッタリング方法によれば、半
導体ウエハとして1018cm-3以下という低酸素濃度のもの
を用い、酸素濃度を高精度に制御することのできるイオ
ン打込みにより半導体ウエハに酸素原子を添加するの
で、半導体ウエハの酸素濃度をその全域に渡って均一に
且つ所望の値にすることができる。
そして、イオン打込みにより半導体ウエハ表面に生じ
るダメージは約1150℃の高温短時間アニールにより修復
することができ、それでいてアニール時間が数十秒と短
いので酸素濃度の半導体ウエハ厚み方向における分布、
平面方向における分布はほとんど崩れない。従って、所
望のゲッタリング効果を持つゲッタリング核を半導体ウ
エハ表面から適宜の深さのところに存在させることがで
きる。そして、その状態で600〜900℃での10〜20時間の
低温長時間アニール処理を行うので、高濃度の酸素を析
出させて半導体基板の表面より適宜深いところにゲッタ
リング核を発生させることができる。
しかも、しかる後、900〜1100℃での5〜10時間の高
温長時間アニール処理を行うので、上記発生したゲッタ
リング核を成長させることができ、延いてはその後に行
われる各高温処理工程毎に該ゲッタリング核に重金属、
結晶欠陥を有効にゲッタリングをさせることができる。
依って、所望のゲッタリング効果を半導体ウエハ全域
に渡って均一に得ることができる。
(G.実施例)[第1図、第2図] 以下、本発明半導体ウエハのゲッタリング方法を図示
実施例に従って詳細に説明する。
第1図(A)乃至(E)は本発明半導体ウエハのゲッ
タリング方法の一つの実施例を工程順に示す半導体ウエ
ハの断面図である。
(A)半導体ウエハとして同図(A)に示すように低酸
素濃度(1018cm-3以下)のもの1を用意する。半導体ウ
エハとして低酸素濃度のものを用意するのは、後のイオ
ン打込みによって所望の酸素濃度が均一に得られるよう
にするためである。即ち、若し普通のCZ法で得られる半
導体インゴットのように酸素濃度を高くすると、イオン
打込みにより酸素をイオン打込みしても全体の酸素濃度
に占めるイオン打込みによる酸素濃度の割合が小さくな
り、イオン打込みの濃度を精度良く制御することができ
るという利点を有効に活かすことができなくなるのであ
る。尚、図においては、2は表面、3は裏面である。
(B)次に、第1図(B)に示すように酸素を1MeV以上
のハイエネルギーで半導体ウエハ1の表面2側からイオ
ン打込みして、半導体素子の活性領域が形成される部分
(以下便宜上単に「活性領域」と称する。)4よりも深
いところ(深さ例えば1μm以上のところ)を高酸素濃
度にする。同図(B)の右側の部分は酸素濃度分布を示
している。
このイオン打込みは、半導体ウエハ1の所望の深さの
ところに所望の高い酸素濃度の層をつくり、上記の半導
体素子の活性領域4にある重金属や結晶欠陥等をその酸
素濃度の高い層によって後でゲッタリングできるように
するために行うものであり、後の第1図(D)に示す低
温アニール処理で酸素が充分に析出してゲッタリング核
が生じ得るようにかかる高酸素濃度層の濃度は1018cm-3
よりも高い値にする。
尚、5、5、…はこのイオン打込みにより活性領域4
に生じたダメージであり、これは放置すると半導体素子
の特性を劣化させ、不安定にする要因となるものであ
る。
(C)次に、上記ダメージ5、5、…を修復して良好な
結晶性を回復させるために第1図(C)に示すように高
温短時間アニールを行う。具体的には、赤外線によりあ
るいはレーザビームにより例えば1150℃程度の温度で数
十秒間加熱することにより行う。
このアニールはダメージ5、5、…を充分に修復して
活性領域4内に元の良好な結晶性をもたらすためのもの
であるが、そのダメージ修復を酸素濃度分布の変動をほ
とんどもたらすことなく行うために例えば1150℃という
高温での数十秒間という短時間加熱により行うのであ
る。このようにアニールすると実際に酸素濃度分布がほ
とんど変動せず、従って、半導体ウエハ1の活性領域4
の下にある高酸素濃度層内の酸素が半導体ウエハ1の表
面から外へ出るという現象が生ぜず、活性領域4下には
高濃度で酸素が存在し、後の工程で充分なゲッタリング
効果を持ち得るように待機した状態を維持することがで
きる。
(D)次に、第1図(D)に示すように、ドライバ酸素
O2雰囲気中で600〜900℃の温度で10〜20時間加熱する低
温アニール処理を施す。この低温アニール処理は高濃度
の酸素を析出させてゲッタリング核6、6、…を活性領
域4下に発生させるためである。
(E)次に、第1図(E)に示すように、ドライ酸素O2
雰囲気中で900〜1100℃の温度で5〜10時間加熱する高
温アニール処理を施する。この高温アニール処理は、上
記低温アニール処理で発生したゲッタリング核6、6、
…を成長させるために行う。そして、この成長したゲッ
タリング核6、6、…により各高温処理毎に活性領域4
内の重金属、結晶欠陥がゲッタリングされ、良好な特性
の半導体素子を得ることが可能になる。7はこのような
ゲッタリング各6、6、・・・が層を成して存在するゲ
ッタリング領域である。
第2図はダメージ修復のための高温短時間アニール、
低温アニール処理及び高温アニール処理の各アニールに
ついてのアニール温度とアニール時間を示すプロセス図
である。
このような半導体ウエハのゲッタリング方法によれ
ば、イオン打込みにより酸素を注入することによって酸
素濃度を高い精度で制御でき、しかもダメージ消去のた
めのアニールを高温短時間アニールにより行うので、高
精度で制御された酸素濃度分布をダメージ修復のための
アニールによって変動しないようにすることができる。
従って、普通の半導体ウエハであるか、従来の非常に酸
素濃度制御が難しい高不純物濃度半導体ウエハであるか
を問わず結晶中の所定の深さのところに、即ち、活性領
域4の下側に制御性良く所望のゲッタリング効果を有す
るゲッタリング領域7をつくることができる。
(H.発明の効果) 以上に述べたように、本発明半導体ウエハのゲッタリ
ング方法は、酸素濃度が1018cm-3以下の半導体ウエハに
その表面側から表面より適宜深いところへ酸素イオンを
注入するイオン打込みをし、次いで、半導体ウエハ表面
部の上記のイオン打込みにより生じたダメージを修復す
る約1150℃での数十秒程度の高温短時間アニールを行
い、その後、600〜900℃での10〜20時間の低温長時間ア
ニール処理を行い、しかる後、900〜1000℃での5〜10
時間の高温長時間アニール処理を行うことを特徴とす
る。
本発明半導体ウエハのゲッタリング方法によれば、半
導体ウエハとして1018cm-3以下という低酸素濃度のもの
を用い、酸素濃度を高精度に制御することのできるイオ
ン打込みにより半導体ウエハに酸素原子を添加するの
で、半導体ウエハの酸素濃度をその全域に渡って均一に
且つ所望の値にすることができる。
そして、イオン打込みにより半導体ウエハ表面に生じ
るダメージは約1150℃の高温短時間アニールにより修復
することができ、それでいてアニール時間が数十秒と短
いので酸素濃度の半導体ウエハ厚み方向における分布、
平面方向における分布はほとんど崩れない。従って、所
望のゲッタリング効果を持つゲッタリング核を半導体ウ
エハ表面から適宜の深さのところに存在させることがで
きる。そして、その状態で600〜900℃での10〜20時間の
低温長時間アニール処理を行うので、高濃度の酸素を析
出させて半導体基板の表面より適宜深いところにゲッタ
リング核を発生させることができる。
しかも、しかる後、900〜1100℃での5〜10時間の高
温長時間アニール処理を行うので、上記発生したゲッタ
リング核を成長させることができ、延いてはその後に行
われる各高温処理工程毎に該ゲッタリング核に重金属、
結晶欠陥を有効にゲッタリングをさせることができる。
依って、所望のゲッタリング効果を半導体ウエハ全域
に渡って均一に得ることができる。
【図面の簡単な説明】
第1図(A)乃至(E)は本発明半導体ウエハのゲッタ
リング方法の一つの実施例を工程順に示す断面図、第2
図は各アニールの時間と温度を示すプロセス図である。 符号の説明 1……半導体ウエハ、 2……半導体ウエハの表面、 4……活性領域となる部分、 5……ダメージ、 7……ゲッタリング領域。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−42839(JP,A) 特開 昭58−180028(JP,A) 特開 昭58−103124(JP,A) 特開 昭57−35329(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/324 H01L 21/265

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】酸素濃度が1018cm-3以下の半導体ウエハに
    その表面側から表面より適宜深いところへ酸素イオンを
    注入するイオン打込みをし、 次いで、半導体ウエハ表面部の上記のイオン打込みによ
    り生じたダメージを修復する約1150℃での数十秒程度の
    高温短時間アニールを行い、 その後、600〜900℃での10〜20時間の低温長時間アニー
    ル処理を行い しかる後、900〜1100℃での5〜10時間の高温長時間ア
    ニール処理を行う ことを特徴とする半導体ウエハのゲッタリング方法
JP63185996A 1988-07-25 1988-07-25 半導体ウエハのゲッタリング方法 Expired - Fee Related JP3066968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63185996A JP3066968B2 (ja) 1988-07-25 1988-07-25 半導体ウエハのゲッタリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63185996A JP3066968B2 (ja) 1988-07-25 1988-07-25 半導体ウエハのゲッタリング方法

Publications (2)

Publication Number Publication Date
JPH0234932A JPH0234932A (ja) 1990-02-05
JP3066968B2 true JP3066968B2 (ja) 2000-07-17

Family

ID=16180545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63185996A Expired - Fee Related JP3066968B2 (ja) 1988-07-25 1988-07-25 半導体ウエハのゲッタリング方法

Country Status (1)

Country Link
JP (1) JP3066968B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338044A (ja) * 1989-07-05 1991-02-19 Toshiba Corp 半導体装置の製造方法
JP3075364B2 (ja) * 1991-01-29 2000-08-14 クボタ空調株式会社 空気調和システム
US5229305A (en) * 1992-02-03 1993-07-20 Motorola, Inc. Method for making intrinsic gettering sites in bonded substrates
EP0717437B1 (en) * 1994-12-12 2002-04-24 Advanced Micro Devices, Inc. Method of forming buried oxide layers
CN115188825B (zh) * 2022-07-04 2024-01-30 弘大芯源(深圳)半导体有限公司 一种制造抗辐射金属氧化物半导体场效应器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58180028A (ja) * 1982-04-16 1983-10-21 Oki Electric Ind Co Ltd 半導体ウエハの処理方法
JPS6042839A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 半導体ウエハの処理方法

Also Published As

Publication number Publication date
JPH0234932A (ja) 1990-02-05

Similar Documents

Publication Publication Date Title
EP0146233B1 (en) Low temperature process for annealing shallow implanted n+/p junctions
Michel et al. Rapid annealing and the anomalous diffusion of ion implanted boron into silicon
KR100875909B1 (ko) Simox 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진simox 웨이퍼
KR20000057350A (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JP2998330B2 (ja) Simox基板及びその製造方法
JP3066968B2 (ja) 半導体ウエハのゲッタリング方法
US5670391A (en) Process for reducing transient diffusion of dopant atoms
JPH04130731A (ja) 半導体集積回路装置の製造方法
US4415372A (en) Method of making transistors by ion implantations, electron beam irradiation and thermal annealing
JP4647732B2 (ja) P/p−エピタキシャルウェーハの製造方法
JP2943369B2 (ja) 半導体基板の製造方法
JPS6151930A (ja) 半導体装置の製造方法
JPH023539B2 (ja)
JPH1187258A (ja) 半導体装置の製造方法
JP3207146B2 (ja) 半導体装置の製法
JP3223748B2 (ja) 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法
JP2685384B2 (ja) 半導体基板の製造法
JPH077768B2 (ja) 半導体装置の製造方法
JPH11145146A (ja) 半導体基板及びその製造方法
JPS59119842A (ja) 半導体装置の製造方法
JPS6122623A (ja) 半導体素子の製造方法
JP3024193B2 (ja) 半導体基板の製造方法
JP2618965B2 (ja) 半導体装置の製造方法
JPH0661234A (ja) 半導体装置の製造方法
JPS6132433A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees