JP3223748B2 - 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法 - Google Patents

多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法

Info

Publication number
JP3223748B2
JP3223748B2 JP04839295A JP4839295A JP3223748B2 JP 3223748 B2 JP3223748 B2 JP 3223748B2 JP 04839295 A JP04839295 A JP 04839295A JP 4839295 A JP4839295 A JP 4839295A JP 3223748 B2 JP3223748 B2 JP 3223748B2
Authority
JP
Japan
Prior art keywords
thin film
polycrystalline silicon
silicon thin
ion implantation
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04839295A
Other languages
English (en)
Other versions
JPH08250661A (ja
Inventor
広和 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP04839295A priority Critical patent/JP3223748B2/ja
Publication of JPH08250661A publication Critical patent/JPH08250661A/ja
Application granted granted Critical
Publication of JP3223748B2 publication Critical patent/JP3223748B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、多結晶シリコン薄膜
を効果的にアモルファス化する方法と、この方法を用い
て多結晶シリコン薄膜抵抗を抵抗値の再現性よく製造す
る方法に関する。
【0002】
【従来の技術】多結晶シリコン薄膜抵抗は、比較的高い
抵抗値が得られること、あるいは半導体基板のバイアス
変化に対して抵抗値が一定に保たれることといった好ま
しい特性があり、多用されている、この多結晶シリコン
薄膜抵抗は、絶縁物上に多結晶シリコンの薄膜を成膜
し、電気的に活性な元素をイオン注入し、その後にアニ
ールするプロセスを経て製造される。
【0003】このとき、電気的に活性な元素のイオン注
入条件を正確にコントロールしても同一ウェハ内で抵抗
値が不均一となったり、あるいはロット間で抵抗値がば
らつくことが知られている。そして、この主たる原因
が、成膜された多結晶シリコン薄膜中の結晶粒径が同一
ウェハ内でばらついたり、あるいはロット間で結晶粒径
が異なることにあることが知られている。
【0004】この問題を解決するために、特開昭57−
201061号公報に記載の技術が知られている。この
技術では、成膜された多結晶シリコン薄膜に電気的に不
活性な元素をイオン注入して、一旦アモルファス化す
る。この技術を図7を参照して具体的に説明する。ま
ず、シリコンウェハ100の表面を酸化して絶縁膜(S
iO2 層)110を形成する(図(a))。その上に、
CVD法で多結晶シリコン薄膜120を成膜する(図
(b))。そして電気的に不活性な元素、この場合、シ
リコンをイオン注入して(130)。多結晶シリコン薄
膜120をアモルファス化する。その後に、抵抗値を調
整するために、電気的に活性な元素、この場合Asをイ
オン注入する(150)。そして、その後にアニールし
てアモルアファス化されたシリコン薄膜を再結晶化し、
多結晶シリコン薄膜抵抗160を得る(図(d))。多
結晶シリコン薄膜120が、一旦アモルファス化された
後に、再結晶化すると、再結晶粒径が安定化し、抵抗値
のばらつきが抑えられる。
【0005】
【発明が解決しようとする課題】しかしながら、本発明
者が種々に研究したところ、充分な量のイオンを注入し
てアモルファス化すると、たしかに抵抗値のばらつきは
減少するものの、必要以上にイオン注入すると、今度は
注入イオンの影響により抵抗値がばらつく現象が生じて
くることがわかった。この理由は、例えば、不活性なイ
オンが活性なイオンをトラップする現象、あるいは不活
性イオンの注入によってその後のアニールによっては修
復されない欠陥が生じることによるのではないかと推定
される。
【0006】特開昭57−201061号公報の技術
は、アモルファス化することにより、アモルファス化し
ない場合に比べると抵抗値のばらつきを抑制することに
成功しているものの、本発明者の上述の研究に照らす
と、結果的には、過剰にイオン注入しており、より好ま
しくアモルファス化すると、さらに抵抗値のばらつきを
抑制する余地を残している。本発明はこの改善余地を知
得した上で、これを改善しようとするものである。
【0007】また、本発明者が種々に検討したところ、
効果的にアモルファス化するのに必要なイオン注入ドー
ズ量が、注入エネルギ量に依存して変化することも見い
だした。そして、特開昭57−201061号公報の技
術は、本発明者の検討の結果によれば、注入エネルギ量
が高すぎるために、より好ましい注入エネルギ量が選ば
れていれば充分にアモルファス化できるドーズ量に比し
てはるかに大きなドーズ量となっていることもわかっ
た。そして、この結果、注入イオン量が過剰となってお
り、このために抵抗値のばらつきが大きくなっている。
【0008】すなわち、従来の技術は、アモルファス化
しない場合に比べると、抵抗値のばらつきを格段に抑制
することに成功しているものの、本発明者の研究の結果
によると、過剰にイオン注入されており、これによって
より好ましくイオン注入すれば得られるはずの抵抗値の
ばらつきの程度よりもなお抵抗値のばらつきが大きくな
っている。本発明は、少ないドーズ量で効果的にアモル
ファス化することを可能とし、もって抵抗値のばらつき
をさらに一層抑制しようとするものである。
【0009】
【課題を解決するための一の手段】請求項1の発明で
は、上記の目的を達成するために、多結晶シリコン薄膜
フッ素イオンを注入することによって前記多結晶シリ
コン薄膜をアモルファス化する方法において、前記イオ
ン注入の注入エネルギ量を、注入イオンの投影飛程が前
記多結晶シリコン薄膜の半分の深さ位置に到達する距離
となる一のエネルギ量に設定し、前記イオン注入のイオ
ン注入ドーズ量を、イオン注入ドーズ量/前記多結晶シ
リコン薄膜の膜厚で算出されるイオン注入濃度が1.0
×10 20 cm -3 〜2.5×10 20 cm -3 となるドーズ量
に設定することを特徴とする多結晶シリコン薄膜のアモ
ルファス化方法を創作した。
【0010】
【作用】注入エネルギ量が上述の関係に設定されている
と、多結晶シリコン薄膜の全膜厚が効果的にアモルファ
ス化され、その後に製造される多結晶薄膜抵抗の抵抗値
のばらつきが小さくなる。注入エネルギ量がこれよりも
小さいと深い部分のアモルファス化が充分に得られな
い。一方、注入エネルギ量がこれよりも大きいと、注入
イオンが多結晶シリコン薄膜をとおり抜けていく作用が
強くなり、やはりアモルファス化の効率が低くなる。前
述した特開昭57−201061号公報の技術では、注
入エネルギ量が大きすぎてアモルファス化効率が低いた
めに、上述の適切なエネルギ量で注入すればアモルファ
ス化するに足りるイオン注入ドーズ量より多くの量をイ
オン注入してアモルファス化している。上述のイオン注
入エネルギ量に設定することで過剰な量のイオン注入を
不要化できる。
【0011】
【0012】また、前記イオン注入のイオン注入ドーズ
量を、イオン注入ドーズ量/前記多結晶シリコン薄膜の
膜厚で算出されるイオン注入濃度が1.0×10 20 cm
-3 〜2.5×10 20 cm -3 となるドーズ量に設定されて
いると、多結晶シリコン薄膜は必要充分にアモルファス
化される一方、過剰にイオン注入されることがなく、そ
の後に製造される多結晶シリコン薄膜の抵抗値のバラツ
キが小さくなる。イオン注入ドーズ量が前記イオン注入
濃度が1.0×1020cm-3となる量よりも少ないと、
アモルファス化が充分に行われない。一方、イオン注入
ドーズ量がイオン注入濃度が2.5×1020cm-3とな
る量よりも多いとアモルファス化するのに必要以上のイ
オンが注入されるために、過剰に注入されたイオンが電
気的に活性なイオンをトラップしたり、あるいは過剰に
イオンを注入することによて抵抗値に影響する欠陥が発
達するといった現象が生じて抵抗値をばらつかせる。前
記した特開昭57−201061号公報の技術にイオン
注入技術と比較して、上述のように適切なイオン注入ド
ーズ量とすると、より一層抵抗値のばらつきを抑制する
ことができる。なお、抵抗素子化した場合の抵抗値のば
らつきを考慮すると、前記イオン注入濃度は、1.8×
1020cm-3以下であることが好ましく、より好ましく
は1.5×1020cm-3以下である。
【0013】
【課題を解決するための他の手段】請求項2に係る発明
は、多結晶シリコン薄膜を形成する工程と、フッ素イオ
ンを注入することによって前記多結晶シリコン薄膜をア
モルファス化する工程と、電気的に活性な元素をイオン
注入する工程と、熱処理することによってイオン注入し
たシリコン薄膜を際結晶化する工程、を経て多結晶シリ
コン薄膜抵抗を製造する方法において、請求項1記載の
多結晶シリコン薄膜のアモルファス化方法を用いる、
結晶シリコン薄膜抵抗の製造方法である。
【0014】
【作用】この製造方法によると、アモルファス化するた
めのイオン注入において、注入エネルギ量とイオン注入
ドーズ量が適正に調整されているために、得られる多結
晶シリコン薄膜抵抗の抵抗値のばらつきが抑制される。
また、前記イオン注入濃度は、1.8×1020cm-3
下であることが好ましく、より好ましくは1.5×10
20cm-3以下である。
【0015】ここに、多結晶シリコン薄膜とは、シリコ
ンを主体とし、CVD法、PVD法等の公知の薄膜製造
法により成膜された多結晶薄膜をいう。この多結晶シリ
コン薄膜は、不純物元素を含まないものでも、不純物元
素を含むものであってもよい。不純物を含む薄膜として
は、例えば、CVD法による成膜と同時に不純物が導入
されたものや、あるいは、多結晶Si薄膜の製造後に不
純物が導入されたものを挙げることができる。
【0016】また、本発明にいう投影飛程とは、イオン
が薄膜に入射して静止するまでに進んだ全距離の注入方
向への投影距離をいう。投影飛程は、LSS(Lindhar
d,Scharff,Schiott)理論に基づく平均投影飛程の計算
値あるいは実測値等により得ることができる。
【0017】多結晶シリコン薄膜の膜厚の半分の深さ位
置とは、多結晶シリコン薄膜の表面に直接イオン注入す
る場合には、前記投影飛程が多結晶シリコン薄膜の膜厚
の半分の深さ位置である。多結晶シリコン薄膜の表面に
形成された絶縁膜等の他の膜を介して多結晶シリコン薄
膜にイオンを注入する場合にも、アモルファス化しよう
とする多結晶シリコン薄膜の膜厚の半分の深さ位置であ
る。
【0018】なお、イオンの入射角によって、投影飛程
が膜厚の半分の深さ位置となる注入エネルギ量は異なっ
てくる。入射角が薄膜表面に対して法線方向の場合は、
投影飛程が膜厚方向に沿っているため、平均投影飛程が
膜厚の半分となるエネルギ量である。また、入射角が前
記法線方向から外れた場合には、膜厚の半分よりも長い
距離の平均投影飛程に対応する注入エネルギ量が必要と
なる。
【0019】多結晶シリコン薄膜をアモルファス化する
ための注入イオンは、必要に応じて選択することができ
る。一般的には、質量が大きい元素の方が効率的にアモ
ルファス化ができる。具体的には、例えば電気的に不活
性な、フッ素(F)、アルゴン(Ar)等の元素や、半
導体薄膜を構成するケイ素(Si)等を用いることがで
きる。さらに、後者の場合には、電気的に活性な不純物
元素であるリン(P)、ホウ素(B)、ヒ素(As)等
を用いることができる。
【0020】投影飛程が多結晶シリコン薄膜の膜厚の半
分の深さ位置に一致する注入エネルギ量はイオン毎に異
なる。表1は、シリコン基板へ各種元素をイオン注入し
た場合の、LSS理論に基づく平均投影飛程とその標準
偏差の一例を示す。この表から、投影飛程を膜厚の半分
の深さ位置とする注入エネルギ量を決めることができ
る。
【表1】
【0021】多結晶シリコン薄膜の膜厚の半分の深さ位
置に到達する投影飛程が得られる注入エネルギ量でイオ
ン注入すれば、薄膜に連続したアモルファス領域が効果
的に形成される。特に、膜厚にかかわらず一の注入エネ
ルギ量でアモルファス化できるため、異なるエネルギ量
での複数回のイオン注入をする必要もなく、アモルファ
ス化のためのイオン注入工程が簡略化される。
【0022】なお、本発明に係る多結晶シリコン薄膜の
アモルファス化のためのイオン注入条件(注入エネルギ
量、イオン注入ドーズ量)は、多結晶シリコン薄膜を抵
抗体に形成する場合に有効であるが、これに限定するこ
となく、シリコンの固相成長の場合のアモルファス化等
に、広く適用することができる。
【0023】また、抵抗体を形成するために電気的活性
な不純物元素をイオン注入する場合には、電気的に活性
な元素は、アモルファス化されたシリコン薄膜の再結晶
化後に注入しても、アモルファス化されたシリコン薄膜
の再結晶化前に注入しても、さらには、多結晶シリコン
薄膜をアモルファス化する前に注入してもよい。
【0024】
【発明の効果】本発明によれば、特定の一のイオン注入
エネルギ量と特定範囲のイオン注入ドーズ量でイオン注
入を行うことにより、過剰な量のイオンを注入すること
なく効果的に多結晶シリコン薄膜をアモルファス化する
ことができるため、アモルファス化のためのイオン注入
工程が簡略化される。また、かかるアモルファス薄膜を
その後再結晶化させて薄膜抵抗としたときには、抵抗値
のばらつきが抑制されたものを得ることができる。
【0025】
【実施例】以下、本発明を具現化した実施例につき、図
1ないし図6に基づいて説明する。本実施例は、多結晶
シリコン薄膜の膜厚に応じたアモルファス化のための注
入エネルギ量及び注入ドーズ量についての実験例であ
り、シリコンウェハ上に多結晶シリコン薄膜抵抗素子を
形成する工程、及び得られた薄膜抵抗の評価について説
明する。まず、注入エネルギ量の膜厚依存性についての
実験結果を示す。図2には、シリコンウェハ(以下、S
iウェハという。)1上への多結晶シリコン薄膜抵抗の
製造工程が示されている。まず、図2(a)に示すSi
ウェハ1の表面を、図2(b)に示すように酸化して、
表面に所望の膜厚の絶縁性の酸化膜2を形成した。
【0026】表面に酸化膜2を形成したSiウェハ1
を、横型の減圧CVD装置に配置して、所定の膜厚の多
結晶シリコン薄膜(多結晶Si薄膜という。)3を成膜
した(図2(c)参照)。なお、本実施例では、Siウ
ェハ1を、減圧CVD装置内の炉口、炉央、炉奥の3個
所に分けて配置した。また、これらの3個所の成膜位置
のそれぞれのSiウェハ1に対して300nm及び40
0nmの2種類の膜厚の多結晶Si薄膜3を成膜した。
【0027】次に、図2(d)に示すように、この多結
晶Si薄膜3の表面のほぼ法線方向に沿って以下の条件
でフッ素4をイオン注入して、多結晶Si薄膜3にアモ
ルファス領域6を形成した。膜厚300nmの各多結晶
Si薄膜3に対しては、注入エネルギ量を40、50、
60、80keV の4種類とし、これらの注入エネルギ量
に対しそれぞれ注入ドーズ量を、3.75×1015cm-2
とした。また、膜厚400nmの各多結晶Si薄膜3に
対しては、注入エネルギ量を40、60、80keV の3
種類とし、これらの注入エネルギ量に対しそれぞれイオ
ン注入ドーズ量を、5×1015cm-2とした。なお、3.
75×1015cm-2及び5.0×1015/cm-2の注入ド
ーズ量は、それぞれ後述のようにして決定された適正ド
ーズ量である。
【0028】前記表1から明らかなように、フッ素の場
合、注入エネルギ量が60keV のときのLSS理論に基
づく平均投影飛程は150nmである。したがって、図
1に示すように、多結晶Si薄膜3の膜厚が300nm
の場合に、平均投影飛程は、薄膜の半分の深さ位置5に
対応する。また、同様に、同エネルギ量が80keV のと
きの平均投影飛程は200nmであり、多結晶Si薄膜
3の膜厚が400nmの場合に、平均投影飛程は薄膜の
半分の深さ位置5に対応する。
【0029】さて、このように形成したアモルファス領
域6を、フォトリソグラフィー及びドライエッチングに
より所望の形状に加工する。その後、乾燥O2 雰囲気
下、950℃で30分間熱処理を行い、表面に酸化膜7
を形成するとともに、アモルファス領域6を再結晶化さ
せ改めて多結晶Si薄膜8を形成した。この場合、フッ
素は、加熱によりアモルファス領域6から脱離してい
く。なお、熱処理は900℃以上が望ましい。また、N
2 雰囲気下で、熱処理を行って多結晶Si薄膜8を形成
し、さらに酸化膜7を形成してもよい。
【0030】次に、図2(e)に示すように、不純物と
してホウ素(B)9をイオン注入によりドーピングす
る。この場合、膜厚300nmの多結晶Si薄膜8につ
いては、イオン注入エネルギ量を30keV 、イオン注入
ドーズ量を3.6×1014cm-2とした。また、膜厚40
0nmの多結晶Si薄膜8については、イオン注入エネ
ルギ量を35keV 、イオン注入ドーズ量を4.0×10
14cm-2とした。
【0031】次に、図2(f)に示すように層間絶縁膜
11をCVDにより、1.45μm成膜し、この後、P
OCl3 雰囲気下、950℃で30分ないし45分、リ
ン(P)の熱拡散によるドーピング工程を兼ねてアニー
リングを行い、ホウ素を電気的に活性化した。なお、窒
素雰囲気下で、同様に950℃でアニーリングすること
もできる。さらに、Al配線形成工程等を経て、抵抗素
子とした。
【0032】このようにして形成した300nm及び4
00nmの2種類の膜厚の抵抗素子について、シート抵
抗を測定した結果を図3及び4に示す。図3及び4は、
シート抵抗の注入エネルギ依存性を示すものあるが、こ
れらから明らかなように、いずれの膜厚の抵抗素子につ
いても、成膜位置によるシート抵抗値のばらつきが小さ
くなる注入エネルギ量があることがわかった。すなわ
ち、図3より、300nmの膜厚の抵抗素子について
は、注入エネルギ量が60keV のとき、シート抵抗が10
00Ω/ □付近で、成膜位置によるばらつきが最小であ
る。換言すれば、60keV でのフッ素のイオン注入で、
多結晶Si薄膜3の全体に連続したアモルファス領域6
が形成され、この結果、その後の熱処理により熱処理条
件に対応した粒径となり、多結晶Si薄膜3の成膜時の
粒径の影響がなくなったものである。そして、この注入
エネルギ量での平均投影飛程は約150nmであり、本
実施例においては、300nmの膜厚の多結晶Si薄膜
3の半分の深さ位置に対応する。
【0033】また、400nmの膜厚の抵抗素子につい
ては、注入エネルギ量が80keV のとき、シート抵抗が
750Ω/ □付近で成膜位置によるばらつきが小さくな
っている。すなわち、80keV でのフッ素のイオン注入
で、多結晶Si薄膜3の全体に連続したアモルファス領
域6が形成され、成膜時の粒径の影響がなくなったもの
である。そして、この注入エネルギ量での平均投影飛程
は約200nmであり、本実施例においては、400n
mの膜厚の多結晶Si薄膜3の半分の深さ位置に対応す
る。
【0034】このように、膜厚の半分の深さ位置に対応
する投影飛程でイオン注入を行えば、多結晶Si薄膜の
成膜時に発生するウェハ間の粒径差を低減して、ばらつ
きの低減された抵抗値を有する多結晶Si薄膜抵抗を製
造することができる。
【0035】次に、注入ドーズ量の膜厚依存性について
の実験結果を示す。本実験は、Siウェハ上に多結晶S
i薄膜抵抗素子を形成する工程、及び得られた薄膜抵抗
の評価について説明する。なお、注入エネルギ量の実験
と同様に図2を用いて説明する。本実験例においては、
先の実験例と同様の工程を採用して、Siウェハ1上に
酸化膜1を形成した後、300nmと400nmの2種
類の膜厚の多結晶Si薄膜3を、横型減圧CVD装置内
の炉口、炉央、炉奥の3個所の位置で成膜した。
【0036】次に、これらの多結晶Si薄膜3の表面の
ほぼ法線方向に沿って以下の条件でフッ素4をイオン注
入して、多結晶Si薄膜3にアモルファス領域6を形成
した。膜厚300nmの各多結晶Si薄膜3に対して
は、注入エネルギ量を60keVとし、イオン注入ドーズ
量を、1×1015cm-2、3×1015cm-2、5×1015cm
-2とした。また、膜厚400nmの各多結晶Si薄膜3
に対しては、注入エネルギ量を80keV とし、イオン注
入ドーズ量を、1×1015cm-2、3×1015cm-2、4×
1015cm-2、5×1015cm-2、7×1015cm-2、10×
1015cm-2とした。
【0037】このように形成したアモルファス領域6
を、先に実験例と同様に、フォトリソグラフィー及びド
ライエッチングにより所望の形状に加工した後、乾燥O
2 雰囲気下、950℃で30分間熱処理を行い、表面に
酸化膜7を形成するとともに、アモルファス領域6を再
結晶化させ、改めて多結晶Si薄膜8を形成した。
【0038】さらに、図2(e)に示すように、各多結
晶Si薄膜8に対して膜厚300nmの場合、30keV
、3.7×1014cm-2、膜厚400nmの場合、35k
eV 、3.8×1014cm-2の条件でホウ素をイオン注入
し、層間絶縁膜11を成膜後、リン(P)の熱拡散によ
るドーピング工程を兼ねてアニーリングを行い、ホウ素
を電気的に活性化した。さらに、Al配線形成工程等を
経て、抵抗素子とした。
【0039】このようにして形成した300nm及び4
00nmの2種類の膜厚の抵抗素子について、シート抵
抗を測定した結果を図5及び6に示す。図5及び6は、
シート抵抗のイオン注入ドーズ量依存性を示すものある
が、これらから明らかなように、いずれの膜厚の抵抗素
子についても、成膜位置によるシート抵抗値のばらつき
が小さくなるイオン注入ドーズ量があることがわかっ
た。すなわち、図5より、膜厚300nmの抵抗素子の
場合には、イオン注入ドーズ量が3×1015cm-2のと
き、シート抵抗が950Ω/ □付近で、成膜位置による
ばらつきが最小である。換言すれば、3×1015cm-2
フッ素のイオン注入で、多結晶Si薄膜3の全体に連続
したアモルファス領域6が形成され、この結果、その後
の熱処理により熱処理条件に対応した粒径となり、多結
晶Si薄膜3の成膜時の粒径の影響がなくなったもので
ある。また、5×1015cm-2のときでも、1×1015cm
-2のときに比較して大幅にシート抵抗のばらつきが低減
されていが、シート抵抗そのものがキャリアのトラップ
等により増大する傾向にある。
【0040】シート抵抗のばらつきが最小となるドーズ
量3×1015cm-2を膜厚(300nm)で除してイオン
注入濃度を計算すると、1×1020cm-3となり、5×1
15cm-2の場合のイオン注入濃度は、1.67×1020
cm-3となる。
【0041】一方、400nmの膜厚の抵抗素子につい
ては、イオン注入ドーズ量が4×1015cm-2ないし5×
1015cm-2のとき、シート抵抗の成膜位置によるばらつ
きが最小である。すなわち、4×1015cm-2のイオン注
入ドーズ量でのフッ素のイオン注入で、多結晶Si薄膜
3の全体に連続したアモルファス領域6が形成され、成
膜時の粒径の影響がなくなったものである。また、7×
1015cm-2及び10×1015cm-2のときでも、3×10
15cm-2以下のときと比較して、シート抵抗のばらつきは
小さくなっているが、シート抵抗が増大する傾向にあ
る。
【0042】シート抵抗のばらつきが最小となるドーズ
量4×1015cm-2を膜厚(400nm)で除してイオン
注入濃度を計算すると、1×1020cm-3となり、5×1
15cm-2の場合のイオン注入濃度は、1.25×1020
cm-3となる。また、7×10 15cm-2のときのそれは、
1.75×1020cm-3となり、10×1015cm-2のとき
のそれは、2.5×1020cm-3となる。
【0043】これらの結果から、いずれの膜厚について
も、イオン注入濃度が、1×1020cm-3以上であれば、
多結晶Si薄膜3において連続したアモルファス領域6
が形成がされることが明らかである。また、イオン注入
濃度が、1.7×1020cm-3付近においても、かなり安
定した抵抗値が得られ、さらに、イオン注入濃度が2.
5×1020cm-3までにおいてもばらつきの低減された抵
抗値を得ることができる。したがって、ばらつきの低減
された抵抗素子を得るには、1×1020cm-3〜2.5×
1020cm-3でのフッ素のイオン注入による多結晶Si薄
膜3のアモルファス化が好ましいことがわかった。
【0044】なお、これらの実験例では、多結晶Si薄
膜3の膜厚が300nm及び400nmの場合について
説明したが、本発明が適用できる多結晶Si薄膜の膜厚
はこれらに限定されるものではなく、膜厚が1μm(1
000nm)程度までは本発明を適用することができ
る。前記イオン注入ドーズ量にて、LSS理論のイオン
飛程より、平均飛程が多結晶シリコン膜厚×1/2で、
膜厚<(平均飛程+3×標準偏差)になるイオン注入エ
ネルギ量を選択すれば、多結晶シリコン膜厚全域にわた
り、ほぼアモルファス化が可能であるからである。
【図面の簡単な説明】
【図1】多結晶Si薄膜のアモルファス化において、多
結晶Si薄膜の膜厚の半分の深さ位置に到達する投影飛
程となる注入エネルギ量で、イオン注入する状態を示す
図である。
【図2】実施例1及び2における多結晶Si薄膜抵抗の
製造工程(a)〜(f)を示す図である。
【図3】膜厚300nmの多結晶Si薄膜抵抗のシート
抵抗の、アモルファス化工程のフッ素イオン注入エネル
ギ量依存性を示すグラフ図である。
【図4】膜厚400nmの多結晶Si薄膜抵抗のシート
抵抗の、アモルファス化工程のフッ素イオン注入エネル
ギ量依存性を示すグラフ図である。
【図5】膜厚300nmの多結晶Si薄膜抵抗のシート
抵抗の、アモルファス化工程のフッ素イオン注入ドーズ
量依存性を示すグラフ図である。
【図6】膜厚400nmの多結晶Si薄膜抵抗のシート
抵抗の、アモルファス化工程のフッ素イオン注入ドーズ
量依存性を示すグラフ図である。
【図7】従来の多結晶Si薄膜抵抗の製造工程(a)〜
(d)を示す図である。
【符号の説明】
1 Siウェハ 3 多結晶Si薄膜 6 アモルファス領域

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】多結晶シリコン薄膜にフッ素イオンを注入
    することによって前記多結晶シリコン薄膜をアモルファ
    ス化する方法において、 前記イオン注入の注入エネルギ量を、注入イオンの投影
    飛程が前記多結晶シリコン薄膜の半分の深さ位置に到達
    する距離となる一のエネルギ量に設定し、 前記イオン注入のイオン注入ドーズ量を、イオン注入ド
    ーズ量/前記多結晶シリコン薄膜の膜厚で算出されるイ
    オン注入濃度が1.0×10 20 cm -3 〜2.5×10 20
    cm -3 となるドーズ量に設定することを特徴とする 多結
    晶シリコン薄膜のアモルファス化方法。
  2. 【請求項2】多結晶シリコン薄膜を形成する工程と、フ
    ッ素イオンを注入することによって前記多結晶シリコン
    薄膜をアモルファス化する工程と、電気的に活性な元素
    をイオン注入する工程と、熱処理することによってイオ
    ン注入したシリコン薄膜を際結晶化する工程、を経て多
    結晶シリコン薄膜抵抗を製造する方法において、請求項1記載の多結晶シリコン薄膜のアモルファス化方
    法を用いる、 多結晶シリコン薄膜抵抗の製造方法。
JP04839295A 1995-03-08 1995-03-08 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法 Expired - Fee Related JP3223748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04839295A JP3223748B2 (ja) 1995-03-08 1995-03-08 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04839295A JP3223748B2 (ja) 1995-03-08 1995-03-08 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法

Publications (2)

Publication Number Publication Date
JPH08250661A JPH08250661A (ja) 1996-09-27
JP3223748B2 true JP3223748B2 (ja) 2001-10-29

Family

ID=12802031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04839295A Expired - Fee Related JP3223748B2 (ja) 1995-03-08 1995-03-08 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法

Country Status (1)

Country Link
JP (1) JP3223748B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239068A (ja) * 2008-03-27 2009-10-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US11405014B1 (en) * 2019-06-27 2022-08-02 National Technology & Engineering Solutions Of Sandia, Llc Solid-state tuning behavior in acoustic resonators

Also Published As

Publication number Publication date
JPH08250661A (ja) 1996-09-27

Similar Documents

Publication Publication Date Title
US5064775A (en) Method of fabricating an improved polycrystalline silicon thin film transistor
EP0281276B1 (en) Fabrication of polycrystalline silicon resistors
US6187679B1 (en) Low temperature formation of low resistivity titanium silicide
US5712181A (en) Method for the formation of polycide gate in semiconductor device
US6204173B1 (en) Multiple implantation and grain growth method
US4764478A (en) Method of manufacturing MOS transistor by dual species implantation and rapid annealing
US5015593A (en) Method of manufacturing semiconductor device
US5482876A (en) Field effect transistor without spacer mask edge defects
JPH0126171B2 (ja)
JP3223748B2 (ja) 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法
JP3464247B2 (ja) 半導体装置の製造方法
US5240511A (en) Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
JPS6227727B2 (ja)
Powell et al. Dopant Activation and Redistribution in As+‐Implanted Polycrystalline Si by Rapid Thermal Processing
JP2882844B2 (ja) 薄膜半導体装置の製造方法
JPH0964355A (ja) 半導体素子の製造方法
JPH039612B2 (ja)
JP3182226B2 (ja) 導電性多結晶シリコン膜の製造方法
JPH0547987B2 (ja)
JP2664416B2 (ja) 半導体装置の製造方法
JP3185396B2 (ja) 半導体装置の製造方法
JP3307362B2 (ja) 半導体装置の製造方法
JP3297781B2 (ja) 半導体装置の製造方法
JPS63124520A (ja) 半導体装置の製造方法
JPH04137619A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070824

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090824

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees