CN115188825B - 一种制造抗辐射金属氧化物半导体场效应器件及其制造方法 - Google Patents

一种制造抗辐射金属氧化物半导体场效应器件及其制造方法 Download PDF

Info

Publication number
CN115188825B
CN115188825B CN202210785219.1A CN202210785219A CN115188825B CN 115188825 B CN115188825 B CN 115188825B CN 202210785219 A CN202210785219 A CN 202210785219A CN 115188825 B CN115188825 B CN 115188825B
Authority
CN
China
Prior art keywords
forming
defect
field effect
silicon
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210785219.1A
Other languages
English (en)
Other versions
CN115188825A (zh
Inventor
洪学天
赵大国
林和
王尧林
牛崇实
黄宏嘉
陈宏�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinxin Advanced Technology Research Institute Shanxi Co ltd
Jinxin Electronics Manufacturing Shanxi Co ltd
Hongda Xinyuan Shenzhen Semiconductor Co ltd
Original Assignee
Jinxin Advanced Technology Research Institute Shanxi Co ltd
Jinxin Electronics Manufacturing Shanxi Co ltd
Hongda Xinyuan Shenzhen Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinxin Advanced Technology Research Institute Shanxi Co ltd, Jinxin Electronics Manufacturing Shanxi Co ltd, Hongda Xinyuan Shenzhen Semiconductor Co ltd filed Critical Jinxin Advanced Technology Research Institute Shanxi Co ltd
Priority to CN202210785219.1A priority Critical patent/CN115188825B/zh
Publication of CN115188825A publication Critical patent/CN115188825A/zh
Application granted granted Critical
Publication of CN115188825B publication Critical patent/CN115188825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种抗辐射金属氧化物半导体场效应器件及其制造方法,属于电子工程技术领域。该器件包括抗辐射金属氧化物半导体场效应器件包括表面上具有无缺陷区域层的硅晶片。本发明的制造抗辐射金属氧化物半导体场效应器件的方法,高效率吸附半导体器件功能区中的金属与氧杂质,显著缩短形成耗尽无缺陷区域的时间。工艺过程简单,成本低。此发明所采用的方法不仅可以用于降低硅基的半导体器件与集成电路的金属与氧缺陷含量,也可以推广应用于减低化合物半导体功率器件与集成电路的衬底的金属与微缺陷含量以提高器件的抗辐射性能。

Description

一种制造抗辐射金属氧化物半导体场效应器件及其制造方法
技术领域
本发明属于电子工程技术领域,涉及可用于生产抗外部因素的半导体器件及其制造方法,特别是抗伽马(γ)辐射的器件。
背景技术
辐射是指当原子或分子成分在较高能级上不稳定时,原子或分子成分发出的能量流。辐射以X射线、伽马射线、α射线、β射线、中子或质子的辐射形式表示。辐射分为粒子形式或电磁波形式。粒子形式称为粒子辐射,电磁波形式称为电磁波辐射。尽管辐射彼此不同,但是可以基于能量流的基本概念,根据发射能量的大小或吸收能量的大小来估计辐射的强度或施加在物体上的影响。
在半导体器件,功率器件与大规模及超大规模集成电路的制造工艺中,如何提高器件与电路的抗辐射能力是提高半导体器件及集成电路应用的可靠性稳定性并扩展其应用领域的关键。相关的专利包括US5338693A Process for manufacture of radiationresistant power MOSFET and radiation resistant power MOSFET,和US20190287923A1Radiation-tolerant unit MOSFET hardened against single event effect and totalionizing dose effect。
已知的提高半导体器件与电路的抗辐射能力方法是通过在干燥的氧气中,在1200℃的温度下对MOS结构进行热处理来增加MOS结构的抗辐射能力,在干燥的氧气中,硅晶片上形成二氧化硅膜过程中,向氧化剂中添加NF3气体,其量占试剂总量的0.1%。在这种情况下,由于在照射时,金属离子被部分中和,从而导致MOS结构的抗辐射性增加。然而,采用这种增加抗辐射性的方法,在硅晶片的近表面区域中不受控制的金属杂质(铜,金)的总量没有变化。此杂质进一步扩散到SiO2中,与此相关的是,在足够高浓度的NF3(试剂总量的0.1%)下发生金属离子的有效中和,从而导致辐照后表面态密度增加。以及由于电荷稳定性的降低(即阈值电压偏移高达5V)而导致的辐射电阻的降低电压为5V,辐射剂量Dγ=6.5×105rad。
在抗辐射电子器件的制造中,增加MOS结构的抗辐射性的另一种的技术解决方案是通过快速热硝化(BTN)减少二氧化硅膜中辐射引起的电荷的方法。为此,在硅衬底上形成二氧化硅膜之后,将结构在温度为1200℃,浓度为1%的氮气中持续30秒。在退火期间,氮原子扩散到二氧化硅膜中以形成氮氧化硅,该氮氧化硅对γ射线具有很高的抵抗力。氮氧化硅在MOS结构的阈值电压中由辐射引起的微弱变化是由于氮氧化硅中存在电子俘获中心以及空穴陷阱,从而导致空穴的正电荷补偿为负电荷电子。然而,在任何热效应或电离效应下,不受控制的金属杂质都会从硅衬底体积进入二氧化硅膜,这会严重降低MOS结构的电荷稳定性及其抗辐射性。在6.3×105rad的辐射剂量及偏压状态VG分别等于0和5V时,已通过BTN的MOS结构的阈值电压的最小偏移相应为1.3和5.1V。
以上所述方法的主要缺点有:
1稳定性与重复性差;
2对金属杂质与氧气的吸附效率低;
3在任何热效应或电离效应下,不受控制的金属杂质都会从硅衬底体积进入二氧化硅膜,这会严重降低MOS结构的电荷稳定性及其抗辐射性。
发明内容
针对现有技术的不足,本发明提出了一种提高半导体器件及集成电路抗辐射能力的方法,本发明的目的是提高耐γ辐射的MOS结构的电荷稳定性,即,实现由于暴露于γ辐射而引起的阈值电压的最小偏移。
本发明的第一方面在于公开一种抗辐射金属氧化物半导体场效应器件,包括表面上具有无缺陷区域层的硅晶片,优选所述无缺陷区域层的金属离子浓度在8×1012cm-3以下。
在本发明的一些优选的实施方式中,还包括在无缺陷区域层外的依次形成的二氧化硅膜、氮化硅膜和铝膜。
本发明的第二方面在于公开一种第一方面所述的退火介质制造抗辐射金属氧化物半导体场效应器件的方法,包括在硅晶片上形成二氧化硅膜之前的在所述介质中退火的步骤。
在本发明的一些优选的实施方式中,通过退火的步骤来形成所述无缺陷区域层。
在本发明的一些优选的实施方式中,所述退火在980-1180℃下进行。
在本发明的一些优选的实施方式中,所述退火进行至少3小时(h)。
在本发明的一些优选的实施方式中,退火介质包括氮气、氧气和氯化氢气体。
在本发明的一些优选的实施方式中,所述氮气、氧气和氯化氢气体的质量比为(0.95-0.99):(0.02-0.04):(0.01-0.03)。
在本发明的一些优选的实施方式中,还包括在硅晶片上形成二氧化硅膜、生成氮化硅膜、形成金属半导体场效应晶体管的源极与漏极窗口、形成N+源极与漏极区、生成铝膜和定义场效应器件的欧姆接触与金属互联的步骤。
在本发明的一些优选的实施方式中,所述二氧化硅膜的厚度为450-550埃。
在本发明的一些优选的实施方式中,所述氮化硅膜的厚度为250-350埃。
在本发明的一些优选的实施方式中,所述铝膜的厚度为0.8-1.5um。
在本发明的一些优选的实施方式中,通过干氧技术形成二氧化硅膜,
在本发明的一些优选的实施方式中,通过射频溅射法形成氮化硅膜。
在本发明的一些优选的实施方式中,通过光刻与离子刻蚀形成金属半导体场效应晶体管的源极与漏极窗口。
在本发明的一些优选的实施方式中,通过磷离子注入与磷扩散形成N+源极与漏极区。
在本发明的一些优选的实施方式中,通过射频溅射法沉积铝膜。
在本发明的一些优选的实施方式中,采用光刻与刻蚀法定义场效应器件的欧姆接触与金属互联。
本发明的有益效果:
本发明的制造抗辐射金属氧化物半导体场效应器件的方法,高效率吸附半导体器件功能区中的金属与氧杂质,显著缩短形成耗尽无缺陷区域的时间。工艺过程简单,成本低。此发明所采用的方法不仅可以用于降低硅基的半导体器件与集成电路的金属与氧缺陷含量,也可以推广应用于减低化合物半导体功率器件与集成电路的衬底的金属与微缺陷含量以提高器件的抗辐射性能。
附图说明
图1为场效应器件的缺陷密度与退火温度的关系(气体混合物的组成重量百分比为氮0.97%:氧0.03%,氯化氢0.02%,余量为水蒸气(98.98%);退火时间为210分钟);
图2为金属半导体场效应晶体管阈值电压偏移值Vth在栅极上施加正偏压(Vg=5V)以及零偏压(Vg=0)在γ辐射照射后在不同的缺陷密度条件下所得的结果。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
若非特别指出,实施例和对比例为组分、组分含量、制备步骤、制备参数相同的平行试验。
本发明的制造MOS结构的方法中,包括在在含氮介质中退火,硅晶片上形成二氧化硅膜,生长氮化硅膜,铝膜沉积,光刻。在980-1180℃的温度下,在形成二氧化硅膜之前,在含氮介质中对衬底进行至少3小时退火,氮,氧,氯化氢以0.95-0.99%、0.02-0.04%、0.01-0.03%的质量百分比(wt%)作为含氮介质使用,其余气体为水蒸气(H2O)。
硅晶片在成分为含氮的介质中的退火,由水蒸气作为载体,氮(N2)、氧气(O2)、氯化氢(HCl)成分的质量百分比为(0.95-0.99)%:(0.02-0.04)%:(0.01-0.03)%,并在二氧化硅形成之前在980-1180℃的温度下进行至少3小时退火,导致氧沉淀物在9-15微米深度处的密度增加,并且硅晶片的近表面区域被氧消耗至9-15微米深度。在二氧化硅膜形成后,再生长一层的氮化硅薄膜以形成最佳的硅与二氧化硅界面的应力状态,在这些条件下,钠,铜,铁,镍和其它不受控制的金属杂质在这些条件下以15μm的深度沉积在沉淀物中,这些杂质从硅晶片的体积中扩散出来。这些沉淀物是机械应力的来源,与单晶硅具有不同的相体积,它们补偿了在硅-二氧化硅界面附近的二氧化硅膜的生长过程中产生的机械应力。耐高温达1200℃的沉淀物密度为105-107cm-3。它们的尺寸为10到/>硅-二氧化硅结构中钠,铜,铁,镍和其它杂质浓度的减少导致移动电荷的减少。Si-SiO2界面附近机械应力水平的降低导致固定电荷在当前条件下降低了两倍。因此,在硅晶片的表面上,形成了一个深度为15μm的无缺陷区域,该区域从下方受到缺陷密度为105-107cm-3的缺陷层的限制,形成势垒,以防止不受控制的杂质在可能的热效应和电离效应下从硅衬底体积中扩散。
所提出的方法允许在制造MOS结构时将硅晶片的近表面区域中的金属离子浓度降低到8×1012cm-3以下。铜降低到3×1010cm-3和氧降至2×1016cm-3,即由于形成了15μm深度的沉淀物,导致不受控制的金属杂质(钠,铜,铁,镍等)从半导体本体中扩散出来。由于这些原因,辐射感应的电荷会减少,因此,在6.5×105rad的辐照剂量下,γ射线辐照期间阈值电压的偏移降低至0.5-1.5V,偏压状态相应为0和5V。
在高于1200℃的退火温度下,无缺陷硅层的厚度为10μm,深度为15μm时缺陷的密度为3×103cm-3,铜含量为1.0×1014cm-3,氧含量高达6×1017cm-3。据此,辐射剂量为6.5×105rad(雷得),偏压状态为0和5V时阈值电压偏移相应为1.3-5.3V,即处于原型水平。
在低于980℃的退火温度下,无缺陷区的厚度为10μm,深度为15μm时缺陷的密度为1×105cm-3,存在的铜杂质含量为7×1013cm-3,氧2×1016cm-3,在辐射剂量6.5×105rad,偏压状态0和5V时,阈值电压的偏移相应为0.5-1.5V。
气体混合物的组成重量百分比为氮0.97%,氧0.03%,氯化氢0.02%,退火时间为210分钟时,场效应器件的缺陷密度与退火温度的关系如图1。
由图1可以看出,场效应器件在深度为15微米处的缺陷密度与退火温度强相关,在退火温度低于1100℃时,缺陷密度开始指数式上升,实验结果表明缺陷密度也与氮、氧及氯化氢等气体混合物的组成重量比相关,但不是强相关。
如果将退火时间缩短到少于3小时,将不能充分清洁近金属杂质表面区域。
当含氮环境中的氮含量小于0.95wt%时。观察到混合气体中氧气和氯化氢含量的增加,导致无缺陷层的厚度不均匀,无缺陷硅层的厚度约为12微米,氧浓度增加到4.0×1017cm-3,缺陷层的密度降低。
当含氮环境中的氮含量大于0.99wt%时,硅中15μm深度处的缺陷密度下降到1×106cm-3,这导致铜杂质含量增加至1×1014cm-3,氧气含量达到5.5×1017cm-3。另外,无缺陷层的厚度不均匀,约为13微米。
氧含量大于0.04wt%,硅中的氧浓度增长到6×1017cm-3,无缺陷硅层的厚度不均匀,约为13μm。在辐射剂量为6.3×105rad以及0和5V的偏压状态下,阈值电压偏移为1.2和3.3V。
氧含量小于0.02wt%时硅表面质量变差,深度为15μm时缺陷的密度为1×105cm-3,无缺陷硅层的厚度不均匀,约为13μm。辐射剂量为6.3×105rad时,偏压状态分别为0和5V时,阈值电压的偏移相应为1.3和3.6V。
当HCl含量小于0.01wt%时,氧气6×1017cm-3,深度为15μm时的缺陷密度1×105cm-3时,无缺陷硅层的厚度是不均匀的,约为13微米。
随着HCl含量的增加,大于0.03wt%,铜的浓度增加到8×1013cm-3。和原型中一样,氧含量为5.5×1017。结果,辐射剂量为6.5×105rad和偏压为0和5V时,阈值电压的偏移相应为0.9和2.9V。
实施例
在最后的清洗操作之后,将一批电阻率为5.3欧姆·厘米,晶向为100的电子导电类型(P型)的硅晶片在N2:O2:HCl=0.97%:0.03%:0.02%(wt%)中于1000℃的温度下退火4小时。在扩散炉中进行退火。退火后,采用干氧技术形成氧化硅膜(SiO2),该氧化膜的厚度为厚,然后,通过射频溅射/> 的氮化硅(Si3N4)薄膜,通过光刻与离子刻蚀形成金属半导体场效应晶体管(MOSFET)的源极与漏极窗口,通过磷离子注入与磷扩散形成N+源极与漏极区。通过射频溅射法沉积1微米(μm)厚的铝膜,然后采用光刻与刻蚀法定义场效应器件的欧姆接触与金属互联。
金属半导体场效应晶体管阈值电压偏移值Vth在栅极上施加正偏压(VG=5V)以及零偏压(VG=0)在γ辐射照射后在不同的缺陷密度条件下所得的结果,如图2。
根据对MOS结构暴露于γ射线钴60(Co60)之前和之后记录的I-V与C-V特性的分析来确定器件阈值电压在辐射条件下引起的偏移。图2显示了根据以上方法制作的样品的阈值电压偏移值Vth在栅极上施加正偏压(Vg=5V)并以被动模式(Vg=0)照射后在不同的缺陷密度条件下所得的结果。
MOS结构中铜杂质的浓度通过中子活化分析,氧气-通过红外傅里叶光谱法确定。使用电子衍射法评估近表面硅层的质量。使用晶格显微镜在硅晶片上确定在整个结构厚度上的缺陷分布密度和无缺陷的硅层厚度。
从以上示例中可以看出,使用本发明的方法,可以使在γ辐射下,MOS结构的电荷稳定性提高2倍以上。
因此,在辐射剂量6.5×105rad以及偏压为0和5V的下,阈值电压的偏移分别为0.5-0.7和1.5-2.1V,这与所比较原型的阈值电压的偏移低两倍。当超过退火温度和退火时间的指定极限值以及在含氮环境中氮、氧和氯化氢的比例超过规定值时,将无法实现本发明的目的。
在n沟道和p沟道MOS晶体管的制造中对本发明进行了测试,当在形成栅极电介质之前,将硅片在1000℃的温度下退火4小时,蒸汽-气体混合物中气体混合物的成分比例为氮气(N2)∶氧气(O2)∶氯化氢(HCl)=0.97∶0.03∶0.02wt%。测试了该器件在6.5×105rad的辐射剂量下的辐射电阻,这导致通过该方法制造的n沟道晶体管和p沟道晶体管的阈值电压分别偏移了0.33V和0.28V;根据原型,阈值电压的变化对于n沟道为0.65V,对于p沟道晶体管为0.50V。
与用于产生内部氧化物的已知技术相比,本发明也能显著缩短形成耗尽无缺陷区域的时间。吸气剂,在制造微波与功率半导体器件与集成电路的过程中经过高温热操作后会失去其吸杂性能,因此本发明以最小的成本获得了高抗辐射性的微波与功率半导体器件与集成电路。
以上对本发明优选的具体实施方式和实施例作了详细说明,但是本发明并不限于上述实施方式和实施例,在本领域技术人员所具备的知识范围内,还可以在不脱离本发明构思的前提下作出各种变化。

Claims (9)

1.一种制造抗辐射金属氧化物半导体场效应器件的方法,其特征在于,包括在形成二氧化硅膜之前的硅晶片的表面上形成一个无缺陷区域层的步骤;
所述辐射金属氧化物半导体场效应器件,包括表面上具有无缺陷区域层的硅晶片;
通过退火的步骤来形成所述无缺陷区域层;
硅晶片在成分为含氮的介质中的退火,由水蒸气作为载体,退火介质包括氮气、氧气和氯化氢气体,所述氮气、氧气和氯化氢气体的质量比为(0.95-0.99):(0.02-0.04):(0.01-0.03)。
2.根据权利要求1所述的方法,其特征在于,所述无缺陷区域层的金属离子浓度在8×1012cm-3以下。
3.根据权利要求1所述的方法,其特征在于,还包括在无缺陷区域层外的依次形成的二氧化硅膜、氮化硅膜和铝膜。
4.根据权利要求1所述的方法,其特征在于,所述退火在980-1180℃下进行。
5.根据权利要求1所述的方法,其特征在于,所述退火进行至少3小时(h)。
6.根据权利要求1或2所述的方法,其特征在于,还包括在具有无缺陷区域层的硅晶片上形成二氧化硅膜、生成氮化硅膜、形成金属半导体场效应晶体管的源极与漏极窗口、形成N+源极与漏极区、生成铝膜和定义场效应器件的欧姆接触与金属互联的步骤。
7.根据权利要求1或2所述的方法,其特征在于,所述二氧化硅膜的厚度为450-550埃。
8.根据权利要求3所述的方法,其特征在于,所述氮化硅膜的厚度为250-350埃;
和/或,所述铝膜的厚度为0.8-1.5μm。
9.根据权利要求1或2所述的方法,其特征在于,通过干氧技术形成二氧化硅膜;
和/或,通过射频溅射法形成氮化硅膜;
和/或,通过光刻与离子刻蚀形成金属半导体场效应晶体管的源极与漏极窗口;
和/或,通过磷离子注入与磷扩散形成N+源极与漏极区;
和/或,通过射频溅射法沉积铝膜;
和/或,采用光刻与刻蚀法定义场效应器件的欧姆接触与金属互联。
CN202210785219.1A 2022-07-04 2022-07-04 一种制造抗辐射金属氧化物半导体场效应器件及其制造方法 Active CN115188825B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210785219.1A CN115188825B (zh) 2022-07-04 2022-07-04 一种制造抗辐射金属氧化物半导体场效应器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210785219.1A CN115188825B (zh) 2022-07-04 2022-07-04 一种制造抗辐射金属氧化物半导体场效应器件及其制造方法

Publications (2)

Publication Number Publication Date
CN115188825A CN115188825A (zh) 2022-10-14
CN115188825B true CN115188825B (zh) 2024-01-30

Family

ID=83517827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210785219.1A Active CN115188825B (zh) 2022-07-04 2022-07-04 一种制造抗辐射金属氧化物半导体场效应器件及其制造方法

Country Status (1)

Country Link
CN (1) CN115188825B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234932A (ja) * 1988-07-25 1990-02-05 Sony Corp 半導体ウエハのゲッタリング方法
JPH0794757A (ja) * 1993-07-30 1995-04-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10335254A (ja) * 1997-05-29 1998-12-18 Denso Corp 半導体基板の製造方法
WO2000010201A1 (en) * 1998-08-10 2000-02-24 Memc Electronic Materials, Inc. Process for metal gettering in soi substrates
US6541348B1 (en) * 2001-12-04 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2005039291A (ja) * 2004-09-24 2005-02-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006344985A (ja) * 1996-07-11 2006-12-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN101223641A (zh) * 2005-07-11 2008-07-16 株式会社上睦可 Simox基板的制造方法以及由该方法得到的simox基板
CN103794473A (zh) * 2014-01-28 2014-05-14 北京大学 一种室温下吸除硅晶片或硅器件中过渡金属杂质的方法
CN105552113A (zh) * 2016-02-29 2016-05-04 北京大学 一种辐射敏感场效应晶体管及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234932A (ja) * 1988-07-25 1990-02-05 Sony Corp 半導体ウエハのゲッタリング方法
JPH0794757A (ja) * 1993-07-30 1995-04-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006344985A (ja) * 1996-07-11 2006-12-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10335254A (ja) * 1997-05-29 1998-12-18 Denso Corp 半導体基板の製造方法
WO2000010201A1 (en) * 1998-08-10 2000-02-24 Memc Electronic Materials, Inc. Process for metal gettering in soi substrates
US6541348B1 (en) * 2001-12-04 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2005039291A (ja) * 2004-09-24 2005-02-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN101223641A (zh) * 2005-07-11 2008-07-16 株式会社上睦可 Simox基板的制造方法以及由该方法得到的simox基板
CN103794473A (zh) * 2014-01-28 2014-05-14 北京大学 一种室温下吸除硅晶片或硅器件中过渡金属杂质的方法
CN105552113A (zh) * 2016-02-29 2016-05-04 北京大学 一种辐射敏感场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN115188825A (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
Aubuchon Radiation hardening of p-MOS devices by optimization of the thermal si02 gate insulator
Sah et al. Study of the atomic models of three donorlike defects in silicon metal‐oxide‐semiconductor structures from their gate material and process dependencies
US4748131A (en) Method for increasing radiation hardness of MOS gate oxides
US6265327B1 (en) Method for forming an insulating film on semiconductor substrate surface and apparatus for carrying out the method
Sah et al. Study of the atomic models of three donor‐like traps on oxidized silicon with aluminum gate from their processing dependences
US5908312A (en) Semiconductor device fabrication
JPS63174355A (ja) 半導体デバイス
KR20060130089A (ko) 실리콘 옥시니트라이드 층을 형성하는 방법
Mitani et al. Improvement of charge-to-breakdown distribution by fluorine incorporation into thin gate oxides
JP3399413B2 (ja) 酸窒化膜およびその形成方法
CN115188825B (zh) 一种制造抗辐射金属氧化物半导体场效应器件及其制造方法
JPH10209147A (ja) 半導体装置の製造方法
Ahn et al. Radiation hardened metal‐oxide‐semiconductor devices with gate dielectrics grown by rapid thermal processing in O2 with diluted NF3
Awadelkarim et al. Plasma‐charging damage to gate SiO2 and SiO2/Si interfaces in submicron n‐channel transistors: Latent defects and passivation/depassivation of defects by hydrogen
Emms et al. Gamma and vacuum ultraviolet irradiations of ion implanted SiO 2 for MOS dielectrics
Ushizaka et al. The process dependence on positive bias temperature aging instability of p/sup+/(B) polysilicon-gate MOS devices
Kassabov et al. Plasma processing effects on O2-HCl grown Si-SiO2 structures
Aubuchon et al. Effects of HCL gettering, CR doping and AL+ implantation on hardened SiO 2
US7682988B2 (en) Thermal treatment of nitrided oxide to improve negative bias thermal instability
CN113299556B (zh) 一种应变硅mos电子器件及其制备方法
CN113658863B (zh) 一种电浮硅无畸变异质dehfet器件及其制备方法
WO2024176711A1 (ja) エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
Szekeres et al. RF plasma annealing of as-grown defects in the Si/SiO2 system
KR910008979B1 (ko) 금속열처리에 의한 고품위 다결정실리콘 박막형성방법
US7459403B1 (en) Method for reducing device and circuit sensitivity to electrical stress and radiation induced aging

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant