JPS6327852B2 - - Google Patents
Info
- Publication number
- JPS6327852B2 JPS6327852B2 JP54134576A JP13457679A JPS6327852B2 JP S6327852 B2 JPS6327852 B2 JP S6327852B2 JP 54134576 A JP54134576 A JP 54134576A JP 13457679 A JP13457679 A JP 13457679A JP S6327852 B2 JPS6327852 B2 JP S6327852B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating
- lattice defect
- semi
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 35
- 230000007547 defect Effects 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 17
- 150000001875 compounds Chemical class 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000011261 inert gas Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910001430 chromium ion Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に関し、特に
高周波デイバイス、発光デイバイス、機能デイバ
イス、高速論理回路として用いられているGaAs
などの−族化合物半導体において、半導体装
置の製造に必要な半絶縁領域を形成する方法に関
するものである。
高周波デイバイス、発光デイバイス、機能デイバ
イス、高速論理回路として用いられているGaAs
などの−族化合物半導体において、半導体装
置の製造に必要な半絶縁領域を形成する方法に関
するものである。
従来より、GaAsをはじめとする、−族化
合物半導体が広く半導体デイバイスに応用されて
いるが、シリコンを用いた場合の半導体プロセス
技術に比較して化合物半導体を用いた場合のプロ
セス技術は未開拓の分野が多い。その一つは、化
合物半導体においては、酸化シリコンのような安
定な絶縁膜が容易に得られないことである。ま
た、さらに化合物半導体基板では、シリコン基板
のように良質な基板が得られないことも大きな問
題である。従来、GaAs基板に高抵抗領域を形成
する方法としては、プロトンを1012個以上イオン
注入する方法があるが、約400℃以上の熱処理で
抵抗値が変化し、不安定である。また、−族
化合物半導体中で深い準位を形成する酸素、クロ
ム、鉄などのイオンをイオン注入することによつ
て、高抵抗領域化することはよく知られていて、
Crイオンとプロトンの２重注入によつて800℃の
熱処理においても安定な高抵抗領域を形成する方
法が提案されている。しかるに、この様な２重注
入は、再現性および制御性に大きな問題がある。
合物半導体が広く半導体デイバイスに応用されて
いるが、シリコンを用いた場合の半導体プロセス
技術に比較して化合物半導体を用いた場合のプロ
セス技術は未開拓の分野が多い。その一つは、化
合物半導体においては、酸化シリコンのような安
定な絶縁膜が容易に得られないことである。ま
た、さらに化合物半導体基板では、シリコン基板
のように良質な基板が得られないことも大きな問
題である。従来、GaAs基板に高抵抗領域を形成
する方法としては、プロトンを1012個以上イオン
注入する方法があるが、約400℃以上の熱処理で
抵抗値が変化し、不安定である。また、−族
化合物半導体中で深い準位を形成する酸素、クロ
ム、鉄などのイオンをイオン注入することによつ
て、高抵抗領域化することはよく知られていて、
Crイオンとプロトンの２重注入によつて800℃の
熱処理においても安定な高抵抗領域を形成する方
法が提案されている。しかるに、この様な２重注
入は、再現性および制御性に大きな問題がある。
本発明は、形成された、格子欠陥領域に、熱処
理を加えることによつてこの格子欠陥領域が半絶
縁領域となる現象を見い出したことに基づいたも
のである。この方法によれば、格子欠陥領域は任
意のイオンを注入することによつても得られる。
この格子欠陥領域が半絶縁領域となるのは、Cr
ドープ半絶縁性GaAs基板中に含まれる不純物が
この格子欠陥領域に集中再分布するものと考えら
れる。これら不純物の中で主なものはクロムイオ
ンであると考えられる。
理を加えることによつてこの格子欠陥領域が半絶
縁領域となる現象を見い出したことに基づいたも
のである。この方法によれば、格子欠陥領域は任
意のイオンを注入することによつても得られる。
この格子欠陥領域が半絶縁領域となるのは、Cr
ドープ半絶縁性GaAs基板中に含まれる不純物が
この格子欠陥領域に集中再分布するものと考えら
れる。これら不純物の中で主なものはクロムイオ
ンであると考えられる。
第１図はこの様な現象を本発明者らが実験的に
確かめたものであつて、半絶縁性基板に、Ne+イ
オンを、250KeV、１×1016cm-2注入した後、
Si3N4膜を保護膜として熱処理を行つた。その
後、この基板を、約3000Åステツプで階段状にエ
ツチングして、不純物となるSiを注入し、Siの活
性化を調べた結果である。これより、表面から約
6000Åまでの領域、即ちNe+イオンが注入された
領域ではSiの活性化はまつたく起きていない事、
さらにこの領域では良効な半絶縁性を持つている
事が確かめられた。
確かめたものであつて、半絶縁性基板に、Ne+イ
オンを、250KeV、１×1016cm-2注入した後、
Si3N4膜を保護膜として熱処理を行つた。その
後、この基板を、約3000Åステツプで階段状にエ
ツチングして、不純物となるSiを注入し、Siの活
性化を調べた結果である。これより、表面から約
6000Åまでの領域、即ちNe+イオンが注入された
領域ではSiの活性化はまつたく起きていない事、
さらにこの領域では良効な半絶縁性を持つている
事が確かめられた。
以下、本発明を図面を参照しながら実施例をも
つて詳細に説明する。使用した基板１はCrドー
プの半絶縁性GaAs基板で、第２図ａに示すよう
に、活性化領域としたい部分だけをマスク２によ
つておおいNe+イオンを250KeVで１×1016cm-2
注入する。このNe+イオン注入によつて注入され
た領域３は、ほとんど非晶質状態になつているこ
とが予想できる。
つて詳細に説明する。使用した基板１はCrドー
プの半絶縁性GaAs基板で、第２図ａに示すよう
に、活性化領域としたい部分だけをマスク２によ
つておおいNe+イオンを250KeVで１×1016cm-2
注入する。このNe+イオン注入によつて注入され
た領域３は、ほとんど非晶質状態になつているこ
とが予想できる。
次に、Si3N4膜を保護膜として、750℃で16時
間アルゴン雰囲気中で熱処理を行つた。この熱処
理によつて、非晶質領域３以外の領域に混入して
いる不純物が、非晶質領域３に集中再分布してく
ると考えられる。即ちこの時、基板１中に含まれ
る不純物は少なくなり、ゲツターの効果を有す
る。さらにマスク２を除去した後、第２図ｂのご
とくSiイオンを150KeVで３×1012cm-2注入し、
Si3N4膜を保護膜として、850℃，30分の熱処理
でSiを活性化せしめる。
間アルゴン雰囲気中で熱処理を行つた。この熱処
理によつて、非晶質領域３以外の領域に混入して
いる不純物が、非晶質領域３に集中再分布してく
ると考えられる。即ちこの時、基板１中に含まれ
る不純物は少なくなり、ゲツターの効果を有す
る。さらにマスク２を除去した後、第２図ｂのご
とくSiイオンを150KeVで３×1012cm-2注入し、
Si3N4膜を保護膜として、850℃，30分の熱処理
でSiを活性化せしめる。
この時、Ne+注入領域３に注入されたSiイオン
は、第１図に示すようにまつたく活性化されない
ので、領域３は依然と半絶縁特性を維持する。し
たがつて、第２図ｃに示す領域３をのぞいた基板
１の所定領域５のみが活性領域となる。この活性
領域５は、従来の方法でSi注入した場合よりも高
い活性化率が得られる。この様にして得られた半
絶縁領域３は、850℃で安定で、しかも良効な絶
縁特性を示す。
は、第１図に示すようにまつたく活性化されない
ので、領域３は依然と半絶縁特性を維持する。し
たがつて、第２図ｃに示す領域３をのぞいた基板
１の所定領域５のみが活性領域となる。この活性
領域５は、従来の方法でSi注入した場合よりも高
い活性化率が得られる。この様にして得られた半
絶縁領域３は、850℃で安定で、しかも良効な絶
縁特性を示す。
第３図は、Crドープの半絶縁性GaAs基板上１
に、さらにGaAs単結晶、１′をエピタキシヤル
成長させた基板を用いた場合の実施例である。活
性化領域として使用する領域のみをマスク材料２
でおおい、第３図ａのごとくNe+イオンを
250KeV、１×1016cm-2注入した。この時、注入
領域３が、半絶縁性基板１に達する様に加速エネ
ルギーを決定したが、この様にすることは、エピ
タキシヤル成長層１′を確実に絶縁分離するため
でもある。さらに、格子欠陥領域３に不純物の再
分布を行なわせるに際し、不純物の少ないエピタ
キシヤル層１′からの不純物の移動よりも、不純
物の多く含まれる半絶縁性基板１からの不純物の
移動を主として行わせるため、上述のごとき注入
を行つた。
に、さらにGaAs単結晶、１′をエピタキシヤル
成長させた基板を用いた場合の実施例である。活
性化領域として使用する領域のみをマスク材料２
でおおい、第３図ａのごとくNe+イオンを
250KeV、１×1016cm-2注入した。この時、注入
領域３が、半絶縁性基板１に達する様に加速エネ
ルギーを決定したが、この様にすることは、エピ
タキシヤル成長層１′を確実に絶縁分離するため
でもある。さらに、格子欠陥領域３に不純物の再
分布を行なわせるに際し、不純物の少ないエピタ
キシヤル層１′からの不純物の移動よりも、不純
物の多く含まれる半絶縁性基板１からの不純物の
移動を主として行わせるため、上述のごとき注入
を行つた。
その後マスク材２を除去し、Si3N4膜を保護膜
として、750℃、16時間アルゴン雰囲気中で熱処
理を行つた。この熱処理の間に半絶縁性基板１中
に混入されている不純物が、Ne+注入した格子欠
陥領域に集中してくるため、格子欠陥領域３は半
絶縁性となり、エピタキシヤル成長した活性領域
５は半絶縁分離される。
として、750℃、16時間アルゴン雰囲気中で熱処
理を行つた。この熱処理の間に半絶縁性基板１中
に混入されている不純物が、Ne+注入した格子欠
陥領域に集中してくるため、格子欠陥領域３は半
絶縁性となり、エピタキシヤル成長した活性領域
５は半絶縁分離される。
第４図はエピタキシヤル成長させようとする基
板に、イオン注入によつて格子欠陥領域を形成
し、その後、エピタキシヤル成長させる方法の実
施例である。第４図ａのごとくエピタキシヤル成
長させる前の半絶縁性GaAs基板１を、マスク材
２によつて所望の領域をおおい、Ne+イオンを
250KeVで１×1016cm-2注入する。その後、第４
図ｂのごとくマスク材２を除去し洗浄を行つて、
上記注入面にエピタキシヤル成長層１′を成長さ
せる。この時、Ne+注入領域３は非晶質領域であ
るので、領域３上に成長した成長層６は非晶質の
GaAsとなるが、領域３以外の領域上に成長した
GaAs７は単結晶状態で成長する。この時、基板
全体は、エピタキシヤル成長に適した温度の約
790℃に保たれているので、熱処理状態にあり半
絶縁性基板中に含まれる不純物は、Ne+イオン注
入によつて形成された格子欠陥領域３および格子
欠陥領域３上に成長された非晶質領域６に集中再
分布し、エピタキシヤル成長が終了した時は、領
域６は半絶縁性特性を有し、エピタキシヤル成長
層は半絶縁分離される。したがつて、第４図ｃの
ごとく半絶縁分離された活性領域７が得られる。
板に、イオン注入によつて格子欠陥領域を形成
し、その後、エピタキシヤル成長させる方法の実
施例である。第４図ａのごとくエピタキシヤル成
長させる前の半絶縁性GaAs基板１を、マスク材
２によつて所望の領域をおおい、Ne+イオンを
250KeVで１×1016cm-2注入する。その後、第４
図ｂのごとくマスク材２を除去し洗浄を行つて、
上記注入面にエピタキシヤル成長層１′を成長さ
せる。この時、Ne+注入領域３は非晶質領域であ
るので、領域３上に成長した成長層６は非晶質の
GaAsとなるが、領域３以外の領域上に成長した
GaAs７は単結晶状態で成長する。この時、基板
全体は、エピタキシヤル成長に適した温度の約
790℃に保たれているので、熱処理状態にあり半
絶縁性基板中に含まれる不純物は、Ne+イオン注
入によつて形成された格子欠陥領域３および格子
欠陥領域３上に成長された非晶質領域６に集中再
分布し、エピタキシヤル成長が終了した時は、領
域６は半絶縁性特性を有し、エピタキシヤル成長
層は半絶縁分離される。したがつて、第４図ｃの
ごとく半絶縁分離された活性領域７が得られる。
本発明による方法の特長は、直接に不純物混入
することによる半絶縁領域を形成する方法ではな
く、格子欠陥領域を形成することによつて、半絶
縁基板中に含まれている不純物を利用し、これら
の不純物が格子欠陥領域に集中再分布することを
利用したものであるから、活性領域の不純物ある
いは格子欠陥などを少なくする効果、即ち、ゲツ
ター効果が同時に起きることになる。さらに、こ
の方法で形成された半絶縁領域は、850℃の温度
で熱処理を行つても安定な半絶縁特性を維持す
る。したがつて、この発明による方法に基づいて
半導体装置を製造することによつて、より良質な
半絶縁領域と、より良質な活性領域を同時に得る
ことができる。
することによる半絶縁領域を形成する方法ではな
く、格子欠陥領域を形成することによつて、半絶
縁基板中に含まれている不純物を利用し、これら
の不純物が格子欠陥領域に集中再分布することを
利用したものであるから、活性領域の不純物ある
いは格子欠陥などを少なくする効果、即ち、ゲツ
ター効果が同時に起きることになる。さらに、こ
の方法で形成された半絶縁領域は、850℃の温度
で熱処理を行つても安定な半絶縁特性を維持す
る。したがつて、この発明による方法に基づいて
半導体装置を製造することによつて、より良質な
半絶縁領域と、より良質な活性領域を同時に得る
ことができる。
なお、格子欠陥領域を形成する方法として、実
施例ではイオン注入法を用いたが、例えば電子線
照射などの他の方法でもよいことはもちろんであ
り、また、イオン注入法においても、実施例では
Ne+イオンを用いたが、イオン種としてAr又は
Xeなどの不活性ガスイオンでもよいことはもち
ろんである。さらに、形成された格子欠陥領域に
集中再分布すると考えられる不純物は主にCrイ
オン、即ち、−族化合物半導体中で深い準位
を形成する様なイオンである。したがつて、この
発明による半絶縁領域を形成する方法は、一般の
−族化合物半導体の半絶縁性基板においても
同様であり、この方法が有する特長は、一般の
−族化合物半導体においても同じ様に有するも
のである。本発明による方法は、Crなどの−
族化合物半導体中で深い不純物準位を形成する
ような不純物を添加することによつて得られた半
絶縁性−族化合物半導体基板に特に有効な方
法である。
施例ではイオン注入法を用いたが、例えば電子線
照射などの他の方法でもよいことはもちろんであ
り、また、イオン注入法においても、実施例では
Ne+イオンを用いたが、イオン種としてAr又は
Xeなどの不活性ガスイオンでもよいことはもち
ろんである。さらに、形成された格子欠陥領域に
集中再分布すると考えられる不純物は主にCrイ
オン、即ち、−族化合物半導体中で深い準位
を形成する様なイオンである。したがつて、この
発明による半絶縁領域を形成する方法は、一般の
−族化合物半導体の半絶縁性基板においても
同様であり、この方法が有する特長は、一般の
−族化合物半導体においても同じ様に有するも
のである。本発明による方法は、Crなどの−
族化合物半導体中で深い不純物準位を形成する
ような不純物を添加することによつて得られた半
絶縁性−族化合物半導体基板に特に有効な方
法である。
第１図はGaAs基板にNe+イオン注入層を熱処
理後、階段状にエツチングしてそれぞれの領域に
Siイオンを注入し活性化を調べた曲線図、第２図
ａ，ｂ，ｃは本発明の一実施例にかかる半絶縁性
GaAs基板上に分離されたｎ型活性領域を製造す
る工程図、第３図ａ，ｂは本発明の他の実施例で
半絶縁性GaAs基板上にエピタキシヤル成長によ
つて製造された活性領域を半絶縁分離する工程
図、第４図ａ，ｂ，ｃはエピタキシヤル成長時に
分離された活性領域と半絶縁領域を同時に成長さ
せて半絶縁分離されたエピタキシヤル成長の活性
領域を製造する本発明のさらに他の実施例の工程
図である。 １……半絶縁性GaAs基板、１′……エピタキ
シヤル成長層、２……マスク材料、３……格子欠
陥領域、４……Siイオン注入層、５，７……ｎ型
活性領域、６……非晶質領域。
理後、階段状にエツチングしてそれぞれの領域に
Siイオンを注入し活性化を調べた曲線図、第２図
ａ，ｂ，ｃは本発明の一実施例にかかる半絶縁性
GaAs基板上に分離されたｎ型活性領域を製造す
る工程図、第３図ａ，ｂは本発明の他の実施例で
半絶縁性GaAs基板上にエピタキシヤル成長によ
つて製造された活性領域を半絶縁分離する工程
図、第４図ａ，ｂ，ｃはエピタキシヤル成長時に
分離された活性領域と半絶縁領域を同時に成長さ
せて半絶縁分離されたエピタキシヤル成長の活性
領域を製造する本発明のさらに他の実施例の工程
図である。 １……半絶縁性GaAs基板、１′……エピタキ
シヤル成長層、２……マスク材料、３……格子欠
陥領域、４……Siイオン注入層、５，７……ｎ型
活性領域、６……非晶質領域。
Claims (1)
- 【特許請求の範囲】 １ Crドープの半絶縁性化合物半導体基板表面
を、選択的に格子欠陥領域となし、その後、熱処
理により、上記格子欠陥領域に、上記半導体基板
中の不純物を再分布せしめて、上記格子欠陥領域
を、上記半導体基板表面を絶縁分離するための半
絶縁領域としてなる半導体装置の製造方法。 ２ 格子欠陥領域の形成を、半導体基板への不活
性ガスイオンの選択注入にて行う特許請求の範囲
第１項に記載の半導体装置の製造方法。 ３ Crドープの半絶縁性化合物半導体基板上に
化合物半導体のエピタキシヤル層を形成し、上記
エピタキシヤル層を選択的に、上記半導体基板に
達する格子欠陥領域となし、その後、熱処理によ
り、上記格子欠陥領域に、上記半導体基板中の不
純物を再分布せしめて、上記格子欠陥領域を、上
記エピタキシヤル層を絶縁分離するための半絶縁
領域としてなる半導体装置の製造方法。 ４ 格子欠陥領域の形成を、エピタキシヤル層へ
の不活性ガスイオンの選択注入にて行う特許請求
の範囲第３項に記載の半導体装置の製造方法。 ５ Crドープの半絶縁性化合物半導体基板表面
を、選択的に格子欠陥領域となし、その後、上記
半導体基板上に化合物半導体のエピタキシヤル層
を形成して、上記エピタキシヤル層の上記格子欠
陥領域に対応する部分を非晶質領域となし、その
後、熱処理により、上記格子欠陥領域及び非晶質
領域に、上記半導体基板中の不純物を再分布せし
めて、上記非晶質領域を、上記エピタキシヤル層
を絶縁分離するための半絶縁領域としてなる半導
体装置の製造方法。 ６ 格子欠陥領域の形成を、半導体基板への不活
性ガスイオンの選択注入にて行う特許請求の範囲
第５項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13457679A JPS5658226A (en) | 1979-10-17 | 1979-10-17 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13457679A JPS5658226A (en) | 1979-10-17 | 1979-10-17 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5658226A JPS5658226A (en) | 1981-05-21 |
| JPS6327852B2 true JPS6327852B2 (ja) | 1988-06-06 |
Family
ID=15131577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13457679A Granted JPS5658226A (en) | 1979-10-17 | 1979-10-17 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5658226A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2513439B1 (fr) * | 1981-09-18 | 1985-09-13 | Labo Electronique Physique | Procede de traitement de substrat de gaas, par implantation ionique, et substrats ainsi obtenus |
| JPS58147130A (ja) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6155938A (ja) * | 1984-08-27 | 1986-03-20 | Yokogawa Hokushin Electric Corp | 電子素子の分離法 |
| JP2794572B2 (ja) * | 1988-06-24 | 1998-09-10 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH0678435U (ja) * | 1993-01-27 | 1994-11-04 | 川鉄テクノコンストラクション株式会社 | 鉄筋交差部の結合金物 |
| US6265756B1 (en) | 1999-04-19 | 2001-07-24 | Triquint Semiconductor, Inc. | Electrostatic discharge protection device |
-
1979
- 1979-10-17 JP JP13457679A patent/JPS5658226A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| APPLIED PHYSICS LETTERS=1979 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5658226A (en) | 1981-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775641A (en) | Method of making silicon-on-sapphire semiconductor devices | |
| JPS63142655A (ja) | 埋込みＳｉＯ↓２層を含む装置の製造方法 | |
| JPH01502379A (ja) | 低漏洩ｃｍｏｓ／絶縁基板装置及びその製造方法 | |
| JPH05308069A (ja) | 埋設絶縁層の製作方法 | |
| JPS6236000B2 (ja) | ||
| JPS6327852B2 (ja) | ||
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JPS6325508B2 (ja) | ||
| JPH05291543A (ja) | 半導体装置の製造方法 | |
| US6316337B1 (en) | Production process of SOI substrate | |
| JPH0479372A (ja) | 半導体基板の製造方法 | |
| JPS6317227B2 (ja) | ||
| JPH05299345A (ja) | 電子素子用基板及びその製造方法 | |
| JPS62132344A (ja) | 集積回路用シリコン基板の製造方法 | |
| JPS6057215B2 (ja) | 半導体装置の製造方法 | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| JPH0533527B2 (ja) | ||
| JPH03293718A (ja) | シリコン単結晶基板の処理方法 | |
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JPS59181609A (ja) | 半導体装置の製造方法 | |
| JPH07245266A (ja) | 化合物半導体基板およびその製造方法 | |
| JPH0516174B2 (ja) | ||
| JPH05121399A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08288214A (ja) | 半導体基板の製造方法 | |
| JPS63278217A (ja) | 半導体基板の製造方法 |