JPH0479372A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH0479372A JPH0479372A JP19459890A JP19459890A JPH0479372A JP H0479372 A JPH0479372 A JP H0479372A JP 19459890 A JP19459890 A JP 19459890A JP 19459890 A JP19459890 A JP 19459890A JP H0479372 A JPH0479372 A JP H0479372A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- silicon
- impurity
- substrate
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000013078 crystal Substances 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000470 constituent Substances 0.000 claims abstract description 7
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052710 silicon Inorganic materials 0.000 abstract description 22
- 239000010703 silicon Substances 0.000 abstract description 22
- 238000010438 heat treatment Methods 0.000 abstract description 21
- 238000005468 ion implantation Methods 0.000 abstract description 20
- 239000010408 film Substances 0.000 abstract description 19
- 125000004432 carbon atom Chemical group C* 0.000 abstract description 8
- 238000005247 gettering Methods 0.000 abstract description 6
- 239000010409 thin film Substances 0.000 abstract description 6
- 125000004429 atom Chemical group 0.000 abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 description 27
- 239000001301 oxygen Substances 0.000 description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 21
- 229910052799 carbon Inorganic materials 0.000 description 17
- 238000009826 distribution Methods 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 10
- -1 oxygen ions Chemical class 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、S OI (Silicon on 1ns
ulator)型半導体基板の性能向上を意図した半導
体基板の製造方法に関する。
ulator)型半導体基板の性能向上を意図した半導
体基板の製造方法に関する。
B、従来の技術
SOIは絶縁物上に半導体膜、特にSi膜を設けた基板
構造を指し、このSOI型半導体基板の製造方法として
、S I M OX (Separation byi
mplanted oxygen )と呼ばれる方法が
ある。これはSi基板の所定深さ領域に酸素をイオン注
入し、その領域にSi02層を形成させる技術であり、
イオン注入を用いるため、制御性と再現性に優れている
。歴史的には、1966年にWATANABEらがイオ
ン注入によるSi酸化膜の形成を次に示す文献1に発表
し、1978年にIZUMIらがこれを利用することに
より、注入酸素による絶縁分離法としてSIMOX法を
文献2に発表して以来、多くの研究が行われている。
構造を指し、このSOI型半導体基板の製造方法として
、S I M OX (Separation byi
mplanted oxygen )と呼ばれる方法が
ある。これはSi基板の所定深さ領域に酸素をイオン注
入し、その領域にSi02層を形成させる技術であり、
イオン注入を用いるため、制御性と再現性に優れている
。歴史的には、1966年にWATANABEらがイオ
ン注入によるSi酸化膜の形成を次に示す文献1に発表
し、1978年にIZUMIらがこれを利用することに
より、注入酸素による絶縁分離法としてSIMOX法を
文献2に発表して以来、多くの研究が行われている。
「文献I J : M、Watanabe、and
A、TOOi : ”Formation of Si
n2fi1ms by oxygen−ion bol
Ibard−ment”、 Jpn、J、Appl、P
hys、、vol、5.pp、737−738(1「文
献2 j K、Izumi、M、Doken、and
)1.Ar1yoshi:CJ、O,S、DEVICE
S FABRICATED ON BURIED Si
n□LAYER5FORMED BY 0XYGE
N IMPLANTA丁ION INTO5ILI
CON、”、Electron、Lett、、 14.
18.p、593(1978) 。
A、TOOi : ”Formation of Si
n2fi1ms by oxygen−ion bol
Ibard−ment”、 Jpn、J、Appl、P
hys、、vol、5.pp、737−738(1「文
献2 j K、Izumi、M、Doken、and
)1.Ar1yoshi:CJ、O,S、DEVICE
S FABRICATED ON BURIED Si
n□LAYER5FORMED BY 0XYGE
N IMPLANTA丁ION INTO5ILI
CON、”、Electron、Lett、、 14.
18.p、593(1978) 。
SIMOXによる基板製造方法を第2図(a)〜(d)
を用いて説明する。
を用いて説明する。
第2回(a)の工程
まず、シリコン基板1に酸素イオン(O“)を高濃度(
例えば、1018個/Cm2以上)にイオン注入する。
例えば、1018個/Cm2以上)にイオン注入する。
このとき、イオン注入された酸素原子2はx印で表され
、その分布は第2図(b)に示すようにガウス分布とな
る。
、その分布は第2図(b)に示すようにガウス分布とな
る。
第2図(C)の工程
次いで、このシリコン基板1を高温処理すると、第2図
(d)に示すように酸素原子2の分布が狭く高密度にな
り、酸素原子2は基板1の構成原子であるシリコンと化
合し、酸化シリコン膜を形成する。この結果、第2図(
c)に示すように埋め込み型酸化膜3とシリコン単結晶
薄膜4が形成され、SOI型半導体基板が形成されるこ
とになる。
(d)に示すように酸素原子2の分布が狭く高密度にな
り、酸素原子2は基板1の構成原子であるシリコンと化
合し、酸化シリコン膜を形成する。この結果、第2図(
c)に示すように埋め込み型酸化膜3とシリコン単結晶
薄膜4が形成され、SOI型半導体基板が形成されるこ
とになる。
ここで、特に高温熱処理後の酸素原子分布に注目すると
、次に示す文献3から引用した第3図に示すように酸素
イオン注入量により酸素原子分布が変化し、注入量の多
い方が分布のテイルがシャープになっている。
、次に示す文献3から引用した第3図に示すように酸素
イオン注入量により酸素原子分布が変化し、注入量の多
い方が分布のテイルがシャープになっている。
[文献3 J S、Maeyama、and K、Ka
jiyama: 5urfaceSilicon Cr
ystallinity and Anomalous
Comp−osition Profiles of
Buried 5in2and Si、、N4Lay
ers Fabricated by Oxygen
and NitorogenImplantation
in 5ilicon ”、 Jpn、 J、App
l。
jiyama: 5urfaceSilicon Cr
ystallinity and Anomalous
Comp−osition Profiles of
Buried 5in2and Si、、N4Lay
ers Fabricated by Oxygen
and NitorogenImplantation
in 5ilicon ”、 Jpn、 J、App
l。
Phys、、vol、21.Pp、744−751(1
982)これは、酸素自身がある濃度以上となるとその
周辺から酸素を集める効果が生じることに起因する。
982)これは、酸素自身がある濃度以上となるとその
周辺から酸素を集める効果が生じることに起因する。
C1発明が解決しようとする課題
しかしながら、このような従来の半導体基板の製造方法
にあっては、酸素イオンの注入量によって酸素原子分布
のテイルのシャープさが決まる構成となっていたため、
次のような問題点があった。
にあっては、酸素イオンの注入量によって酸素原子分布
のテイルのシャープさが決まる構成となっていたため、
次のような問題点があった。
すなわち、さらにテイルをシャープにし、表面単結晶半
導体膜中の酸素原子濃度を下げようとする場合、酸素原
子の注入量を極端に大きくする必要があり、その結果、
注入後に表面領域に残存する酸素量が多くなって結果的
に熱処理後の残存量も多くなってしまう。したがって、
結晶の欠陥が多くなる可能性がある。
導体膜中の酸素原子濃度を下げようとする場合、酸素原
子の注入量を極端に大きくする必要があり、その結果、
注入後に表面領域に残存する酸素量が多くなって結果的
に熱処理後の残存量も多くなってしまう。したがって、
結晶の欠陥が多くなる可能性がある。
また、SIMOX法においては、酸素原子分布のシャー
プなテイルを得るためには、以下の文献4に示すように
1200″C以上の熱処理温度が必要である。したがっ
て、イオン注入された酸素のピーク付近で酸素の集中お
よび析出が始まると同時に、酸素濃度のより少ない部分
においてもある確率をもって酸素析出が起こるため、完
全なる単結晶層を得るために充分でない。すなわち、単
結晶の品質が低下する。
プなテイルを得るためには、以下の文献4に示すように
1200″C以上の熱処理温度が必要である。したがっ
て、イオン注入された酸素のピーク付近で酸素の集中お
よび析出が始まると同時に、酸素濃度のより少ない部分
においてもある確率をもって酸素析出が起こるため、完
全なる単結晶層を得るために充分でない。すなわち、単
結晶の品質が低下する。
加えて、1200°C以上の熱処理は、プロセスとして
困難であり、熱処理炉に極端な償却コストがかかり、結
果として製造コストが上昇する。
困難であり、熱処理炉に極端な償却コストがかかり、結
果として製造コストが上昇する。
さらに、イオン注入時間も極端に増大し、その結果、イ
オン注入装置も同様に償却コストがかかって半導体基板
の製造コストが大幅に上昇する。
オン注入装置も同様に償却コストがかかって半導体基板
の製造コストが大幅に上昇する。
「文献4」吉野 明、笠間 邦彦、浜野 部室、小林
敬三: rsIMOX構造における酸素原子の再配列
過程に対する熱処理温度の効果」、第34回応用物理学
関係連合講演会予稿集、p本発明の目的は、イオン注入
量の減少と熱処理温度の低温化を図り、高品質の表面単
結晶を持つSOI型半導体基板を低コストで製造するこ
とにある。
敬三: rsIMOX構造における酸素原子の再配列
過程に対する熱処理温度の効果」、第34回応用物理学
関係連合講演会予稿集、p本発明の目的は、イオン注入
量の減少と熱処理温度の低温化を図り、高品質の表面単
結晶を持つSOI型半導体基板を低コストで製造するこ
とにある。
00課題を解決するための手段
本発明は、半導体基板の一部または全部に該基板の構成
原子と化合して絶縁物を形成する第1の不純物を添加す
る工程と、電気的に不活性な第2の不純物を絶縁層形成
領域にドープする工程と、基板を熱処理して第2の不純
物がドープされた絶縁層形成領域で該基板の構成原子と
第1の不純物を化合させ、表面に単結晶の半導体層を残
して絶縁層形成領域に埋め込み型の絶縁膜を形成する工
程とを含むものである。
原子と化合して絶縁物を形成する第1の不純物を添加す
る工程と、電気的に不活性な第2の不純物を絶縁層形成
領域にドープする工程と、基板を熱処理して第2の不純
物がドープされた絶縁層形成領域で該基板の構成原子と
第1の不純物を化合させ、表面に単結晶の半導体層を残
して絶縁層形成領域に埋め込み型の絶縁膜を形成する工
程とを含むものである。
80作用
半導体基板に予め該基板の構成原子と化合して絶縁物を
形成する不純物(例えば、酸素)を添加しておき、ゲッ
タリング作用のある不純物(例えば、炭素)をイオン注
入し、その後、熱処理してSOI構造の基板が製造され
る。
形成する不純物(例えば、酸素)を添加しておき、ゲッ
タリング作用のある不純物(例えば、炭素)をイオン注
入し、その後、熱処理してSOI構造の基板が製造され
る。
したがって、イオン注入量が少なくて済み、結晶欠陥が
少なくなる。また、熱処理温度がSIMOX法より低く
なり、結局、単結晶層の酸素析出が抑えられ、コストも
低下する。その結果、高品質の表面単結晶を持つSOI
型半導体基板を低コストで製造できる。
少なくなる。また、熱処理温度がSIMOX法より低く
なり、結局、単結晶層の酸素析出が抑えられ、コストも
低下する。その結果、高品質の表面単結晶を持つSOI
型半導体基板を低コストで製造できる。
F、実施例
第1図(a)〜(f)により本発明の一実施例を説明す
る。
る。
第1図(a)〜(f)は本発明による半導体基板製造方
法のプロセスを示す図である。以下、順を追って説明す
る。
法のプロセスを示す図である。以下、順を追って説明す
る。
第1図(a)の工程
まず、シリコン基板11にシリコン原子と化合して絶縁
膜を作る不純物、例えば酸素原子12を2 X 10i
sc m−3程度添加する。例えば、シリコンインゴッ
トの引上げ時にドープする方法により第1図(b)に示
すような酸素濃度と深さの関係が得られる。
膜を作る不純物、例えば酸素原子12を2 X 10i
sc m−3程度添加する。例えば、シリコンインゴッ
トの引上げ時にドープする方法により第1図(b)に示
すような酸素濃度と深さの関係が得られる。
第1図(c)の工程
次いで、シリコン基板11に電気的に不活性でかつ酸素
原子の移動をアシストする効果のある不純物、例えば炭
素原子13を2 X 101Gc m−”程度イオン注
入する。このとき、炭素原子13の注入深さはSO工膜
が完成したときの絶縁膜の深さと同程度にしておく。例
えば、100kevでイオン注入すると、炭素原子13
の分布は第1図(d)に示すような分布となる。
原子の移動をアシストする効果のある不純物、例えば炭
素原子13を2 X 101Gc m−”程度イオン注
入する。このとき、炭素原子13の注入深さはSO工膜
が完成したときの絶縁膜の深さと同程度にしておく。例
えば、100kevでイオン注入すると、炭素原子13
の分布は第1図(d)に示すような分布となる。
第1図(e)の工程
最後に、1000°C程度の熱処理を行うことにより、
酸素原子12の移動および酸素原子12とシリコン原子
の化合を行わせ、埋め込み型酸化膜14およびシリコン
単結晶薄膜15を形成してSOI型半導体基板が完成す
る。このとき、埋め込み型酸化膜14の分布は第1図(
f)に示すようになる。
酸素原子12の移動および酸素原子12とシリコン原子
の化合を行わせ、埋め込み型酸化膜14およびシリコン
単結晶薄膜15を形成してSOI型半導体基板が完成す
る。このとき、埋め込み型酸化膜14の分布は第1図(
f)に示すようになる。
この発明に係るSOI型半導体基板製造方法では、第1
図(d)に示すようにガウス分布状にイオン注入された
炭素原子13によって、従来のSIMOX法に比べて低
コストで結晶欠陥が少なく、かつシャープなテイルのS
i 02層を有するS○工基板を得るものであるが、
以下にそのメカニズムを考案する。
図(d)に示すようにガウス分布状にイオン注入された
炭素原子13によって、従来のSIMOX法に比べて低
コストで結晶欠陥が少なく、かつシャープなテイルのS
i 02層を有するS○工基板を得るものであるが、
以下にそのメカニズムを考案する。
注入された炭素イオンはゲッタリングのもとになるゲッ
タリングセンタとして有効であると考えられる。炭素イ
オン注入領域へ引き寄せられた酸素原子12は容易に結
晶シリコン原子と結合し、酸化シリコンとして析出する
。そして、これに引き寄せられてさらに未析出の酸素原
子12が移動してくる。この反応により炭素イオン注入
領域に埋め込み型酸化膜14が形成されることになる。
タリングセンタとして有効であると考えられる。炭素イ
オン注入領域へ引き寄せられた酸素原子12は容易に結
晶シリコン原子と結合し、酸化シリコンとして析出する
。そして、これに引き寄せられてさらに未析出の酸素原
子12が移動してくる。この反応により炭素イオン注入
領域に埋め込み型酸化膜14が形成されることになる。
本発明においては、テイル領域の酸素原子12は速やか
にゲッタリングセンタのある部分に移動するため、酸素
原子分布のテイル領域のシャープさが改善されると同時
しこ、表面単結晶半導体層内の銀や銅などの望ましくな
い不純物もゲッタリングされて極めて良質の結晶層を得
ることができる。
にゲッタリングセンタのある部分に移動するため、酸素
原子分布のテイル領域のシャープさが改善されると同時
しこ、表面単結晶半導体層内の銀や銅などの望ましくな
い不純物もゲッタリングされて極めて良質の結晶層を得
ることができる。
また、本発明においては、ゲッタリングセンタとなる炭
素のイオン注入量は、以下に示す文献5に示されている
ように、2 xl 01G Cm−2程度であり、従来
のSIMOX法による酸素イオンの注入量に比べて少な
くてすむ。その結果、表面単結晶半導体層内の結晶欠陥
を低く抑えることができ、イオン注入装置にかかる償却
費用を少なくすることができる。したがって、低コスト
に半導体基板を製造することができる。さらに、そのイ
オン注入条件によって埋め込み型酸化膜14の深さや厚
みを限定することも可能である。
素のイオン注入量は、以下に示す文献5に示されている
ように、2 xl 01G Cm−2程度であり、従来
のSIMOX法による酸素イオンの注入量に比べて少な
くてすむ。その結果、表面単結晶半導体層内の結晶欠陥
を低く抑えることができ、イオン注入装置にかかる償却
費用を少なくすることができる。したがって、低コスト
に半導体基板を製造することができる。さらに、そのイ
オン注入条件によって埋め込み型酸化膜14の深さや厚
みを限定することも可能である。
また、炭素イオン注入後の熱処理は、文献5に記載され
ているように、1000” C程度でよく、従来のSI
MOX法に比べ低温化を可能とすることができる。その
結果、表面単結晶半導体層内の酸素析出を抑えることが
でき、プロセスとしても容易で安価となる。
ているように、1000” C程度でよく、従来のSI
MOX法に比べ低温化を可能とすることができる。その
結果、表面単結晶半導体層内の酸素析出を抑えることが
でき、プロセスとしても容易で安価となる。
さらに、本実施例しこおいて、炭素イオン注入後の熱処
理は1段階しか示さなかったが、熱処理温度を2段階以
上とると、次に示す効果がある。
理は1段階しか示さなかったが、熱処理温度を2段階以
上とると、次に示す効果がある。
すなわち、例えば最初1000’C程度で熱処理を行う
と、炭素原子等の第2の不純物のゲッタリング効果によ
って酸素原子の集中、析出が起こると同時に、表面単結
晶半導体層となるべき領域の僅かな銀や銅などの望まし
くない不純物は第2の不純物をドープした部分へ集めら
れる。続いて、1100°C程度の温度において熱処理
を行うことによって、より完全な表面シリコン層の結晶
化と酸素の集中による完全なる絶縁膜層の形成が行われ
ることになる。ここでは、1ooo′c、1100”C
の温度の例を述べたが、従来イントリンシックゲッタリ
ングと呼ばれる方法として知られる段階的な温度処理を
併用することによってより効果を増すことができる。
と、炭素原子等の第2の不純物のゲッタリング効果によ
って酸素原子の集中、析出が起こると同時に、表面単結
晶半導体層となるべき領域の僅かな銀や銅などの望まし
くない不純物は第2の不純物をドープした部分へ集めら
れる。続いて、1100°C程度の温度において熱処理
を行うことによって、より完全な表面シリコン層の結晶
化と酸素の集中による完全なる絶縁膜層の形成が行われ
ることになる。ここでは、1ooo′c、1100”C
の温度の例を述べたが、従来イントリンシックゲッタリ
ングと呼ばれる方法として知られる段階的な温度処理を
併用することによってより効果を増すことができる。
また、本実施例において、熱処理する前に炭素イオン注
入領域に酸素をイオン注入すると、埋め込み絶縁層領域
の酸素濃度が高められ、熱処理によって、より完全なる
絶縁膜層の形成が行われることになり、効果を増すこと
ができる。
入領域に酸素をイオン注入すると、埋め込み絶縁層領域
の酸素濃度が高められ、熱処理によって、より完全なる
絶縁膜層の形成が行われることになり、効果を増すこと
ができる。
以上、本発明による製造方法で得られたS○工半導体基
板を用いると、従来のSIMOX法によるS○■半導体
基板を用いた場合に比べ、不良品率を約50%削減する
ことができた。
板を用いると、従来のSIMOX法によるS○■半導体
基板を用いた場合に比べ、不良品率を約50%削減する
ことができた。
なお、本実施例におけるシリコン基板に添加する酸素濃
度、炭素のイオン注入条件および炭素のイオン注入後の
熱処理条件は一例に過ぎず、これ以外のこの付近の条件
であれば相応の効果がある。
度、炭素のイオン注入条件および炭素のイオン注入後の
熱処理条件は一例に過ぎず、これ以外のこの付近の条件
であれば相応の効果がある。
また、シリコンと化合してMm物となる不純物として酸
素原子を用いたが、窒素あるいは炭素に置き換えるか、
もしくは酸素と窒素の両方であってもよい。
素原子を用いたが、窒素あるいは炭素に置き換えるか、
もしくは酸素と窒素の両方であってもよい。
さらに、ゲッタリングセンタとなる不純物として炭素原
子を用いたが、以下の文献6および特開昭60−312
31号公報に示されているように。
子を用いたが、以下の文献6および特開昭60−312
31号公報に示されているように。
この不純物は炭素に限らず、窒素、酸素、シリコン、ゲ
ルマニウム、スズ、アルゴン、キセノン、クリプトンお
よびネオンのうちのいずれかの1種または複数であって
もよい。
ルマニウム、スズ、アルゴン、キセノン、クリプトンお
よびネオンのうちのいずれかの1種または複数であって
もよい。
「文献5 J : H,!jong、 N、li、Ch
eung、P、に、Chu、J、Liu。
eung、P、に、Chu、J、Liu。
and J、W、Mayer: Proximit
y gettering withmega−el
ectron−volt carbon and ox
ygen 1lIplantations ”、Ap
pl、Phys、Lett、、vol、52.pp、+
02「文献6 J : HJong、 and N、W
、Cheung: Getteri−ng of go
ld and copper tiith impla
nted carbon in 5ilicon ”、
Appl、Phys、Lett、、vol、52.pp
。
y gettering withmega−el
ectron−volt carbon and ox
ygen 1lIplantations ”、Ap
pl、Phys、Lett、、vol、52.pp、+
02「文献6 J : HJong、 and N、W
、Cheung: Getteri−ng of go
ld and copper tiith impla
nted carbon in 5ilicon ”、
Appl、Phys、Lett、、vol、52.pp
。
G1発明の効果
本発明によれば、イオン注入後の熱処理温度を従来より
低くすることができ、また、さらにテイルをシャープに
したり、表面シリコン単結晶薄膜中の酸素原子濃度を下
げて結晶欠陥の発生を抑止したりする必要のある場合で
あっても、イオン注入量を極端に大きくする必要がなく
、その結果、結晶欠陥の非常に少ない表面単結晶薄膜を
持つ半導体基板を低コストに製造することができるとい
う効果が得られる。
低くすることができ、また、さらにテイルをシャープに
したり、表面シリコン単結晶薄膜中の酸素原子濃度を下
げて結晶欠陥の発生を抑止したりする必要のある場合で
あっても、イオン注入量を極端に大きくする必要がなく
、その結果、結晶欠陥の非常に少ない表面単結晶薄膜を
持つ半導体基板を低コストに製造することができるとい
う効果が得られる。
第1図(a)〜(f)は本発明に係る半導体基板の製造
方法の一実施例を説明する図、第2図(a)〜(d)は
従来の半導体基板の製造プロセスを説明する図、第3図
は従来の半導体基板の製造方法における酸素原子分布の
酸素イオン注入量依存性を示す図である。 11:シリコン基板 12:酸素原子 13:炭素原子 14:埋め込み型酸化膜15:シ
リコン単結晶薄膜
方法の一実施例を説明する図、第2図(a)〜(d)は
従来の半導体基板の製造プロセスを説明する図、第3図
は従来の半導体基板の製造方法における酸素原子分布の
酸素イオン注入量依存性を示す図である。 11:シリコン基板 12:酸素原子 13:炭素原子 14:埋め込み型酸化膜15:シ
リコン単結晶薄膜
Claims (1)
- 【特許請求の範囲】 半導体基板の一部または全部に該基板の構成原子と化合
して絶縁物を形成する第1の不純物を添加する工程と、 電気的に不活性な第2の不純物を絶縁層形成領域にドー
プする工程と、 前記基板を熱処理して前記第2の不純物がドープされた
前記絶縁層形成領域で該基板の構成原子と第1の不純物
を化合させ、表面に単結晶の半導体層を残して前記絶縁
層形成領域に埋め込み型の絶縁膜を形成する工程とを含
むことを特徴とする半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19459890A JPH0479372A (ja) | 1990-07-23 | 1990-07-23 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19459890A JPH0479372A (ja) | 1990-07-23 | 1990-07-23 | 半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0479372A true JPH0479372A (ja) | 1992-03-12 |
Family
ID=16327214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19459890A Pending JPH0479372A (ja) | 1990-07-23 | 1990-07-23 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0479372A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094034A (ja) * | 2000-09-20 | 2002-03-29 | Mitsubishi Materials Corp | Soi基板及びその製造方法 |
JP2002527907A (ja) * | 1998-10-15 | 2002-08-27 | コミツサリア タ レネルジー アトミーク | 他の材料中に埋め込まれた材料層の製造方法 |
WO2004010505A1 (ja) * | 2002-07-18 | 2004-01-29 | Shin-Etsu Handotai Co.,Ltd. | Soiウェーハおよびその製造方法 |
EP1102314A3 (en) * | 1999-11-17 | 2005-08-03 | Denso Corporation | Method for manufacturing a SOI substrate |
US8391767B2 (en) | 2010-06-02 | 2013-03-05 | Konica Minolta Business Technologies, Inc. | Fusing apparatus used to fuse toner image and image forming apparatus |
-
1990
- 1990-07-23 JP JP19459890A patent/JPH0479372A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002527907A (ja) * | 1998-10-15 | 2002-08-27 | コミツサリア タ レネルジー アトミーク | 他の材料中に埋め込まれた材料層の製造方法 |
EP1102314A3 (en) * | 1999-11-17 | 2005-08-03 | Denso Corporation | Method for manufacturing a SOI substrate |
US7220654B2 (en) | 1999-11-17 | 2007-05-22 | Denso Corporation | Method for manufacturing semiconductor substrate |
US7754580B2 (en) | 1999-11-17 | 2010-07-13 | Denso Corporation | Method for manufacturing semiconductor substrate |
JP2002094034A (ja) * | 2000-09-20 | 2002-03-29 | Mitsubishi Materials Corp | Soi基板及びその製造方法 |
JP4501263B2 (ja) * | 2000-09-20 | 2010-07-14 | 三菱マテリアル株式会社 | Soi基板の製造方法 |
WO2004010505A1 (ja) * | 2002-07-18 | 2004-01-29 | Shin-Etsu Handotai Co.,Ltd. | Soiウェーハおよびその製造方法 |
US8391767B2 (en) | 2010-06-02 | 2013-03-05 | Konica Minolta Business Technologies, Inc. | Fusing apparatus used to fuse toner image and image forming apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2752799B2 (ja) | Soi基板の製造方法 | |
JPS63142655A (ja) | 埋込みSiO↓2層を含む装置の製造方法 | |
JPS62177909A (ja) | 半導体装置の製造方法 | |
JPS6178120A (ja) | 薄膜単結晶の製造方法 | |
JPH0722121B2 (ja) | 半導体の製造方法 | |
JP2998330B2 (ja) | Simox基板及びその製造方法 | |
JPH0479372A (ja) | 半導体基板の製造方法 | |
KR100260574B1 (ko) | Soi 기판의 제조방법 | |
JPH0770481B2 (ja) | シリコン半導体層の形成方法 | |
JP2000294793A (ja) | 薄膜トランジスターの製法 | |
JPH0410544A (ja) | 半導体装置の製造方法 | |
JPS6327852B2 (ja) | ||
JPH0319218A (ja) | Soi基板の作成方法及び作成装置 | |
JPH02237033A (ja) | 半導体基板の製造方法 | |
JP3031398B2 (ja) | Misトランジスタの作製方法 | |
JP2943369B2 (ja) | 半導体基板の製造方法 | |
JPH10214843A (ja) | 半導体基板の製造方法 | |
JPH0479228A (ja) | 半導体層の形成方法 | |
JP2003289051A (ja) | Simox基板およびその製造方法 | |
JPH10303138A (ja) | Soi基板の製造方法 | |
JP3370029B2 (ja) | 半導体装置の作製方法 | |
JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
JPH1187258A (ja) | 半導体装置の製造方法 | |
JP3024193B2 (ja) | 半導体基板の製造方法 | |
JPS6132433A (ja) | 半導体装置の製造方法 |