JPH10303138A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH10303138A JPH10303138A JP10702897A JP10702897A JPH10303138A JP H10303138 A JPH10303138 A JP H10303138A JP 10702897 A JP10702897 A JP 10702897A JP 10702897 A JP10702897 A JP 10702897A JP H10303138 A JPH10303138 A JP H10303138A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- substrate
- silicon substrate
- temperature
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 比較的低温の熱処理により埋め込み酸化膜を
形成できるようにして、スリップの発生と不純物による
汚染を抑制する。 【構成】 ２×１０16ｃｍ-3以上の炭素を含むシリコン
基板１に、酸素イオンを加速エネルギー１００〜３００
ｋｅＶ、ドーズ量０．１〜５×１０18ｃｍ-2で注入する
（ａ）。その後、熱処理炉にて１１００〜１２５０℃の
アニール熱処理を施すと均一の膜厚の埋め込み酸化膜４
が形成される（ｄ）。 【効果】 高濃度の炭素を含むシリコン基板１では、均
一に固溶している炭素が酸素析出核となるため、低温の
アニール熱処理温度でも酸素析出が促進され良質の埋め
込み酸化膜を形成することができる。
形成できるようにして、スリップの発生と不純物による
汚染を抑制する。 【構成】 ２×１０16ｃｍ-3以上の炭素を含むシリコン
基板１に、酸素イオンを加速エネルギー１００〜３００
ｋｅＶ、ドーズ量０．１〜５×１０18ｃｍ-2で注入する
（ａ）。その後、熱処理炉にて１１００〜１２５０℃の
アニール熱処理を施すと均一の膜厚の埋め込み酸化膜４
が形成される（ｄ）。 【効果】 高濃度の炭素を含むシリコン基板１では、均
一に固溶している炭素が酸素析出核となるため、低温の
アニール熱処理温度でも酸素析出が促進され良質の埋め
込み酸化膜を形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩ（Ｓｉｌｉ
ｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の製造方法に
関し、特にＳＯＩ基板の一種であるＳＩＭＯＸ（Ｓｅｐ
ａｒａｔｉｏｎｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅ
ｎ）基板において、低温のアニール熱処理温度で高品質
な埋め込み酸化膜を形成することができるようにした製
造方法に関するものである。
ｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の製造方法に
関し、特にＳＯＩ基板の一種であるＳＩＭＯＸ（Ｓｅｐ
ａｒａｔｉｏｎｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅ
ｎ）基板において、低温のアニール熱処理温度で高品質
な埋め込み酸化膜を形成することができるようにした製
造方法に関するものである。
【０００２】
【従来の技術】ＳＯＩ基板を用いると、寄生容量が少な
いためデバイス動作の高速化が可能となる。さらに、α
線等に対する放射線耐性が高く、ラッチアップフリーで
ある等多くの利点を有しているため、実用化に向けて活
発に開発が進められている。ＳＯＩ基板の製造方法とし
ては、貼り付け法とＳＩＭＯＸ法とが重要視されている
が、中でもＳＩＭＯＸ法は工程数が少なく低価格で提供
できる点で有利であるとされている。ＳＩＭＯＸ基板で
は、酸素イオンをシリコン基板中に注入し、その後高温
のアニール熱処理によって酸素イオンとシリコンとの反
応で酸化膜を形成する。この酸化膜は、シリコン内部に
形成されるため、シリコン基板の表面層と下部層を分離
できＳＯＩ構造を形成することができる。
いためデバイス動作の高速化が可能となる。さらに、α
線等に対する放射線耐性が高く、ラッチアップフリーで
ある等多くの利点を有しているため、実用化に向けて活
発に開発が進められている。ＳＯＩ基板の製造方法とし
ては、貼り付け法とＳＩＭＯＸ法とが重要視されている
が、中でもＳＩＭＯＸ法は工程数が少なく低価格で提供
できる点で有利であるとされている。ＳＩＭＯＸ基板で
は、酸素イオンをシリコン基板中に注入し、その後高温
のアニール熱処理によって酸素イオンとシリコンとの反
応で酸化膜を形成する。この酸化膜は、シリコン内部に
形成されるため、シリコン基板の表面層と下部層を分離
できＳＯＩ構造を形成することができる。
【０００３】図４は、ＳＩＭＯＸ基板の従来の製造方法
を説明するための断面図である。図４（ａ）に示すよう
に、酸素を１０18ｃｍ-3程度含む引き上げ法で作製され
たシリコン基板５に、加速エネルギー１８０ｋｅＶ、ド
ーズ量０．４×１０18ｃｍ-2、ビーム電流５０ｍＡ、シ
リコン基板温度６００℃の条件下で酸素イオン２を注入
する。その後、Ａｒ＋Ｏ2 （３ｗｔ％）雰囲気中で１３
５０℃のアニール熱処理を施すことによって、図４
（ｂ）に示すように、シリコン基板５の内部に注入され
た酸素イオン２とシリコンとの反応で埋め込み酸化膜４
が形成される。この埋め込み酸化膜４は、内部に酸化不
足による島状のシリコン（以下、シリコンパイプと呼
ぶ）が残存することなく、しかも膜厚の均一性も良い。
例えば、図４（ｃ）に示すように、１１５０℃のアニー
ル温度では、シリコン基板５の内部に局所的に不均一に
酸化物３が形成される。
を説明するための断面図である。図４（ａ）に示すよう
に、酸素を１０18ｃｍ-3程度含む引き上げ法で作製され
たシリコン基板５に、加速エネルギー１８０ｋｅＶ、ド
ーズ量０．４×１０18ｃｍ-2、ビーム電流５０ｍＡ、シ
リコン基板温度６００℃の条件下で酸素イオン２を注入
する。その後、Ａｒ＋Ｏ2 （３ｗｔ％）雰囲気中で１３
５０℃のアニール熱処理を施すことによって、図４
（ｂ）に示すように、シリコン基板５の内部に注入され
た酸素イオン２とシリコンとの反応で埋め込み酸化膜４
が形成される。この埋め込み酸化膜４は、内部に酸化不
足による島状のシリコン（以下、シリコンパイプと呼
ぶ）が残存することなく、しかも膜厚の均一性も良い。
例えば、図４（ｃ）に示すように、１１５０℃のアニー
ル温度では、シリコン基板５の内部に局所的に不均一に
酸化物３が形成される。
【０００４】また、１２５０℃のアニール温度では、図
４（ｄ）に示すように、酸化膜状に形成されるが、埋め
込み酸化膜４の膜厚の均一性はよくない。しかし、１３
５０℃の高温熱処理を施すと、酸素イオン２とシリコン
との反応が十分に進行するため、固定電荷や界面準位が
少なく絶縁耐性の高い埋め込み酸化膜を形成することが
できる。なお、１３５０℃という高温熱処理を施すた
め、熱処理炉には耐熱性の高いＳｉＣボートが用いら
れ、またウェハ自重による曲げ応力を極力低減すること
ができるようにリング状のサセプタが用いられている。
４（ｄ）に示すように、酸化膜状に形成されるが、埋め
込み酸化膜４の膜厚の均一性はよくない。しかし、１３
５０℃の高温熱処理を施すと、酸素イオン２とシリコン
との反応が十分に進行するため、固定電荷や界面準位が
少なく絶縁耐性の高い埋め込み酸化膜を形成することが
できる。なお、１３５０℃という高温熱処理を施すた
め、熱処理炉には耐熱性の高いＳｉＣボートが用いら
れ、またウェハ自重による曲げ応力を極力低減すること
ができるようにリング状のサセプタが用いられている。
【０００５】
【発明が解決しようとする課題】上述した従来技術で
は、酸素イオン注入後、良質な埋め込み酸化膜を形成す
るために、１３５０℃という高温熱処理を必要とする。
そのため、熱処理時においてＳＩＭＯＸ基板周辺部から
スリップ（熱応力転位）が発生する。これは、シリコン
結晶の降伏応力が高温になるほど低下するためである。
スリップがＳＩＭＯＸ基板に存在すると、その領域でデ
バイス特性が劣化するため、スリップフリーのＳＩＭＯ
Ｘ基板の作製が望まれている。また、高温になるほど各
元素の蒸気圧が高くなるため、高温熱処理では熱処理炉
材に含まれている不純物元素がＳＩＭＯＸ基板へ混入し
てくる。不純物元素による汚染は、デバイス特性に悪影
響を及ぼすため、極力低減する必要がある。従って、本
発明の解決すべき課題は、スリップ発生および不純物に
よる汚染を低減しつつ良質な埋め込み酸化膜を形成する
ことのできるＳＩＭＯＸ基板の製造方法を提供すること
にある。
は、酸素イオン注入後、良質な埋め込み酸化膜を形成す
るために、１３５０℃という高温熱処理を必要とする。
そのため、熱処理時においてＳＩＭＯＸ基板周辺部から
スリップ（熱応力転位）が発生する。これは、シリコン
結晶の降伏応力が高温になるほど低下するためである。
スリップがＳＩＭＯＸ基板に存在すると、その領域でデ
バイス特性が劣化するため、スリップフリーのＳＩＭＯ
Ｘ基板の作製が望まれている。また、高温になるほど各
元素の蒸気圧が高くなるため、高温熱処理では熱処理炉
材に含まれている不純物元素がＳＩＭＯＸ基板へ混入し
てくる。不純物元素による汚染は、デバイス特性に悪影
響を及ぼすため、極力低減する必要がある。従って、本
発明の解決すべき課題は、スリップ発生および不純物に
よる汚染を低減しつつ良質な埋め込み酸化膜を形成する
ことのできるＳＩＭＯＸ基板の製造方法を提供すること
にある。
【０００６】
【課題を解決するための手段】上述した本発明の課題
は、 ２×１０16ｃｍ-3以上の炭素を含むシリコン基板の
主表面に酸素イオンを注入し、アニール熱処理を施す、 引き上げ法にて作製されたシリコン基板に、５００
℃から９００℃の温度範囲の前熱処理を施した後、酸素
イオンの注入とアニール熱処理を施す、または、 シリコン基板の主表面に酸素イオンを注入し、５０
０℃から９００℃の温度範囲で前熱処理を施した後、ア
ニール熱処理を施す、の中のいずれかの製法を採ること
により、解決することができる。
は、 ２×１０16ｃｍ-3以上の炭素を含むシリコン基板の
主表面に酸素イオンを注入し、アニール熱処理を施す、 引き上げ法にて作製されたシリコン基板に、５００
℃から９００℃の温度範囲の前熱処理を施した後、酸素
イオンの注入とアニール熱処理を施す、または、 シリコン基板の主表面に酸素イオンを注入し、５０
０℃から９００℃の温度範囲で前熱処理を施した後、ア
ニール熱処理を施す、の中のいずれかの製法を採ること
により、解決することができる。
【０００７】［作用］ （ａ）炭素が含まれているシリコン基板に酸素イオンを
注入しアニール熱処理を行う場合には、炭素がＳｉＯ2
形成の核となるため、比較的低温のアニールによっても
良質の酸化膜を形成することができる。 （ｂ）引き上げ法により製作されたシリコン基板には、
石英るつぼの酸素が混入するため酸素が５〜１５×１０
17ｃｍ-3程度固溶状態で含まれている。この酸素は５０
０〜９００℃の前熱処理により析出し、酸素イオン注入
後のアニール熱処理時にＳｉＯ2 形成の核となるため、
比較的低温のアニールによっても良質の酸化膜を形成す
ることができる。 （ｃ）シリコン基板に酸素イオンを注入し５００〜９０
０℃の前熱処理を施すと酸素が析出する。この析出した
酸素がアニール熱処理時にＳｉＯ2 形成の核となるた
め、この場合にも比較的低温のアニールによって良質の
酸化膜を形成することができる。 以上の理由により、上記ないしの手法を採用する場
合には、１１００℃以上１２５０℃以下の比較的低温の
アニール熱処理により、良質な埋め込み酸化膜を形成す
ることが可能となる。そして、埋め込み酸化膜を形成す
るためのアニール熱処理温度が低温化されたことによ
り、ＳＩＭＯＸ基板でのスリップの発生と不純物汚染が
軽減される。
注入しアニール熱処理を行う場合には、炭素がＳｉＯ2
形成の核となるため、比較的低温のアニールによっても
良質の酸化膜を形成することができる。 （ｂ）引き上げ法により製作されたシリコン基板には、
石英るつぼの酸素が混入するため酸素が５〜１５×１０
17ｃｍ-3程度固溶状態で含まれている。この酸素は５０
０〜９００℃の前熱処理により析出し、酸素イオン注入
後のアニール熱処理時にＳｉＯ2 形成の核となるため、
比較的低温のアニールによっても良質の酸化膜を形成す
ることができる。 （ｃ）シリコン基板に酸素イオンを注入し５００〜９０
０℃の前熱処理を施すと酸素が析出する。この析出した
酸素がアニール熱処理時にＳｉＯ2 形成の核となるた
め、この場合にも比較的低温のアニールによって良質の
酸化膜を形成することができる。 以上の理由により、上記ないしの手法を採用する場
合には、１１００℃以上１２５０℃以下の比較的低温の
アニール熱処理により、良質な埋め込み酸化膜を形成す
ることが可能となる。そして、埋め込み酸化膜を形成す
るためのアニール熱処理温度が低温化されたことによ
り、ＳＩＭＯＸ基板でのスリップの発生と不純物汚染が
軽減される。
【０００８】
［第１の実施の形態］２×１０16ｃｍ-3以上の炭素を含
むシリコン基板１に、酸素イオンを１００〜３００ｋｅ
Ｖの加速エネルギーで、０．１〜５×１０18ｃｍ-2注入
する。その後、熱処理炉にて１１００〜１２５０℃のア
ニール熱処理を施す。シリコン基板への炭素の添加は、
引き上げ法による育成時にヒータから遊離した炭素を結
晶中に取り込むことによって行うことができる。あるい
は、イオン注入によって行ってもよい。イオン注入によ
る場合は、埋め込み酸化膜形成部分のみに炭素をイオン
注入すればよい。
むシリコン基板１に、酸素イオンを１００〜３００ｋｅ
Ｖの加速エネルギーで、０．１〜５×１０18ｃｍ-2注入
する。その後、熱処理炉にて１１００〜１２５０℃のア
ニール熱処理を施す。シリコン基板への炭素の添加は、
引き上げ法による育成時にヒータから遊離した炭素を結
晶中に取り込むことによって行うことができる。あるい
は、イオン注入によって行ってもよい。イオン注入によ
る場合は、埋め込み酸化膜形成部分のみに炭素をイオン
注入すればよい。
【０００９】［第２の実施の形態］引き上げ法にて作製
されたシリコン基板に、５００〜９００℃の温度範囲で
１〜５時間の前熱処理を施す。次いで、酸素イオンを１
００〜３００ｋｅＶの加速エネルギーで、ドーズ量０．
１〜５×１０18ｃｍ-2で注入する。その後、１１００〜
１２５０℃のアニール熱処理を施す。
されたシリコン基板に、５００〜９００℃の温度範囲で
１〜５時間の前熱処理を施す。次いで、酸素イオンを１
００〜３００ｋｅＶの加速エネルギーで、ドーズ量０．
１〜５×１０18ｃｍ-2で注入する。その後、１１００〜
１２５０℃のアニール熱処理を施す。
【００１０】［第３の実施の形態］シリコン基板に、酸
素イオンを１００〜３００ｋｅＶの加速エネルギーで、
ドーズ量０．１〜５×１０18ｃｍ-2で注入する。その
後、５００〜９００℃の温度範囲で１〜５時間の前熱処
理を施す。次いで、１１００〜１２５０℃のアニール熱
処理を施す。本発明において、アニール熱処理の温度が
１１００℃以上１２５０℃以下とされるのは、１１００
℃以下では良質の埋め込み酸化膜を形成することができ
ないからであり、また１２５０℃以上ではスリップの発
生と不純物汚染の可能性が高くなるからである。
素イオンを１００〜３００ｋｅＶの加速エネルギーで、
ドーズ量０．１〜５×１０18ｃｍ-2で注入する。その
後、５００〜９００℃の温度範囲で１〜５時間の前熱処
理を施す。次いで、１１００〜１２５０℃のアニール熱
処理を施す。本発明において、アニール熱処理の温度が
１１００℃以上１２５０℃以下とされるのは、１１００
℃以下では良質の埋め込み酸化膜を形成することができ
ないからであり、また１２５０℃以上ではスリップの発
生と不純物汚染の可能性が高くなるからである。
【００１１】
【実施例】次に、本発明の実施例について図面を参照に
して詳細に説明する。 ［第１の実施例］図１（ａ）に示すように、２×１０16
ｃｍ-3以上の炭素を含むシリコン基板１に、正に帯電し
た酸素イオン２を１８０ｋｅＶの加速エネルギーで、
０．４×１０18ｃｍ-2注入する。その後、熱処理炉にて
１０００℃のアニール熱処理を施すと、図１（ｂ）に示
すように、シリコン基板１内に均一に酸化物３が形成さ
れる。これは、高濃度の炭素を含むシリコン基板１で
は、均一に固溶している炭素が酸素析出核となるため、
低温のアニール熱処理温度でも酸素析出が促進されるた
めである。
して詳細に説明する。 ［第１の実施例］図１（ａ）に示すように、２×１０16
ｃｍ-3以上の炭素を含むシリコン基板１に、正に帯電し
た酸素イオン２を１８０ｋｅＶの加速エネルギーで、
０．４×１０18ｃｍ-2注入する。その後、熱処理炉にて
１０００℃のアニール熱処理を施すと、図１（ｂ）に示
すように、シリコン基板１内に均一に酸化物３が形成さ
れる。これは、高濃度の炭素を含むシリコン基板１で
は、均一に固溶している炭素が酸素析出核となるため、
低温のアニール熱処理温度でも酸素析出が促進されるた
めである。
【００１２】アニール熱処理温度を１１００℃にする
と、図１（ｃ）に示すように、酸素析出がさらに加速さ
れ酸化物３の成長が促進される。アニール熱処理温度を
１２００℃にすると、図１（ｄ）に示すように、酸化物
３同士が合体してシリコンパイプが無く膜厚の均一な埋
め込み酸化膜４が形成される。このように、高濃度の炭
素を含むシリコン基板１を用いることによって、低温の
アニール熱処理温度でも良質な埋め込み酸化膜４を形成
することが可能となる。
と、図１（ｃ）に示すように、酸素析出がさらに加速さ
れ酸化物３の成長が促進される。アニール熱処理温度を
１２００℃にすると、図１（ｄ）に示すように、酸化物
３同士が合体してシリコンパイプが無く膜厚の均一な埋
め込み酸化膜４が形成される。このように、高濃度の炭
素を含むシリコン基板１を用いることによって、低温の
アニール熱処理温度でも良質な埋め込み酸化膜４を形成
することが可能となる。
【００１３】［第２の実施例］図２（ａ）に示すよう
に、引き上げ法にて作製されたシリコン基板５に、８０
０℃で３時間の前熱処理を施すと、シリコン基板５中に
均一に固溶している酸素が凝集し酸素析出核６が形成さ
れる。その後、図２（ｂ）に示すように、正に帯電した
酸素イオン２を１８０ｋｅＶの加速エネルギーで、０．
４×１０18ｃｍ-2注入する。その後、熱処理炉にて９５
０℃のアニール熱処理を施すと、図２（ｃ）に示すよう
に、シリコン基板５に均一に酸化物３が形成される。こ
れは、凝集した酸素による酸素析出核６が予め形成され
ていたため、低温のアニール熱処理温度でも酸素析出が
促進されるためである。
に、引き上げ法にて作製されたシリコン基板５に、８０
０℃で３時間の前熱処理を施すと、シリコン基板５中に
均一に固溶している酸素が凝集し酸素析出核６が形成さ
れる。その後、図２（ｂ）に示すように、正に帯電した
酸素イオン２を１８０ｋｅＶの加速エネルギーで、０．
４×１０18ｃｍ-2注入する。その後、熱処理炉にて９５
０℃のアニール熱処理を施すと、図２（ｃ）に示すよう
に、シリコン基板５に均一に酸化物３が形成される。こ
れは、凝集した酸素による酸素析出核６が予め形成され
ていたため、低温のアニール熱処理温度でも酸素析出が
促進されるためである。
【００１４】アニール熱処理温度を１０５０℃にする
と、図２（ｄ）に示すように、酸素析出がさらに加速さ
れ酸化物３の形成が促進される。アニール熱処理温度を
１１５０℃にすると、図２（ｅ）に示すように、酸化物
３同士が合体してシリコンパイプがなく膜厚の均一な埋
め込み酸化膜４が形成される。このように、引き上げ法
にて作製されたシリコン基板５に、５００℃から９００
℃の温度範囲で前熱処理を施すことによって、低温のア
ニール熱処理温度でも良質な埋め込み酸化膜４を形成す
ることが可能となる。
と、図２（ｄ）に示すように、酸素析出がさらに加速さ
れ酸化物３の形成が促進される。アニール熱処理温度を
１１５０℃にすると、図２（ｅ）に示すように、酸化物
３同士が合体してシリコンパイプがなく膜厚の均一な埋
め込み酸化膜４が形成される。このように、引き上げ法
にて作製されたシリコン基板５に、５００℃から９００
℃の温度範囲で前熱処理を施すことによって、低温のア
ニール熱処理温度でも良質な埋め込み酸化膜４を形成す
ることが可能となる。
【００１５】［第３の実施例］図３（ａ）に示すよう
に、シリコン基板７に、正に帯電した酸素イオン２を加
速エネルギー１８０ｋｅＶ、ドーズ量０．４×１０18ｃ
ｍ-2の条件で注入する。その後、図３（ｂ）に示すよう
に、８５０℃で２時間の前熱処理を施すと、シリコン基
板７中に注入された酸素が凝集し均一な酸素析出核６が
形成される。その後、熱処理炉にて９５０℃のアニール
熱処理を施すと、図２（ｃ）に示すように、シリコン基
板７内に均一に酸化物３が形成される。これは、凝集し
た酸素による酸素析出核６が予め形成されていたため、
低温のアニール熱処理温度でも酸素析出が促進されるた
めである。
に、シリコン基板７に、正に帯電した酸素イオン２を加
速エネルギー１８０ｋｅＶ、ドーズ量０．４×１０18ｃ
ｍ-2の条件で注入する。その後、図３（ｂ）に示すよう
に、８５０℃で２時間の前熱処理を施すと、シリコン基
板７中に注入された酸素が凝集し均一な酸素析出核６が
形成される。その後、熱処理炉にて９５０℃のアニール
熱処理を施すと、図２（ｃ）に示すように、シリコン基
板７内に均一に酸化物３が形成される。これは、凝集し
た酸素による酸素析出核６が予め形成されていたため、
低温のアニール熱処理温度でも酸素析出が促進されるた
めである。
【００１６】アニール熱処理温度を１０５０℃にする
と、図３（ｄ）に示すように、酸素析出がさらに加速さ
れ酸化物３の成長が促進される。アニール熱処理温度を
１１５０℃にすると、図３（ｅ）に示すように、酸化物
３同士が合体してシリコンパイプがなく膜厚の均一な埋
め込み酸化膜４が形成される。このように、シリコン基
板７に酸素イオンを注入した後、５００℃から９００℃
の温度範囲で前熱処理を施すことによって、低温のアニ
ール熱処理温度でも良質な埋め込み酸化膜４を形成する
ことが可能となる。なお、上記各実施例では、アニール
熱処理を段階的に昇温して行うものとして説明したが、
これは酸素析出核の形成過程、酸化物形成過程および埋
め込み酸化膜の形成過程を明らかにするためであって、
直接最終熱処理温度に昇温してアニールを行っても同様
の結果が得られる。
と、図３（ｄ）に示すように、酸素析出がさらに加速さ
れ酸化物３の成長が促進される。アニール熱処理温度を
１１５０℃にすると、図３（ｅ）に示すように、酸化物
３同士が合体してシリコンパイプがなく膜厚の均一な埋
め込み酸化膜４が形成される。このように、シリコン基
板７に酸素イオンを注入した後、５００℃から９００℃
の温度範囲で前熱処理を施すことによって、低温のアニ
ール熱処理温度でも良質な埋め込み酸化膜４を形成する
ことが可能となる。なお、上記各実施例では、アニール
熱処理を段階的に昇温して行うものとして説明したが、
これは酸素析出核の形成過程、酸化物形成過程および埋
め込み酸化膜の形成過程を明らかにするためであって、
直接最終熱処理温度に昇温してアニールを行っても同様
の結果が得られる。
【００１７】
【発明の効果】以上説明したように、本発明によるＳＯ
Ｉ基板の製造方法は、多数の酸素の析出核を有する基板
を用い、若しくは、酸素の析出核を形成した後、注入酸
素に対するアニール熱処理を行うものであるので、比較
的低温の熱処理により高品質の埋め込み酸化膜を形成す
ることができる。従って、本発明によれば、埋め込み酸
化膜の品質を損なうことなく、ＳＩＭＯＸ基板における
スリップの発生を抑制し汚染量の低減を図ることが可能
となる。
Ｉ基板の製造方法は、多数の酸素の析出核を有する基板
を用い、若しくは、酸素の析出核を形成した後、注入酸
素に対するアニール熱処理を行うものであるので、比較
的低温の熱処理により高品質の埋め込み酸化膜を形成す
ることができる。従って、本発明によれば、埋め込み酸
化膜の品質を損なうことなく、ＳＩＭＯＸ基板における
スリップの発生を抑制し汚染量の低減を図ることが可能
となる。
【図１】本発明の第１の実施例を説明するためのシリコ
ン基板とＳＩＭＯＸ基板の断面図。
ン基板とＳＩＭＯＸ基板の断面図。
【図２】本発明の第２の実施例を説明するためのシリコ
ン基板とＳＩＭＯＸ基板の断面図。
ン基板とＳＩＭＯＸ基板の断面図。
【図３】本発明の第２の実施例を説明するためのシリコ
ン基板とＳＩＭＯＸ基板の断面図。
ン基板とＳＩＭＯＸ基板の断面図。
【図４】従来の製造方法を説明するためのシリコン基板
とＳＩＭＯＸ基板の断面図。
とＳＩＭＯＸ基板の断面図。
１ 炭素を含むシリコン基板 ２ 酸素イオン ３ 酸化物 ４ 埋め込み酸化膜 ５ 引き上げ法で育成されたシリコン基板 ６ 酸素析出核 ７ シリコン基板
Claims (7)
- 【請求項１】 少なくともシリコン酸化膜形成部分に２
×１０16ｃｍ-3以上の炭素を含むシリコン基板の主表面
に酸素イオンを注入し、アニール熱処理を施すことを特
徴とするＳＯＩ基板の製造方法。 - 【請求項２】 前記シリコン基板は引き上げ（ＣＺ：Ｃ
ｚｏｃｈｒａｌｓｋｉ）法にて製作されたものであり、
引き上げ過程においてシリコン結晶に炭素が混入される
ことを特徴とする請求項１記載のＳＯＩ基板の製造方
法。 - 【請求項３】 前記シリコン基板にはイオン注入法によ
り炭素が導入されていることを特徴とする請求項１記載
のＳＯＩ基板の製造方法。 - 【請求項４】 引き上げ法にて作製されたシリコン基板
に、５００℃から９００℃の温度範囲で前熱処理を施す
工程と、該シリコン基板の主表面に酸素イオンを注入す
る工程と、該シリコン基板にアニール熱処理を施す工程
とを具備することを特徴とするＳＯＩ基板の製造方法。 - 【請求項５】 シリコン基板の主表面に酸素イオンを注
入する工程と、該シリコン基板を、５００℃から９００
℃の温度範囲で前熱処理を施す工程と、該シリコン基板
にアニール熱処理を施す工程とを具備することを特徴と
するＳＯＩ基板の製造方法。 - 【請求項６】 前記前熱処理が、１〜５時間の範囲で行
われることを特徴とする請求項４または５記載のＳＯＩ
基板の製造方法。 - 【請求項７】 前記アニール熱処理が、１１００℃以上
１２５０℃以下の温度で行われることを特徴とする請求
項１、４または５記載のＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10702897A JPH10303138A (ja) | 1997-04-24 | 1997-04-24 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10702897A JPH10303138A (ja) | 1997-04-24 | 1997-04-24 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303138A true JPH10303138A (ja) | 1998-11-13 |
Family
ID=14448694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10702897A Pending JPH10303138A (ja) | 1997-04-24 | 1997-04-24 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303138A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885069B2 (en) * | 2002-09-19 | 2005-04-26 | Kabushiki Kaisha Toshiba | Semiconductor device in which occurrence of slips is suppressed |
| WO2006137146A1 (ja) * | 2005-06-24 | 2006-12-28 | Fujitsu Limited | 電界効果トランジスタ及びその製造方法 |
| US9601577B1 (en) | 2015-10-08 | 2017-03-21 | Samsung Electronics Co., Ltd. | Three-dimensionally integrated circuit devices including oxidation suppression layers |
-
1997
- 1997-04-24 JP JP10702897A patent/JPH10303138A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885069B2 (en) * | 2002-09-19 | 2005-04-26 | Kabushiki Kaisha Toshiba | Semiconductor device in which occurrence of slips is suppressed |
| WO2006137146A1 (ja) * | 2005-06-24 | 2006-12-28 | Fujitsu Limited | 電界効果トランジスタ及びその製造方法 |
| US9601577B1 (en) | 2015-10-08 | 2017-03-21 | Samsung Electronics Co., Ltd. | Three-dimensionally integrated circuit devices including oxidation suppression layers |
| US9911745B2 (en) | 2015-10-08 | 2018-03-06 | Samsung Electronics Co., Ltd. | Three-dimensionally integrated circuit devices including oxidation suppression layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752799B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| US6673147B2 (en) | High resistivity silicon wafer having electrically inactive dopant and method of producing same | |
| JPH01220455A (ja) | シリコン−オン−インシユレーター基板ならびにその製造方法および装置 | |
| WO2005024917A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPWO2018198797A1 (ja) | シリコン単結晶の製造方法、エピタキシャルシリコンウェーハの製造方法、シリコン単結晶、および、エピタキシャルシリコンウェーハ | |
| JPH10303138A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0636979A (ja) | 半導体装置 | |
| JP4151876B2 (ja) | シリコンウェーハの製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JPH1041241A (ja) | 半導体装置の製造方法 | |
| JPH0964355A (ja) | 半導体素子の製造方法 | |
| JP2002289820A (ja) | Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH11214322A (ja) | シリコン半導体基板の製造方法 | |
| JP2002231651A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JPH0479372A (ja) | 半導体基板の製造方法 | |
| JPS62132344A (ja) | 集積回路用シリコン基板の製造方法 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JPH02237033A (ja) | 半導体基板の製造方法 | |
| JP2010027731A (ja) | Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ | |
| JP3171308B2 (ja) | シリコンウエーハ及びその製造方法 | |
| JP4531339B2 (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990513 |