JP4501263B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法 Download PDFInfo
- Publication number
- JP4501263B2 JP4501263B2 JP2000284568A JP2000284568A JP4501263B2 JP 4501263 B2 JP4501263 B2 JP 4501263B2 JP 2000284568 A JP2000284568 A JP 2000284568A JP 2000284568 A JP2000284568 A JP 2000284568A JP 4501263 B2 JP4501263 B2 JP 4501263B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- soi substrate
- manufacturing
- silicon substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁層上にＳｉ層を形成したＳＯＩ（Silicon-On-Insulator）基板の製造方法に関するものである。
【０００２】
【従来の技術】
この種のＳＯＩ基板は超高集積回路（ＵＬＳＩ）基板として注目されている。このＳＯＩ基板の製造方法には、▲１▼シリコン基板同士を絶縁層を介して貼り合わせる方法、▲２▼シリコン基板の内部に高濃度の酸素イオンを注入した後、高温でアニール処理してこのシリコン基板表面から所定の深さの領域に埋込みシリコン酸化層を形成し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法（特開平７−２６３５３８号公報）、▲３▼シリコン基板に水素イオンを注入した後に、このシリコン基板をイオン注入面を重ね合わせ面として支持基板に貼り合わせ、この積層体を５００℃を越える温度に昇温して上記シリコン基板を水素イオンの注入領域で支持基板から分離することにより、支持基板の表面にＳｉ層を形成する水素イオン注入分離法（特開平５−２１１１２８号公報）、▲４▼シリコン基板表面に多孔質Ｓｉ層及びＳｉ単結晶層を介してＳｉＯ2層を形成し、このシリコン基板をＳｉＯ2層を重ね合わせ面として支持基板に貼り合わせ、更に上記シリコン基板及び多孔質Ｓｉ層を高圧水流ではぎ取る高圧水流分離法（T.Yoneyama,US Patent,5371037,US filed:August 9.1991,US patented December 6.1994）などが知られている。
【０００３】
【発明が解決しようとする課題】
しかし、上記従来の貼り合わせ法、ＳＩＭＯＸ法、水素イオン注入分離法及び高圧水流分離法では、Ｓｉ層の厚さがそれぞれ２μｍ以上、０．０５〜０．２μｍ、０．２〜２μｍ及び０．２〜２μｍ程度の範囲に限定される不具合があった。
また、上記従来の貼り合わせ法、水素イオン注入分離法及び高圧水流分離法では、製造プロセスが比較的複雑であり、工数が増大する問題点があった。
更に、上記従来のＳＩＭＯＸ法では、シリコン酸化層及びＳｉ層の界面の粗さが比較的大きい問題点があった。
【０００４】
本発明の第１の目的は、製造プロセスが単純であり、量産に適した、ＳＯＩ基板の製造方法を提供することにある。
本発明の第２の目的は、Ｓｉ層及びＳｉ1-xＧｅxＯ2層の界面を平滑にすることができる、ＳＯＩ基板の製造方法を提供することにある。
本発明の第３の目的は、パーティクルや金属汚染の管理を容易に行うことができる、ＳＯＩ基板の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に係る発明は、図１に示すように、シリコン基板１１表面にＳｉ1-yＧｅy層１４（但し、０．０５≦ｙ≦０．７５）をエピタキシャル成長させて堆積する工程と、Ｓｉ1-yＧｅy層１４表面にＳｉ層１３をエピタキシャル成長させて堆積する工程と、Ｓｉ1-yＧｅy層１４及びＳｉ層１３を堆積したシリコン基板１１を熱酸化処理することによりＳｉ1-yＧｅy層１４を酸化してＳｉ1-xＧｅxＯ2層１２（但し、０≦ｘ≦０．５）に変化させる工程とを含むＳＯＩ基板の製造方法であって、Ｓｉ1-yＧｅy層１４の堆積中に酸素ガスを導入することによりＳｉ1-yＧｅy層１４に酸素を含ませることを特徴とする。
この請求項１に記載されたＳＯＩ基板の製造方法では、従来の貼り合わせ法、水素イオン注入分離法及び高圧水流分離法と比較して、製造プロセスが単純であり、量産に適し、製造コストを低減することができる。またＳｉ1-yＧｅy層１４及びＳｉ層１３をＬＰＣＶＤ法等によりエピタキシャル成長させるため、均一にかつ厚さを限定することなく堆積でき、更に結晶性の良好な（結晶欠陥の極めて少ない）Ｓｉ層１３を形成することができる。また製造プロセスが単純であるため、ＳＯＩ基板１０内のパーティクルや金属汚染の管理を容易に行うことができる。更にＳｉ1-yＧｅy層１４に酸素を含んでいるため、Ｓｉ1-yＧｅy層１４が速やかに酸化されてＳｉ1-xＧｅxＯ2層１２になる。
【０００７】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
図１に示すように、ＳＯＩ基板１０はシリコン基板１１と、このシリコン基板１１表面に形成されたＳｉ1-xＧｅxＯ2層１２と、Ｓｉ1-xＧｅxＯ2層１２表面に形成されたＳｉ層１３とを備える。上記シリコン基板１１及びＳｉ層１３はいずれも単結晶体である。またＳｉ1-xＧｅxＯ2層１２のＳｉ1-xＧｅxＯ2におけるＧｅ原子の数ｘは０≦ｘ≦０．５、好ましくは０≦ｘ≦０．０５に設定される。ｘを上記範囲に限定したのは、０．５を越えると酸化膜耐圧が低下するからである。なお、上記Ｓｉ1-xＧｅxＯ2層１２はｘがゼロであるＳｉＯ2層であることが絶縁層として好ましい。
【０００８】
このように構成されたＳＯＩ基板１０の製造方法を説明する。
先ずシリコン基板１１（面方位（００１）或いは（１１１）の単結晶基板）表面に減圧化学気相成長法（ＬＰＣＶＤ法），超高真空化学気相成長法（ＵＨＶ−ＣＶＤ法），ガスソース分子線エピタキシー法（ＧＳＭＢＥ法），分子線エピタキシー法（ＭＢＥ法）等によりＳｉ1-yＧｅy層１４をエピタキシャル成長させて堆積する（図１（ｂ））。ここで上記Ｓｉ1-yＧｅy層１４のＳｉ1-yＧｅyにおけるＧｅ原子の数ｙは０．０５≦ｙ≦０．７５、好ましくは０．１≦ｙ≦０．５に設定される。ｙを上記範囲に限定したのは、０．０５未満では本発明の効果、特にゲルマニウムが存在するために、熱処理によりＳｉ1-yＧｅy層１４であった領域が酸化されて絶縁層であるＳｉ1-xＧｅxＯ2層１２に変化し易いという効果が得られ難いという不具合があり、０．７５を越えると欠陥が生じ易いという不具合があるからである。またＬＰＣＶＤ法によるＳｉ1-yＧｅy層１４の成膜条件は温度が６００〜８００℃、圧力が２０〜１００Torr、水素流量が１０〜５０slm（standard リットル／分）、ＳｉＨ4流量が２０〜５００sccm（standard cc／分）、ＧｅＨ4流量が０．０１〜２０sccmであることが好ましい。
【０００９】
次いで上記Ｓｉ1-yＧｅy層１４表面にＬＰＣＶＤ法，超高真空化学気相成長法（ＵＨＶ−ＣＶＤ法），ガスソース分子線エピタキシー法（ＧＳＭＢＥ法），分子線エピタキシー法（ＭＢＥ法）等によりＳｉ層１３をエピタキシャル成長させて堆積する（図１（ｃ））。ここでＬＰＣＶＤ法によるＳｉ層１３の成膜条件は温度が６００〜１０００℃、圧力が２０〜１００Torr、水素流量が１０〜５０slm、ＳｉＨ4流量が２０〜５００sccmであることが好ましい。Ｓｉ層１３の成膜にはＳｉＨ2Ｃｌ2，Ｓｉ2Ｈ6等の原料ガスを用いてもよい。Ｓｉ1-yＧｅy層１４のエピタキシャル成長時に酸素（Ｏ2）ガスを導入することにより、Ｓｉ1-yＧｅy層１４に酸素を含ませる工程では、Ｓｉ1-yＧｅy層１４への酸素の含有量が１×１０20〜２×１０22atoms／ｃｃとなるように酸素ガスを導入することが好ましい。
【００１０】
次に上記シリコン基板１１を熱酸化炉に入れて熱処理する。この熱処理の条件は次の通りであることが好ましい。先ず不活性ガス雰囲気で７００〜９００℃の範囲の所定温度に昇温した熱酸化炉にシリコン基板を入れる。次いで１〜１００体積％の酸素を含む不活性ガス雰囲気或いは酸素雰囲気で、２〜１０℃／分の昇温速度で１３００〜１３５０℃の所定温度まで昇温し、この温度に０〜５時間保持する。次に１３００〜１３５０℃の範囲の所定温度に保持した状態で炉内を１００体積％酸素雰囲気にして１〜５時間保持する。更に１３００〜１３５０℃の所定温度に保持した状態で炉内を１〜１００体積％の酸素を含む不活性ガス雰囲気に戻した後、或いは酸素雰囲気のまま、２〜１０℃／分の降温速度で７００〜９００℃の所定温度まで降温する。この熱処理によりＳｉ1-yＧｅy層１４であった領域が酸化されて絶縁層であるＳｉ1-xＧｅxＯ2層１２に変化するとともに、Ｓｉ層１３表面に表面酸化層１５（ＳｉＯ2層）が形成される（図１（ｄ））。上記ＳＯＩ基板１０をＨＦエッチングして表面酸化膜１５を除去することにより、ＳＯＩ基板１０の製造が完了する（図１（ｅ））。
【００１１】
このようなＳＯＩ基板１０の製造方法は従来の貼り合わせ法、水素イオン注入分離法及び高圧水流分離法と比較して、製造プロセスが単純であり、量産に適し、製造コストを低減することができる。またＳｉ1-yＧｅy層１４及びＳｉ層１３をＬＰＣＶＤ法等によりエピタキシャル成長させるため、均一に堆積できる。この結果、Ｓｉ層１３を精度良くかつ広い厚さ範囲で制御できるとともに、Ｓｉ層１３及びＳｉ1-xＧｅxＯ2層１２の界面を平滑にすることができ、また結晶晶性の良好な（結晶欠陥の極めて少ない）Ｓｉ層１３を形成することができる。更に製造プロセスが単純であるため、ＳＯＩ基板１０内のパーティクルや金属汚染の管理を容易に行うことができる。
【００１２】
【実施例】
次に本発明の実施例を詳しく説明する。
＜実施例１＞
図１に示すように、先ずシリコン基板１１（面方位（００１）の単結晶基板）表面にＬＰＣＶＤ法によりＳｉ1-yＧｅy層１４（但し、０．０５≦ｙ≦０．７５）をエピタキシャル成長させて堆積した（図１（ｂ））。このＳｉ1-yＧｅy層１４の成膜条件は温度が７８０℃、圧力が５０Torr、水素流量が５０slm、ＳｉＨ4流量が３０sccm、ＧｅＨ4流量が５．７sccmであった。次いで上記Ｓｉ1-yＧｅy層１４表面にＬＰＣＶＤ法によりＳｉ層１３をエピタキシャル成長させて堆積した（図１（ｃ））。このＳｉ層１３の成膜条件は温度が７８０℃、圧力が５０Torr、水素流量が５０リットル／sccm、ＳｉＨ4流量が６０sccmであった。ここでＳｉ1-yＧｅy層１４及びＳｉ層１３の厚さを分光エリプソメトリ（物体表面で反射される楕円偏光を観測することにより、物体自身並びに物体表面に付着した層や薄膜の厚さを調べる方法）により測定したところ、それぞれ０．１２μｍ及び０．４μｍであった。またＳｉ1-yＧｅy層１４中のＧｅ濃度を分光エリプソメトリ法により測定したところ３０atomic％であった。更にＳｉ1-yＧｅy層１４のエピタキシャル成長時に酸素（Ｏ2）ガスを導入することにより、Ｓｉ1-yＧｅy層１４に酸素が１．０×１０20atoms／ｃｃ入っていた。
【００１３】
次に上記シリコン基板１１を熱酸化炉に入れて熱処理した。この熱処理の条件は次の通りであった。先ずアルゴンガス雰囲気で８００℃に昇温された熱酸化炉にシリコン基板を入れ、次いで１．５体積％の酸素を含むアルゴンガス雰囲気にガスを置換した。次に５℃／分の昇温速度で１３２０℃まで昇温し、１３２０℃に保持した状態で炉内を１００体積％酸素雰囲気にして４時間保持した。更に１３５０℃に保持した状態で炉内を１．５体積％の酸素を含むアルゴンガス雰囲気に戻した後に、５℃／分の降温速度で８００℃まで降温した。熱処理後のシリコン基板１１を下記のように分析したところ、Ｓｉ1-yＧｅy層１４であった領域がＳｉＯ2層（Ｓｉ1-xＧｅxＯ2層１２のｘにゼロを代入）に変化し、Ｓｉ層１３表面にも表面酸化層１５（ＳｉＯ2層）が観察された（図１（ｄ））。しかし、ＳｉＯ2層と表面酸化層１５との間のＳｉ層１３であった領域は結晶性の良好な（結晶欠陥の極めて少ない）Ｓｉ層１３に保たれていた。
【００１４】
上記ＳＯＩ基板１０について、分光エリプソメトリにより表面酸化層１５、Ｓｉ層１３及びＳｉＯ2層の厚さを測定したところ、それぞれ０．５μｍ、０．１μｍ及び０．２７μｍであった。また分光エリプソメトリによりＳＯＩ基板１０の面内２１点測定を行ったところ、上記各層の厚さはほぼ均一であり、その誤差は１％程度であった。
また上記ＳＯＩ基板１０をセコエッチングした後にＨＦエッチングして、Ｓｉ層１３の結晶欠陥の分布を調べたところ、結晶欠陥の極めて少ない良好な結晶性を確認できた。Ｓｉ層１３の結晶性については、ＳＯＩ基板１０の断面の透過型電子顕微鏡（ＴＥＭ）による観察、及びＳＯＩ基板１０のＸ線トポグラフィによる測定で確認できた。
【００１５】
また表面酸化層１５を除去する前の状態でＳＯＩ基板１０の表面粗さを原子間力顕微鏡（ＡＦＭ）により観察した。一方、ＳｉＯ2層及びＳｉ層１３間の界面の粗さをＨＦエッチングにより表面酸化層１５を取り除き、ＫＯＨエッチングによりＳｉ層１３を取除いた後に、原子間力顕微鏡により観察した。この結果、ＳＯＩ基板１０の表面粗さ及びＳｉＯ2層及びＳｉ層１３間の界面の粗さはいずれも平滑であった。
またＳＯＩ基板１０の内部にＳｉＯ2層が形成されていることは、二次イオン質量分析法（ＳＩＭＳ：数ｋｅＶ〜２０ｋｅＶのエネルギを有する一次イオンで資料表面の微小点を衝撃し、表面物質をスパッタイオン化して、質量分析で分析する方法）による酸素の深さ分布測定により確認できた。更にオージェ電子分光法（ＡＥＳ：高エネルギの電子線を試料表面に放射することにより原子が励起されてオージェ電子を放出し、このオージェ電子のスペクトルを測定することにより試料表面近傍に存在する元素を分析する方法）／Ｘ線光電子分光法（ＥＳＣＡ：試料表面に特性Ｘ線を照射することにより光電子が励起され、この光電子を分析して試料表面の組成及び電子結合状態を調べる方法）による測定では、ＳｉＯ2層のストイキオメトリがＧｅを全く含まないＳｉＯ2のみの化学量論値であることを確認できた。
【００１６】
【発明の効果】
以上述べたように、本発明によれば、シリコン基板表面にＳｉ1-xＧｅxＯ2層を形成し、Ｓｉ1-xＧｅxＯ2層表面にＳｉ層を形成したので、Ｓｉ層及びＳｉ1-xＧｅxＯ2層の界面が平滑でＳｉ層の厚さが均一である良好なＳＯＩ基板となる。
またシリコン基板表面にＳｉ1-yＧｅy層をエピタキシャル成長させて堆積し、Ｓｉ1-yＧｅy層表面にＳｉ層をエピタキシャル成長させて堆積し、上記シリコン基板を熱酸化処理することによりＳｉ1-yＧｅy層を酸化してＳｉ1-xＧｅxＯ2層に変化させ、更にＳｉ1-yＧｅy層の堆積中に酸素ガスを導入することによりＳｉ1-yＧｅy層に酸素を含ませれば、従来の貼り合わせ法等と比較して、製造プロセスが単純であり、量産に適し、製造コストを低減することができる。またＳｉ1-yＧｅy層及びＳｉ層をＬＰＣＶＤ法等によりエピタキシャル成長させるため、均一に堆積できる。この結果、Ｓｉ層を精度良く制御できるとともに、Ｓｉ層及びＳｉ1-xＧｅxＯ2層の界面を平滑にすることができ、更に結晶性の良好な（結晶欠陥の極めて少ない）Ｓｉ層を形成することができる。また製造プロセスが単純であるため、ＳＯＩ基板内のパーティクルや金属汚染の管理を容易に行うことができる。更にＳｉ1-yＧｅy層に酸素を含んでいるため、Ｓｉ1-yＧｅy層が速やかに酸化されてＳｉ1-xＧｅxＯ2層になる。
【図面の簡単な説明】
【図１】本発明実施形態のＳＯＩ基板の製造手順を示す工程図。
【符号の説明】
１０ ＳＯＩ基板
１１ シリコン基板
１２ Ｓｉ1-xＧｅxＯ2層
１３ Ｓｉ層
１４ Ｓｉ1-yＧｅy層
１５ 表面酸化層（ＳｉＯ2層）
【発明の属する技術分野】
本発明は、絶縁層上にＳｉ層を形成したＳＯＩ（Silicon-On-Insulator）基板の製造方法に関するものである。
【０００２】
【従来の技術】
この種のＳＯＩ基板は超高集積回路（ＵＬＳＩ）基板として注目されている。このＳＯＩ基板の製造方法には、▲１▼シリコン基板同士を絶縁層を介して貼り合わせる方法、▲２▼シリコン基板の内部に高濃度の酸素イオンを注入した後、高温でアニール処理してこのシリコン基板表面から所定の深さの領域に埋込みシリコン酸化層を形成し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法（特開平７−２６３５３８号公報）、▲３▼シリコン基板に水素イオンを注入した後に、このシリコン基板をイオン注入面を重ね合わせ面として支持基板に貼り合わせ、この積層体を５００℃を越える温度に昇温して上記シリコン基板を水素イオンの注入領域で支持基板から分離することにより、支持基板の表面にＳｉ層を形成する水素イオン注入分離法（特開平５−２１１１２８号公報）、▲４▼シリコン基板表面に多孔質Ｓｉ層及びＳｉ単結晶層を介してＳｉＯ2層を形成し、このシリコン基板をＳｉＯ2層を重ね合わせ面として支持基板に貼り合わせ、更に上記シリコン基板及び多孔質Ｓｉ層を高圧水流ではぎ取る高圧水流分離法（T.Yoneyama,US Patent,5371037,US filed:August 9.1991,US patented December 6.1994）などが知られている。
【０００３】
【発明が解決しようとする課題】
しかし、上記従来の貼り合わせ法、ＳＩＭＯＸ法、水素イオン注入分離法及び高圧水流分離法では、Ｓｉ層の厚さがそれぞれ２μｍ以上、０．０５〜０．２μｍ、０．２〜２μｍ及び０．２〜２μｍ程度の範囲に限定される不具合があった。
また、上記従来の貼り合わせ法、水素イオン注入分離法及び高圧水流分離法では、製造プロセスが比較的複雑であり、工数が増大する問題点があった。
更に、上記従来のＳＩＭＯＸ法では、シリコン酸化層及びＳｉ層の界面の粗さが比較的大きい問題点があった。
【０００４】
本発明の第１の目的は、製造プロセスが単純であり、量産に適した、ＳＯＩ基板の製造方法を提供することにある。
本発明の第２の目的は、Ｓｉ層及びＳｉ1-xＧｅxＯ2層の界面を平滑にすることができる、ＳＯＩ基板の製造方法を提供することにある。
本発明の第３の目的は、パーティクルや金属汚染の管理を容易に行うことができる、ＳＯＩ基板の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に係る発明は、図１に示すように、シリコン基板１１表面にＳｉ1-yＧｅy層１４（但し、０．０５≦ｙ≦０．７５）をエピタキシャル成長させて堆積する工程と、Ｓｉ1-yＧｅy層１４表面にＳｉ層１３をエピタキシャル成長させて堆積する工程と、Ｓｉ1-yＧｅy層１４及びＳｉ層１３を堆積したシリコン基板１１を熱酸化処理することによりＳｉ1-yＧｅy層１４を酸化してＳｉ1-xＧｅxＯ2層１２（但し、０≦ｘ≦０．５）に変化させる工程とを含むＳＯＩ基板の製造方法であって、Ｓｉ1-yＧｅy層１４の堆積中に酸素ガスを導入することによりＳｉ1-yＧｅy層１４に酸素を含ませることを特徴とする。
この請求項１に記載されたＳＯＩ基板の製造方法では、従来の貼り合わせ法、水素イオン注入分離法及び高圧水流分離法と比較して、製造プロセスが単純であり、量産に適し、製造コストを低減することができる。またＳｉ1-yＧｅy層１４及びＳｉ層１３をＬＰＣＶＤ法等によりエピタキシャル成長させるため、均一にかつ厚さを限定することなく堆積でき、更に結晶性の良好な（結晶欠陥の極めて少ない）Ｓｉ層１３を形成することができる。また製造プロセスが単純であるため、ＳＯＩ基板１０内のパーティクルや金属汚染の管理を容易に行うことができる。更にＳｉ1-yＧｅy層１４に酸素を含んでいるため、Ｓｉ1-yＧｅy層１４が速やかに酸化されてＳｉ1-xＧｅxＯ2層１２になる。
【０００７】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
図１に示すように、ＳＯＩ基板１０はシリコン基板１１と、このシリコン基板１１表面に形成されたＳｉ1-xＧｅxＯ2層１２と、Ｓｉ1-xＧｅxＯ2層１２表面に形成されたＳｉ層１３とを備える。上記シリコン基板１１及びＳｉ層１３はいずれも単結晶体である。またＳｉ1-xＧｅxＯ2層１２のＳｉ1-xＧｅxＯ2におけるＧｅ原子の数ｘは０≦ｘ≦０．５、好ましくは０≦ｘ≦０．０５に設定される。ｘを上記範囲に限定したのは、０．５を越えると酸化膜耐圧が低下するからである。なお、上記Ｓｉ1-xＧｅxＯ2層１２はｘがゼロであるＳｉＯ2層であることが絶縁層として好ましい。
【０００８】
このように構成されたＳＯＩ基板１０の製造方法を説明する。
先ずシリコン基板１１（面方位（００１）或いは（１１１）の単結晶基板）表面に減圧化学気相成長法（ＬＰＣＶＤ法），超高真空化学気相成長法（ＵＨＶ−ＣＶＤ法），ガスソース分子線エピタキシー法（ＧＳＭＢＥ法），分子線エピタキシー法（ＭＢＥ法）等によりＳｉ1-yＧｅy層１４をエピタキシャル成長させて堆積する（図１（ｂ））。ここで上記Ｓｉ1-yＧｅy層１４のＳｉ1-yＧｅyにおけるＧｅ原子の数ｙは０．０５≦ｙ≦０．７５、好ましくは０．１≦ｙ≦０．５に設定される。ｙを上記範囲に限定したのは、０．０５未満では本発明の効果、特にゲルマニウムが存在するために、熱処理によりＳｉ1-yＧｅy層１４であった領域が酸化されて絶縁層であるＳｉ1-xＧｅxＯ2層１２に変化し易いという効果が得られ難いという不具合があり、０．７５を越えると欠陥が生じ易いという不具合があるからである。またＬＰＣＶＤ法によるＳｉ1-yＧｅy層１４の成膜条件は温度が６００〜８００℃、圧力が２０〜１００Torr、水素流量が１０〜５０slm（standard リットル／分）、ＳｉＨ4流量が２０〜５００sccm（standard cc／分）、ＧｅＨ4流量が０．０１〜２０sccmであることが好ましい。
【０００９】
次いで上記Ｓｉ1-yＧｅy層１４表面にＬＰＣＶＤ法，超高真空化学気相成長法（ＵＨＶ−ＣＶＤ法），ガスソース分子線エピタキシー法（ＧＳＭＢＥ法），分子線エピタキシー法（ＭＢＥ法）等によりＳｉ層１３をエピタキシャル成長させて堆積する（図１（ｃ））。ここでＬＰＣＶＤ法によるＳｉ層１３の成膜条件は温度が６００〜１０００℃、圧力が２０〜１００Torr、水素流量が１０〜５０slm、ＳｉＨ4流量が２０〜５００sccmであることが好ましい。Ｓｉ層１３の成膜にはＳｉＨ2Ｃｌ2，Ｓｉ2Ｈ6等の原料ガスを用いてもよい。Ｓｉ1-yＧｅy層１４のエピタキシャル成長時に酸素（Ｏ2）ガスを導入することにより、Ｓｉ1-yＧｅy層１４に酸素を含ませる工程では、Ｓｉ1-yＧｅy層１４への酸素の含有量が１×１０20〜２×１０22atoms／ｃｃとなるように酸素ガスを導入することが好ましい。
【００１０】
次に上記シリコン基板１１を熱酸化炉に入れて熱処理する。この熱処理の条件は次の通りであることが好ましい。先ず不活性ガス雰囲気で７００〜９００℃の範囲の所定温度に昇温した熱酸化炉にシリコン基板を入れる。次いで１〜１００体積％の酸素を含む不活性ガス雰囲気或いは酸素雰囲気で、２〜１０℃／分の昇温速度で１３００〜１３５０℃の所定温度まで昇温し、この温度に０〜５時間保持する。次に１３００〜１３５０℃の範囲の所定温度に保持した状態で炉内を１００体積％酸素雰囲気にして１〜５時間保持する。更に１３００〜１３５０℃の所定温度に保持した状態で炉内を１〜１００体積％の酸素を含む不活性ガス雰囲気に戻した後、或いは酸素雰囲気のまま、２〜１０℃／分の降温速度で７００〜９００℃の所定温度まで降温する。この熱処理によりＳｉ1-yＧｅy層１４であった領域が酸化されて絶縁層であるＳｉ1-xＧｅxＯ2層１２に変化するとともに、Ｓｉ層１３表面に表面酸化層１５（ＳｉＯ2層）が形成される（図１（ｄ））。上記ＳＯＩ基板１０をＨＦエッチングして表面酸化膜１５を除去することにより、ＳＯＩ基板１０の製造が完了する（図１（ｅ））。
【００１１】
このようなＳＯＩ基板１０の製造方法は従来の貼り合わせ法、水素イオン注入分離法及び高圧水流分離法と比較して、製造プロセスが単純であり、量産に適し、製造コストを低減することができる。またＳｉ1-yＧｅy層１４及びＳｉ層１３をＬＰＣＶＤ法等によりエピタキシャル成長させるため、均一に堆積できる。この結果、Ｓｉ層１３を精度良くかつ広い厚さ範囲で制御できるとともに、Ｓｉ層１３及びＳｉ1-xＧｅxＯ2層１２の界面を平滑にすることができ、また結晶晶性の良好な（結晶欠陥の極めて少ない）Ｓｉ層１３を形成することができる。更に製造プロセスが単純であるため、ＳＯＩ基板１０内のパーティクルや金属汚染の管理を容易に行うことができる。
【００１２】
【実施例】
次に本発明の実施例を詳しく説明する。
＜実施例１＞
図１に示すように、先ずシリコン基板１１（面方位（００１）の単結晶基板）表面にＬＰＣＶＤ法によりＳｉ1-yＧｅy層１４（但し、０．０５≦ｙ≦０．７５）をエピタキシャル成長させて堆積した（図１（ｂ））。このＳｉ1-yＧｅy層１４の成膜条件は温度が７８０℃、圧力が５０Torr、水素流量が５０slm、ＳｉＨ4流量が３０sccm、ＧｅＨ4流量が５．７sccmであった。次いで上記Ｓｉ1-yＧｅy層１４表面にＬＰＣＶＤ法によりＳｉ層１３をエピタキシャル成長させて堆積した（図１（ｃ））。このＳｉ層１３の成膜条件は温度が７８０℃、圧力が５０Torr、水素流量が５０リットル／sccm、ＳｉＨ4流量が６０sccmであった。ここでＳｉ1-yＧｅy層１４及びＳｉ層１３の厚さを分光エリプソメトリ（物体表面で反射される楕円偏光を観測することにより、物体自身並びに物体表面に付着した層や薄膜の厚さを調べる方法）により測定したところ、それぞれ０．１２μｍ及び０．４μｍであった。またＳｉ1-yＧｅy層１４中のＧｅ濃度を分光エリプソメトリ法により測定したところ３０atomic％であった。更にＳｉ1-yＧｅy層１４のエピタキシャル成長時に酸素（Ｏ2）ガスを導入することにより、Ｓｉ1-yＧｅy層１４に酸素が１．０×１０20atoms／ｃｃ入っていた。
【００１３】
次に上記シリコン基板１１を熱酸化炉に入れて熱処理した。この熱処理の条件は次の通りであった。先ずアルゴンガス雰囲気で８００℃に昇温された熱酸化炉にシリコン基板を入れ、次いで１．５体積％の酸素を含むアルゴンガス雰囲気にガスを置換した。次に５℃／分の昇温速度で１３２０℃まで昇温し、１３２０℃に保持した状態で炉内を１００体積％酸素雰囲気にして４時間保持した。更に１３５０℃に保持した状態で炉内を１．５体積％の酸素を含むアルゴンガス雰囲気に戻した後に、５℃／分の降温速度で８００℃まで降温した。熱処理後のシリコン基板１１を下記のように分析したところ、Ｓｉ1-yＧｅy層１４であった領域がＳｉＯ2層（Ｓｉ1-xＧｅxＯ2層１２のｘにゼロを代入）に変化し、Ｓｉ層１３表面にも表面酸化層１５（ＳｉＯ2層）が観察された（図１（ｄ））。しかし、ＳｉＯ2層と表面酸化層１５との間のＳｉ層１３であった領域は結晶性の良好な（結晶欠陥の極めて少ない）Ｓｉ層１３に保たれていた。
【００１４】
上記ＳＯＩ基板１０について、分光エリプソメトリにより表面酸化層１５、Ｓｉ層１３及びＳｉＯ2層の厚さを測定したところ、それぞれ０．５μｍ、０．１μｍ及び０．２７μｍであった。また分光エリプソメトリによりＳＯＩ基板１０の面内２１点測定を行ったところ、上記各層の厚さはほぼ均一であり、その誤差は１％程度であった。
また上記ＳＯＩ基板１０をセコエッチングした後にＨＦエッチングして、Ｓｉ層１３の結晶欠陥の分布を調べたところ、結晶欠陥の極めて少ない良好な結晶性を確認できた。Ｓｉ層１３の結晶性については、ＳＯＩ基板１０の断面の透過型電子顕微鏡（ＴＥＭ）による観察、及びＳＯＩ基板１０のＸ線トポグラフィによる測定で確認できた。
【００１５】
また表面酸化層１５を除去する前の状態でＳＯＩ基板１０の表面粗さを原子間力顕微鏡（ＡＦＭ）により観察した。一方、ＳｉＯ2層及びＳｉ層１３間の界面の粗さをＨＦエッチングにより表面酸化層１５を取り除き、ＫＯＨエッチングによりＳｉ層１３を取除いた後に、原子間力顕微鏡により観察した。この結果、ＳＯＩ基板１０の表面粗さ及びＳｉＯ2層及びＳｉ層１３間の界面の粗さはいずれも平滑であった。
またＳＯＩ基板１０の内部にＳｉＯ2層が形成されていることは、二次イオン質量分析法（ＳＩＭＳ：数ｋｅＶ〜２０ｋｅＶのエネルギを有する一次イオンで資料表面の微小点を衝撃し、表面物質をスパッタイオン化して、質量分析で分析する方法）による酸素の深さ分布測定により確認できた。更にオージェ電子分光法（ＡＥＳ：高エネルギの電子線を試料表面に放射することにより原子が励起されてオージェ電子を放出し、このオージェ電子のスペクトルを測定することにより試料表面近傍に存在する元素を分析する方法）／Ｘ線光電子分光法（ＥＳＣＡ：試料表面に特性Ｘ線を照射することにより光電子が励起され、この光電子を分析して試料表面の組成及び電子結合状態を調べる方法）による測定では、ＳｉＯ2層のストイキオメトリがＧｅを全く含まないＳｉＯ2のみの化学量論値であることを確認できた。
【００１６】
【発明の効果】
以上述べたように、本発明によれば、シリコン基板表面にＳｉ1-xＧｅxＯ2層を形成し、Ｓｉ1-xＧｅxＯ2層表面にＳｉ層を形成したので、Ｓｉ層及びＳｉ1-xＧｅxＯ2層の界面が平滑でＳｉ層の厚さが均一である良好なＳＯＩ基板となる。
またシリコン基板表面にＳｉ1-yＧｅy層をエピタキシャル成長させて堆積し、Ｓｉ1-yＧｅy層表面にＳｉ層をエピタキシャル成長させて堆積し、上記シリコン基板を熱酸化処理することによりＳｉ1-yＧｅy層を酸化してＳｉ1-xＧｅxＯ2層に変化させ、更にＳｉ1-yＧｅy層の堆積中に酸素ガスを導入することによりＳｉ1-yＧｅy層に酸素を含ませれば、従来の貼り合わせ法等と比較して、製造プロセスが単純であり、量産に適し、製造コストを低減することができる。またＳｉ1-yＧｅy層及びＳｉ層をＬＰＣＶＤ法等によりエピタキシャル成長させるため、均一に堆積できる。この結果、Ｓｉ層を精度良く制御できるとともに、Ｓｉ層及びＳｉ1-xＧｅxＯ2層の界面を平滑にすることができ、更に結晶性の良好な（結晶欠陥の極めて少ない）Ｓｉ層を形成することができる。また製造プロセスが単純であるため、ＳＯＩ基板内のパーティクルや金属汚染の管理を容易に行うことができる。更にＳｉ1-yＧｅy層に酸素を含んでいるため、Ｓｉ1-yＧｅy層が速やかに酸化されてＳｉ1-xＧｅxＯ2層になる。
【図面の簡単な説明】
【図１】本発明実施形態のＳＯＩ基板の製造手順を示す工程図。
【符号の説明】
１０ ＳＯＩ基板
１１ シリコン基板
１２ Ｓｉ1-xＧｅxＯ2層
１３ Ｓｉ層
１４ Ｓｉ1-yＧｅy層
１５ 表面酸化層（ＳｉＯ2層）
Claims (1)
- シリコン基板(11)表面にＳｉ1-yＧｅy層(14)（但し、０．０５≦ｙ≦０．７５）をエピタキシャル成長させて堆積する工程と、
前記Ｓｉ1-yＧｅy層(14)表面にＳｉ層(13)をエピタキシャル成長させて堆積する工程と、
前記Ｓｉ1-yＧｅy層(14)及び前記Ｓｉ層(13)を堆積した前記シリコン基板(11)を熱酸化処理することにより前記Ｓｉ1-yＧｅy層(14)を酸化してＳｉ1-xＧｅxＯ2層(12)（但し、０≦ｘ≦０．５）に変化させる工程と
を含むＳＯＩ基板の製造方法であって、
前記Ｓｉ1-yＧｅy層(14)の堆積中に酸素ガスを導入することにより前記Ｓｉ1-yＧｅy層(14)に酸素を含ませることを特徴とするＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000284568A JP4501263B2 (ja) | 2000-09-20 | 2000-09-20 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000284568A JP4501263B2 (ja) | 2000-09-20 | 2000-09-20 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002094034A JP2002094034A (ja) | 2002-03-29 |
| JP4501263B2 true JP4501263B2 (ja) | 2010-07-14 |
Family
ID=18768755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000284568A Expired - Fee Related JP4501263B2 (ja) | 2000-09-20 | 2000-09-20 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4501263B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100970551B1 (ko) * | 2003-02-10 | 2010-07-16 | 매그나칩 반도체 유한회사 | 에스오아이 웨이퍼의 제조방법 |
| JP2008258488A (ja) * | 2007-04-06 | 2008-10-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479372A (ja) * | 1990-07-23 | 1992-03-12 | Nissan Motor Co Ltd | 半導体基板の製造方法 |
| JPH07263538A (ja) * | 1994-03-23 | 1995-10-13 | Komatsu Electron Metals Co Ltd | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
-
2000
- 2000-09-20 JP JP2000284568A patent/JP4501263B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479372A (ja) * | 1990-07-23 | 1992-03-12 | Nissan Motor Co Ltd | 半導体基板の製造方法 |
| JPH07263538A (ja) * | 1994-03-23 | 1995-10-13 | Komatsu Electron Metals Co Ltd | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002094034A (ja) | 2002-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5490271B2 (ja) | 半導体ウェハ | |
| US11380576B2 (en) | Method of preparing an isolation region in a high resistivity silicon-on-insulator substrate | |
| EP0458991B1 (en) | Process for forming epitaxial film | |
| CA2051154C (en) | Method of producing electronic, electrooptical and optical components | |
| EP0828287A2 (en) | Improvements in or relating to semiconductors | |
| US7645486B2 (en) | Method of manufacturing a silicon dioxide layer | |
| KR101075513B1 (ko) | ｎ형 도전성 질화알루미늄 반도체 결정 및 그 제조 방법 | |
| US7736996B2 (en) | Method for damage avoidance in transferring an ultra-thin layer of crystalline material with high crystalline quality | |
| JP4732725B2 (ja) | 実質的に準安定なＳｉＧｅ層とその形成方法 | |
| JP2001148473A (ja) | 半導体装置及びその製造方法 | |
| JPH06216131A (ja) | 単結晶アルミニウムによるバイア・ホールの充填 | |
| EP4131337A1 (en) | Composite substrate and production method therefor | |
| US20120119332A1 (en) | Process for producing a semiconductor-on-sapphire article | |
| JPH0556851B2 (ja) | ||
| JP4501263B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5428023B2 (ja) | 化合物半導体基板、化合物半導体基板の製造方法及び半導体デバイス | |
| US20080128813A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| JP3273037B2 (ja) | ヘテロ構造半導体多層薄膜の製造方法 | |
| JP7487659B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| Sugawa et al. | Crystallization of Ge Thin Films on Sapphire (0001) by Thermal Annealing | |
| JP3352196B2 (ja) | 貼り合わせ基板の製造方法及び半導体基体の製造方法 | |
| Takagi et al. | Low Temperature Oxide and Nitride Film Depositions by Simultaneous Use of Ionized Cluster Beam Source and Microwave Ion Source | |
| JPH0672080B2 (ja) | Ｓｉ基板上のＧａＡｓエピタキシャル層の有機金属化学蒸着法によるデルタードーピング層形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |