JPH0387022A - 拡散層の形成方法 - Google Patents
拡散層の形成方法Info
- Publication number
- JPH0387022A JPH0387022A JP22607289A JP22607289A JPH0387022A JP H0387022 A JPH0387022 A JP H0387022A JP 22607289 A JP22607289 A JP 22607289A JP 22607289 A JP22607289 A JP 22607289A JP H0387022 A JPH0387022 A JP H0387022A
- Authority
- JP
- Japan
- Prior art keywords
- implanted
- layer
- ion
- boron
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- -1 silicon ions Chemical class 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 14
- 230000007547 defect Effects 0.000 abstract description 11
- 238000005468 ion implantation Methods 0.000 abstract description 9
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 7
- 239000011574 phosphorus Substances 0.000 abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は拡散層の形成方法に関し、特にシリコン基板表
面にイオン注入を用いて活性層を形成する方法に関する
。
面にイオン注入を用いて活性層を形成する方法に関する
。
ＭＯＳ型のシリコン素子を形成する場合、Ｎ−あるいは
Ｐ−基板の表面に不純物濃度が１０１６〜１０１７ａｒ
ｍ−’程度のウェル、を形成して活性領域とする。素子
が微細化するに従って問題となる短チャンネル効果を避
けるため、あるいは耐α線対策の面からウェルの不純物
濃度は上がる傾向にある。
Ｐ−基板の表面に不純物濃度が１０１６〜１０１７ａｒ
ｍ−’程度のウェル、を形成して活性領域とする。素子
が微細化するに従って問題となる短チャンネル効果を避
けるため、あるいは耐α線対策の面からウェルの不純物
濃度は上がる傾向にある。
ウェルの形成に際しては、制御性の点からイオン注入法
が用いられるが、ウェルの不純物濃度が上がるに従い注
入量も増加することになり、注入損傷の回復が問題とな
る。Ｎ型ウェルを形成しようとする場合にはリンを、ま
たＰ型のウェルを形成しようとする場合にはボロンをイ
オン注入し、次で熱処理により活性化および基板の注入
損傷の回復を行うことになる。
が用いられるが、ウェルの不純物濃度が上がるに従い注
入量も増加することになり、注入損傷の回復が問題とな
る。Ｎ型ウェルを形成しようとする場合にはリンを、ま
たＰ型のウェルを形成しようとする場合にはボロンをイ
オン注入し、次で熱処理により活性化および基板の注入
損傷の回復を行うことになる。
リンは比較的損傷の回復がスムーズといわれているが、
ボロンの場合には、ドーズ量が２×１０”Ｃ１１−”程
度を越えると回復処理を１２００”Ｃ程度の高温で行っ
ても、ウェル内に欠陥が残り、素子特性を劣化させる原
因となっていた。これはボロンイオンが軽く、シリコン
基板にあたえる損傷が小さいため、室温でのアニールが
無視できず、不均一な損傷層を形成するためと言われて
いる。
ボロンの場合には、ドーズ量が２×１０”Ｃ１１−”程
度を越えると回復処理を１２００”Ｃ程度の高温で行っ
ても、ウェル内に欠陥が残り、素子特性を劣化させる原
因となっていた。これはボロンイオンが軽く、シリコン
基板にあたえる損傷が小さいため、室温でのアニールが
無視できず、不均一な損傷層を形成するためと言われて
いる。
その解決策としてたとえば、ラデイエーションエフェク
ト（Ｒａｄｉａｔｉｏｎ Ｅｆｆｅｃｔ） 、第７巻、
１２９ページ（１９７１年）に記載されているように、
液体窒素温度でのイオン注入などを用いる方法などが挙
げられる。現状は、欠陥発生が問題となる注入量に近づ
きつつある段階であることから、注入条件やアニール条
件を工夫することによってなんとか避けている。液体窒
素温度でのイオン注入は温度の上げ下げによるスルーブ
ツトの低下、温度を下げることにより汚染物質の吸着（
ノックオン不純物の増加）などの問題があり、必ずしも
量産ラインに導入しやすいわけではないという問題点が
ある。とはいえ現状のまま注入量を増加させればウェル
内での欠陥発生が顕著となり素子の特性劣化、特にリー
ク電流の増加という問題に直面することになる。
ト（Ｒａｄｉａｔｉｏｎ Ｅｆｆｅｃｔ） 、第７巻、
１２９ページ（１９７１年）に記載されているように、
液体窒素温度でのイオン注入などを用いる方法などが挙
げられる。現状は、欠陥発生が問題となる注入量に近づ
きつつある段階であることから、注入条件やアニール条
件を工夫することによってなんとか避けている。液体窒
素温度でのイオン注入は温度の上げ下げによるスルーブ
ツトの低下、温度を下げることにより汚染物質の吸着（
ノックオン不純物の増加）などの問題があり、必ずしも
量産ラインに導入しやすいわけではないという問題点が
ある。とはいえ現状のまま注入量を増加させればウェル
内での欠陥発生が顕著となり素子の特性劣化、特にリー
ク電流の増加という問題に直面することになる。
本発明の拡散層形成方法は、シリコン基板に不純物のイ
オン注入を行ない注入層を形成した後、シリコンのイオ
ン注入を行い前記注入層を非晶質化し、次で熱処理を行
うものである。
オン注入を行ない注入層を形成した後、シリコンのイオ
ン注入を行い前記注入層を非晶質化し、次で熱処理を行
うものである。
次に本発明を実施例により説明する。
第１図は本発明の第１の実施例を説明するための半導体
チップ断面図である。
チップ断面図である。
まず第１図（ａ）に示すように、シリコン基板１の表面
に約２００人の熱酸化膜２を形成した後、７０ｋｅＶで
ボロンイオンを３ Ｘ １０１３ＣＩｆｉ−ｚ打込み、
ボロン注入Ｎ３を形成する。熱酸化膜は本発明にとって
の構成要件ではないが、一般にはイオン注入層の残留欠
陥を減少させるために有効であるといわれているもので
ある。室温の熱エネルギーによってアニールが起こるた
め、この状態でのボロン注入層には不均一に損傷領域が
形成されており、このまま高温アニールによって損傷を
回復しようとすると欠陥が残留するという結果になる。
に約２００人の熱酸化膜２を形成した後、７０ｋｅＶで
ボロンイオンを３ Ｘ １０１３ＣＩｆｉ−ｚ打込み、
ボロン注入Ｎ３を形成する。熱酸化膜は本発明にとって
の構成要件ではないが、一般にはイオン注入層の残留欠
陥を減少させるために有効であるといわれているもので
ある。室温の熱エネルギーによってアニールが起こるた
め、この状態でのボロン注入層には不均一に損傷領域が
形成されており、このまま高温アニールによって損傷を
回復しようとすると欠陥が残留するという結果になる。
次に第１図（ｂ）に示すように、１５０ ｋｅＶでシリ
コンイオンを２ Ｘ １０ ”ｃｍ−”打込み、ボロン
注入層全体を非晶質層４とする。シリコン注入を１５０
ｋｅＶで行った理由は、ボロンイオンの注入深さとほぼ
同じ深さにシリコンイオンを注入し、ボロン注入層３全
体を非晶質化するためである。
コンイオンを２ Ｘ １０ ”ｃｍ−”打込み、ボロン
注入層全体を非晶質層４とする。シリコン注入を１５０
ｋｅＶで行った理由は、ボロンイオンの注入深さとほぼ
同じ深さにシリコンイオンを注入し、ボロン注入層３全
体を非晶質化するためである。
シリコンのイオン注入をボロンのイオン注入前に行って
も、ある程度の効果は期待できるが、シリコンのイオン
注入を後から行う方が欠陥密度の減少には有効であった
。
も、ある程度の効果は期待できるが、シリコンのイオン
注入を後から行う方が欠陥密度の減少には有効であった
。
次に第１図（Ｃ）に示すように、非晶質層の結晶化とボ
ロンの押込を兼ねて、１２００℃程度の高温で熱処理す
ることによって無欠陥のＰ型ウェル５を形成することが
できた。
ロンの押込を兼ねて、１２００℃程度の高温で熱処理す
ることによって無欠陥のＰ型ウェル５を形成することが
できた。
なお、ボロンイオンの代わりにリンイオンを１００ｋｅ
Ｖで５ Ｘ １０ ”ｃｍ−２打込んだ後、１００ｋｅ
Ｖでシリコンイオンを２ Ｘ １０ ”ｃｍ−２打込み
、リン注入層全体を非晶質層とした後１２００℃程度の
高温で熱処理することによって無欠陥のＮ型ウェルを形
成することができた。リオンイオンはボロンより回復し
やすいため、ボロン注入によるＰ型ウェルの形成はど差
はなかったが、リンイオンの注入量を８ Ｘ １０ ”
ｃｍ−２程度まで増やした場合には本発明の有効性が顕
著になった。
Ｖで５ Ｘ １０ ”ｃｍ−２打込んだ後、１００ｋｅ
Ｖでシリコンイオンを２ Ｘ １０ ”ｃｍ−２打込み
、リン注入層全体を非晶質層とした後１２００℃程度の
高温で熱処理することによって無欠陥のＮ型ウェルを形
成することができた。リオンイオンはボロンより回復し
やすいため、ボロン注入によるＰ型ウェルの形成はど差
はなかったが、リンイオンの注入量を８ Ｘ １０ ”
ｃｍ−２程度まで増やした場合には本発明の有効性が顕
著になった。
第２図は本発明の第２の実施例を説明するための半導体
チップの断面図である。水弟２の実施例はウェルの形成
ではなく、分離領域下のチャネルストッパ形成に応用し
たものである。
チップの断面図である。水弟２の実施例はウェルの形成
ではなく、分離領域下のチャネルストッパ形成に応用し
たものである。
まず第２図（ａ）に示すように、シリコン基板６の上に
熱酸化膜７と窒化シリコン膜８を形成し、シリコン窒化
膜に開口部９を設け、その開口部にボロンイオンを７０
ｋｅＶで３ Ｘ １０ ”ｃｍ−２注入する。次でシリ
コンイオンを１５０ｋｅＶで２×１０１０１５Ｃ”イオ
ン注入する。
熱酸化膜７と窒化シリコン膜８を形成し、シリコン窒化
膜に開口部９を設け、その開口部にボロンイオンを７０
ｋｅＶで３ Ｘ １０ ”ｃｍ−２注入する。次でシリ
コンイオンを１５０ｋｅＶで２×１０１０１５Ｃ”イオ
ン注入する。
次に第２図（ｂ）に示すように、熱酸化によって開口部
だけに酸化膜１０（部分酸化〉を形成する０本第２の実
施例は第１の実施例とは異なり、厚い酸化膜の形成が必
要であるが、酸化の場合には非酸化性雰囲気での熱処理
より欠陥が発生しやすく、そのため３ Ｘ １０ ”ｃ
ｍ−２程度でも非晶質化することの効果が顕著であった
。
だけに酸化膜１０（部分酸化〉を形成する０本第２の実
施例は第１の実施例とは異なり、厚い酸化膜の形成が必
要であるが、酸化の場合には非酸化性雰囲気での熱処理
より欠陥が発生しやすく、そのため３ Ｘ １０ ”ｃ
ｍ−２程度でも非晶質化することの効果が顕著であった
。
以上述べたように本発明によれば、ウェル形成など欠陥
が完全にない状態までイオン注入層を回復させる必要が
ある場合に、不純物の注入だけではなくその徐にシリコ
ンイオンを注入しその注入領域を非晶質化することによ
り、イオン注入損傷の回復をスムーズに行わせることが
でき、その結果として残留欠陥の非常に少ない不純物注
入層を形成することができるという効果がある。
が完全にない状態までイオン注入層を回復させる必要が
ある場合に、不純物の注入だけではなくその徐にシリコ
ンイオンを注入しその注入領域を非晶質化することによ
り、イオン注入損傷の回復をスムーズに行わせることが
でき、その結果として残留欠陥の非常に少ない不純物注
入層を形成することができるという効果がある。
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図である。 １．６・・・シリコン基板、２，７．１０・・・熱酸化
膜、３・・・ボロン注入層、４・・・非晶質層、５・・
・Ｐ型ウェル、８・・・窒化シリコン膜、９・・・開口
部。
明するための半導体チップの断面図である。 １．６・・・シリコン基板、２，７．１０・・・熱酸化
膜、３・・・ボロン注入層、４・・・非晶質層、５・・
・Ｐ型ウェル、８・・・窒化シリコン膜、９・・・開口
部。
Claims (1)
- シリコン基板に不純物のイオン注入を行ない注入層を形
成した後、シリコンのイオン注入を行い前記注入層を非
晶質化し、次で熱処理を行うことを特徴とする拡散層の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22607289A JPH0387022A (ja) | 1989-08-30 | 1989-08-30 | 拡散層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22607289A JPH0387022A (ja) | 1989-08-30 | 1989-08-30 | 拡散層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0387022A true JPH0387022A (ja) | 1991-04-11 |
Family
ID=16839373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22607289A Pending JPH0387022A (ja) | 1989-08-30 | 1989-08-30 | 拡散層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0387022A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5238229A (en) * | 1991-03-28 | 1993-08-24 | Nisshin Steel Co., Ltd. | Burner for generating soot and furnace to deposit soot by using the same |
| JPH05283355A (ja) * | 1992-04-03 | 1993-10-29 | Sharp Corp | 半導体装置の製造方法 |
| US6051460A (en) * | 1997-11-12 | 2000-04-18 | Advanced Micro Devices, Inc. | Preventing boron penetration through thin gate oxide of P-channel devices by doping polygate with silicon |
-
1989
- 1989-08-30 JP JP22607289A patent/JPH0387022A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5238229A (en) * | 1991-03-28 | 1993-08-24 | Nisshin Steel Co., Ltd. | Burner for generating soot and furnace to deposit soot by using the same |
| JPH05283355A (ja) * | 1992-04-03 | 1993-10-29 | Sharp Corp | 半導体装置の製造方法 |
| US6051460A (en) * | 1997-11-12 | 2000-04-18 | Advanced Micro Devices, Inc. | Preventing boron penetration through thin gate oxide of P-channel devices by doping polygate with silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752799B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| JPH10256261A (ja) | 半導体装置の製造方法 | |
| JPH0220019A (ja) | 浅い接合の形成方法 | |
| JP2003086791A (ja) | 半導体装置の製造方法 | |
| JP3165051B2 (ja) | 半導体素子のウェル形成方法 | |
| JPH0387022A (ja) | 拡散層の形成方法 | |
| KR100429556B1 (ko) | 채널 특성을 개선시킨 반도체소자의 제조 방법 | |
| JPH0526343B2 (ja) | ||
| JP2527545B2 (ja) | 半導体装置の製造方法 | |
| JPH03201535A (ja) | 半導体装置とその製造方法 | |
| JP2803925B2 (ja) | 半導体装置の製造方法 | |
| JPH0368134A (ja) | 半導体装置の製造方法 | |
| KR960012288A (ko) | 반도체 소자 제조용 웨이퍼 및 그 제작방법 | |
| JPS59175721A (ja) | 半導体装置の製造方法 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JPH02105410A (ja) | 半導体装置の製造方法 | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| KR19990085617A (ko) | 반도체 장치의 제조 방법 | |
| KR960005557B1 (ko) | 이단계 열처리에 의한 고농도 피형 접합 형성방법 | |
| JPH03155136A (ja) | ゲッタリング方法 | |
| JPH03138927A (ja) | 半導体装置の製造方法 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 | |
| JPH0479216A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH06204419A (ja) | 半導体装置の製造方法 |