KR960005557B1 - 이단계 열처리에 의한 고농도 피형 접합 형성방법 - Google Patents
이단계 열처리에 의한 고농도 피형 접합 형성방법 Download PDFInfo
- Publication number
- KR960005557B1 KR960005557B1 KR1019930007495A KR930007495A KR960005557B1 KR 960005557 B1 KR960005557 B1 KR 960005557B1 KR 1019930007495 A KR1019930007495 A KR 1019930007495A KR 930007495 A KR930007495 A KR 930007495A KR 960005557 B1 KR960005557 B1 KR 960005557B1
- Authority
- KR
- South Korea
- Prior art keywords
- junction
- heat treatment
- high density
- forming
- treatment
- Prior art date
Links
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명의 일 실시예에 따른 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 소자 분리 산화막
3 : P+접합 4 : 절연막
5 : 금속막
본 발명은 이단계 열처리함으로써 누설전류를 방지하는 이단계 열처리에 의한 고농도 파형(P+) 접합 형성방법에 관한 것이다.
종래의 P+접합 형성 기술은 P형 불순물을 이온 주입한 다음 850℃이상의 고온에서 열처리하는, 일단계 열처리를 통하여 형성하는 방법이다.
그러나, 상기 종래방법은 공핍층 내에 크기가 크고 밀도가 높은 결함이 남아 있게 되어 역방향 전압인가시 결함이 발생하게 되고 재결합의 근원지로 작용하여 누설 전류가 증가하는 문제점이 따랐다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 결핍층 내에 형성되는 이온주입에 의한 결함이 크기와 밀도를 작게하여 누설전류를 감소시키는 이 단계 열처리에 의한 고농도 피형 접합 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, N형 기판에 P형 불순물을 주입하는 제 1 단계, 500 내지 600℃에서 상기 P형 불순물을 열처리하는 제 2 단계, 800 내지 900℃의 고온에서 열처리하여 P형 불순물을 활성화시켜 P+N접합을 형성하는 제 3 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면 제 1 도 내지 제 3 도를 참조하여 본 발명에 따른 일실시예를 상술한다.
제 1 도는 실리콘기판(1)상에 소자 분리 산화막(2)을 형성한 후 선택식각하여 P형 불순물인 BF2 +이온을 주입량 3.0×1015/cm2, 주입에너지 30KeV로 이온주입한 단면도이다.
제 2 도는 상기 이온주입후 온도 500 내지 600℃에서 50 내지 70분간 일단계 열처리한 다음, 다시 800 내지 900℃에서 80 내지 100분간 열처리하는 이단계를 거쳐 P형 불순물을 형성화시켜 P+접합(3)을 형성한 다음 층간 절연막으로 산화막(4)을 증착한 단면도이다.
제 3 도는 선택식각하여 N형 실리콘기판(1)과 P+접합(3)에 있는 절연삭(4)을 제거한 후 금속을 증착하여 P+N 다이오드를 형성한 단면도이다.
그리고, 본 발명 따른 P+N의 누설전류량을 [표 1]에 도시하였다.
[표 1]
누설전류 밀도(단위 : A/cm1)
상기와 같이 이루어지는 본 발명은 결핍증 내에 형성되는 이온주입에 의한 결함의 크기와 밀도를 작게하여 누설전류 감소를 가져오는 효과가 있다.
Claims (3)
- 이단계 열처리에 의한 고농도 피형(P+) 접합 형성방법에 있어서, N형 기판에 P형 불순물을 주입하는 제 1 단계, 500 내지 600℃에서 상기 P형 불순물을 열처리하는 제 2 단계, 800 내지 900℃의 고온에서 열처리하여 P형 불순물을 활성화시켜 P+N접합을 형성하는 제 3 단계를 포함하여 이루어진 것을 특징으로 하는 이단계 열처리에 의한 고농도 피형 접합 형성방법.
- 제 1 항에 있어서, 상기 제 1 단계의 주입 불순물은 주입량 3.0*1015/cm2, 주입에너지 30KeV의 BF2 +이온임을 특징으로 하는 이단계 열처리에 의한 고농도 피령 접합 형성방법.
- 제 1 항에 있어서, 상기 제 2 단계의 열처리는 50 내지 70분, 제 3 단계의 열처리는 80 내지 100분간 열처리하는 것을 특징으로 하는 이단계 열처리에 의한 고농도 피령 접합 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930007495A KR960005557B1 (ko) | 1993-04-30 | 1993-04-30 | 이단계 열처리에 의한 고농도 피형 접합 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930007495A KR960005557B1 (ko) | 1993-04-30 | 1993-04-30 | 이단계 열처리에 의한 고농도 피형 접합 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960005557B1 true KR960005557B1 (ko) | 1996-04-26 |
Family
ID=19354800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930007495A KR960005557B1 (ko) | 1993-04-30 | 1993-04-30 | 이단계 열처리에 의한 고농도 피형 접합 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960005557B1 (ko) |
-
1993
- 1993-04-30 KR KR1019930007495A patent/KR960005557B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| US4452645A (en) | Method of making emitter regions by implantation through a non-monocrystalline layer | |
| CA1124408A (en) | Method of producing a metal-semiconductor field-effect transistor | |
| KR970053087A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR960005557B1 (ko) | 이단계 열처리에 의한 고농도 피형 접합 형성방법 | |
| JPH0351309B2 (ko) | ||
| JP2808945B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| JPH0472771A (ja) | Ｍｏｓｆｅｔ | |
| JPH0387022A (ja) | 拡散層の形成方法 | |
| JPS63226072A (ja) | 半導体装置の製造方法 | |
| KR100215907B1 (ko) | 제너다이오드제조방법 | |
| JPH04196488A (ja) | 半導体装置の製造方法 | |
| KR930010826B1 (ko) | 바이폴라 소자의 제조방법 | |
| KR940002779B1 (ko) | 고압 반도체 소자의 제조방법 | |
| KR0151122B1 (ko) | 바이폴라소자의 제조방법 | |
| JPS63117459A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| KR0184056B1 (ko) | 에스오아이 웨이퍼 제조방법 | |
| JPS54149477A (en) | Production of junction type field effect semiconductor device | |
| JPH01211960A (ja) | 相補型半導体装置 | |
| JPS54102980A (en) | Mos-type semiconductor device and its manufacture | |
| KR960006702B1 (ko) | 반도체 소자의 콘택 저항 감소방법 | |
| JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JPH01192131A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080320 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |