KR100215907B1 - 제너다이오드제조방법 - Google Patents
제너다이오드제조방법 Download PDFInfo
- Publication number
- KR100215907B1 KR100215907B1 KR1019910008226A KR910008226A KR100215907B1 KR 100215907 B1 KR100215907 B1 KR 100215907B1 KR 1019910008226 A KR1019910008226 A KR 1019910008226A KR 910008226 A KR910008226 A KR 910008226A KR 100215907 B1 KR100215907 B1 KR 100215907B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- oxide film
- region
- zener
- pattern
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract description 9
- 239000012298 atmosphere Substances 0.000 claims abstract description 8
- 229910001873 dinitrogen Inorganic materials 0.000 claims abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052796 boron Inorganic materials 0.000 claims abstract description 5
- 230000007547 defect Effects 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052810 boron oxide Inorganic materials 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
결함을 방지하기 위해 열처리공정을 이용한 제너다이오드 제조방법에 관한 것으로, 그 제조방법은 n형 반도체기판상에 배리어산화막을 성장시키고 제너영역이 노출되도록 마스크 패턴을 형성하는 공정과, 상기 마스크 패턴을 마스크로 노출된 제너영역에 붕소를 이온주입하는 공정과, 상기 마스크 패턴과 상기 배리어산화막을 제거하는 공정과, 필드영역을 제외한 상기 반도체기판상에 질화막 패턴을 형성하는 공정과, 질소가스 분위기하에서 상기 반도체기판을 열처리하는 공정과, 상기 필드영역에 필드산화막을 성장시킨 후 남아 있는 상기 질화막 패턴을 제거하는 공정으로 이루어짐을 특징으로 한다.
Description
제 1 도 (a) 내지 (e)는 본 발명에 따른 열처리 공정을 이용한 제너다이오드 제조를 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
1 : n형 반도체기판 2 : 배리어산화막
3 : 포토레지스트 4 : 질화막
5 : 필드산화막
본 발명은 제너다이오드에 관한 것으로, 특히 결함을 방지하기 위해 열처리 공정을 이용한 제너다이오드 제조방법에 대한 것이다.
제너다이오드는 반도체 내에 생긴 강한 전계의 영향을 받아 가전자가 터널효과로 전도대로 이동하는 확률이 높아져 나타나는 전류의 증대현상인 제너효과를 이용하는 것이다.
종래기술에 의한 제너다이오드는 반도체기판 표면에 배리어산화막을 형성한 후에 반도체기판 표면에 불순물 이온을 주입한 후에 필드영역에 열처리공정으로 필드산화막을 형성하는 것으로써, 열처리공정으로 필드산화막 형성시에 배리어산화막이 반도체기판 표면으로 들어가서 결정결함이 발생하거나 불순물이온이 결정화되어서 반도체기판 표면으로 결함이 올라오게 된다. 이와 같은 반도체기판의 표면 결함을 통해서 전하가 이동되어 누설전류가 발생되어 정격전압이 출력되지 못하는 문제가 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 필드산화막의 형성전에 질소가스 분위기에서 열처리를 실시하여 결정결함에 의한 문제를 방지할 수 있는 제너다이오드 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명 제너다이오드 제조방법은 n형 반도체기판상에 배리어산화막을 성장시키고 제너영역이 노출되도록 마스크 패턴을 형성하는 공정과, 상기 마스크 패턴을 마스크로 노출된 제너영역에 붕소를 이온주입하는 공정과, 상기 마스크 패턴과 상기 배리어산화막을 제거하는 공정과, 필드영역을 제외한 상기 반도체 기판상에 질화막 패턴을 형성하는 공정과, 질소가스 분위기하에서 상기 반도체기판을 열처리하는 공정과, 상기 필드영역에 필드산화막을 성장시킨 후 남아 있는 상기 질화막 패턴을 제거하는 공정으로 이루어짐을 특징으로 한다.
이하, 본 발명을 첨부도면에 의하여 상세히 설명한다.
제 1 도 (a) 내지 (e)는 본 발명에 따른 열처리 공정을 이용한 제너다이오드 제조를 설명하기 위한 공정단면도로써, 우선 제 1 도 (a), (b)에 도시한 바와 같이 n형 반도체기판(1)상에 배리어(Barrier)산화막(2)을 400Å정도 성장시키고 포토레지스트(3)를 이용하여 제너다이오드 형성영역에 p-형 정션을 위한 붕소를 100kev 정도의 에너지, 5E14정도의 도즈량으로 이온주입한 후, 제 1 도 (c)와 같이 포토레지스트(3)를 제거하고 1600Å정도의 질화막(4)을 도포한 다음 필드영역으로 제한하여 질화막(4)을 제거한다.
그 후, 제 1 도 (d)에 도시한 바와 같이 700℃의 질소가스 분위기하에서 1시간 이상 열처리하고 계속해서 970℃의 질소가스 분위기하에서 30분 이상 열처리 한다. 이후에 970℃에서 필드산화막(5)을 성장시킨 다음, 제 1 도 (e)와 같이 남아있는 질화막(4)을 제거하면 본 발명에 따라 제너영역에 결함이 형성되지 않는 제너다이오드를 얻을 수 있게 된다.
여기서 붕소를 주입한 후 필드산화막(5)을 형성하기 전의 단계에서 다른 원소와 결합하지 않는 불활성가스인 질소 분위기에서 반도체기판(1)을 열처리하면 반도체기판(1)표면내에 질소가 주입되어서 반도체기판(1)의 표면으로 산소원자가 들어가서 결정결함이 발생하는 것도 방지할 수 있고, 필드산화막(5)을 형성하기 위한 열처리공정에 의해 이미 주입된 붕소가 결정화되어서 반도체기판(1)표면으로 결함이 올라오는 것을 막아주게 된다.
이상 설명한 바와 같이 본 발명에 따른면 필드산화막을 형성하기 전에 질소가스 분위기에서 반도체기판을 먼저 열처리하면 제너영역의 결함형성에 의해 누설전류가 발생하는 것을 방지해서 정격전압이 출력되도록 할 수 있다.
Claims (2)
- n형 반도체기판상에 배리어산화막을 성장시키고 제너영역이 노출되도록 마스크 패턴을 형성하는 공정과, 상기 마스크 패턴을 마스크로 노출된 제너영역에 붕소를 이온주입하는 공정과, 상기 마스크 패턴과 상기 배리어산화막을 제거하는 공정과, 필드영역을 제외한 상기 반도체기판상에 질화막 패턴을 형성하는 공정과, 질소가스 분위기하에서 상기 반도체기판을 열처리하는 공정과, 상기 필드영역에 필드산화막을 성장시킨 후 남아 았는 상기 질화막 패턴을 제거하는 공정으로 이루어짐을 특징으로 하는 제너다이오드 제조방법.
- 제 1 항에 있어서, 상기 질소가스 분위기하에서의 열처리는 700℃에서 1시간 이상 실시하고 계속해서 970℃에서 30분 이상 실시함을 특징으로 하는 제너다이오드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910008226A KR100215907B1 (ko) | 1991-05-22 | 1991-05-22 | 제너다이오드제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910008226A KR100215907B1 (ko) | 1991-05-22 | 1991-05-22 | 제너다이오드제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920022570A KR920022570A (ko) | 1992-12-19 |
| KR100215907B1 true KR100215907B1 (ko) | 1999-08-16 |
Family
ID=19314718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910008226A KR100215907B1 (ko) | 1991-05-22 | 1991-05-22 | 제너다이오드제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100215907B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100249183B1 (ko) * | 1997-06-09 | 2000-03-15 | 김영환 | 격리막 형성 방법 |
-
1991
- 1991-05-22 KR KR1019910008226A patent/KR100215907B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920022570A (ko) | 1992-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0697665B2 (ja) | 集積回路構成体の製造方法 | |
| US5391903A (en) | Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits | |
| CN111009464B (zh) | 一种SiC功率器件芯片栅氧化层的制造方法及功率器件 | |
| KR100189739B1 (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| JPS63244776A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| EP0053683A1 (en) | Method of making integrated circuit IGFET devices | |
| KR100215907B1 (ko) | 제너다이오드제조방법 | |
| KR100278495B1 (ko) | 접합누설이 적은 저 스트레스 광다이오드 및 그의 형성방법 | |
| KR100231594B1 (ko) | 반도체 소자의 웰 형성방법 | |
| KR100328455B1 (ko) | 반도체소자의제조방법 | |
| KR100358067B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JPS5856417A (ja) | 半導体装置の製造方法 | |
| JPS6392030A (ja) | 半導体装置の製造方法 | |
| CA1131797A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| KR100251989B1 (ko) | 반도체 소자 제조방법 | |
| JPS582449B2 (ja) | 少数キヤリヤ拡散長の制御方法 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| US4003759A (en) | Ion implantation of gold in mercury cadmium telluride | |
| KR100322889B1 (ko) | 반도체장치의 제조방법 | |
| KR100319873B1 (ko) | 고농도이온주입층의저온활성화방법 | |
| KR0124650B1 (ko) | 반도체소자 제조방법 | |
| KR100270073B1 (ko) | 저누설전류특성을 갖는 실리콘기판에의 얕은 접합층 형성방법 | |
| KR0184056B1 (ko) | 에스오아이 웨이퍼 제조방법 | |
| KR960005557B1 (ko) | 이단계 열처리에 의한 고농도 피형 접합 형성방법 | |
| KR100237757B1 (ko) | 반도체 장치의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |