KR100215907B1 - 제너다이오드제조방법 - Google Patents

제너다이오드제조방법 Download PDF

Info

Publication number
KR100215907B1
KR100215907B1 KR1019910008226A KR910008226A KR100215907B1 KR 100215907 B1 KR100215907 B1 KR 100215907B1 KR 1019910008226 A KR1019910008226 A KR 1019910008226A KR 910008226 A KR910008226 A KR 910008226A KR 100215907 B1 KR100215907 B1 KR 100215907B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
oxide film
region
zener
pattern
Prior art date
Application number
KR1019910008226A
Other languages
English (en)
Other versions
KR920022570A (ko
Inventor
손문익
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019910008226A priority Critical patent/KR100215907B1/ko
Publication of KR920022570A publication Critical patent/KR920022570A/ko
Application granted granted Critical
Publication of KR100215907B1 publication Critical patent/KR100215907B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H10D8/022—Manufacture or treatment of breakdown diodes of Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

결함을 방지하기 위해 열처리공정을 이용한 제너다이오드 제조방법에 관한 것으로, 그 제조방법은 n형 반도체기판상에 배리어산화막을 성장시키고 제너영역이 노출되도록 마스크 패턴을 형성하는 공정과, 상기 마스크 패턴을 마스크로 노출된 제너영역에 붕소를 이온주입하는 공정과, 상기 마스크 패턴과 상기 배리어산화막을 제거하는 공정과, 필드영역을 제외한 상기 반도체기판상에 질화막 패턴을 형성하는 공정과, 질소가스 분위기하에서 상기 반도체기판을 열처리하는 공정과, 상기 필드영역에 필드산화막을 성장시킨 후 남아 있는 상기 질화막 패턴을 제거하는 공정으로 이루어짐을 특징으로 한다.

Description

제너다이오드 제조방법
제 1 도 (a) 내지 (e)는 본 발명에 따른 열처리 공정을 이용한 제너다이오드 제조를 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
1 : n형 반도체기판 2 : 배리어산화막
3 : 포토레지스트 4 : 질화막
5 : 필드산화막
본 발명은 제너다이오드에 관한 것으로, 특히 결함을 방지하기 위해 열처리 공정을 이용한 제너다이오드 제조방법에 대한 것이다.
제너다이오드는 반도체 내에 생긴 강한 전계의 영향을 받아 가전자가 터널효과로 전도대로 이동하는 확률이 높아져 나타나는 전류의 증대현상인 제너효과를 이용하는 것이다.
종래기술에 의한 제너다이오드는 반도체기판 표면에 배리어산화막을 형성한 후에 반도체기판 표면에 불순물 이온을 주입한 후에 필드영역에 열처리공정으로 필드산화막을 형성하는 것으로써, 열처리공정으로 필드산화막 형성시에 배리어산화막이 반도체기판 표면으로 들어가서 결정결함이 발생하거나 불순물이온이 결정화되어서 반도체기판 표면으로 결함이 올라오게 된다. 이와 같은 반도체기판의 표면 결함을 통해서 전하가 이동되어 누설전류가 발생되어 정격전압이 출력되지 못하는 문제가 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 필드산화막의 형성전에 질소가스 분위기에서 열처리를 실시하여 결정결함에 의한 문제를 방지할 수 있는 제너다이오드 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명 제너다이오드 제조방법은 n형 반도체기판상에 배리어산화막을 성장시키고 제너영역이 노출되도록 마스크 패턴을 형성하는 공정과, 상기 마스크 패턴을 마스크로 노출된 제너영역에 붕소를 이온주입하는 공정과, 상기 마스크 패턴과 상기 배리어산화막을 제거하는 공정과, 필드영역을 제외한 상기 반도체 기판상에 질화막 패턴을 형성하는 공정과, 질소가스 분위기하에서 상기 반도체기판을 열처리하는 공정과, 상기 필드영역에 필드산화막을 성장시킨 후 남아 있는 상기 질화막 패턴을 제거하는 공정으로 이루어짐을 특징으로 한다.
이하, 본 발명을 첨부도면에 의하여 상세히 설명한다.
제 1 도 (a) 내지 (e)는 본 발명에 따른 열처리 공정을 이용한 제너다이오드 제조를 설명하기 위한 공정단면도로써, 우선 제 1 도 (a), (b)에 도시한 바와 같이 n형 반도체기판(1)상에 배리어(Barrier)산화막(2)을 400Å정도 성장시키고 포토레지스트(3)를 이용하여 제너다이오드 형성영역에 p-형 정션을 위한 붕소를 100kev 정도의 에너지, 5E14정도의 도즈량으로 이온주입한 후, 제 1 도 (c)와 같이 포토레지스트(3)를 제거하고 1600Å정도의 질화막(4)을 도포한 다음 필드영역으로 제한하여 질화막(4)을 제거한다.
그 후, 제 1 도 (d)에 도시한 바와 같이 700℃의 질소가스 분위기하에서 1시간 이상 열처리하고 계속해서 970℃의 질소가스 분위기하에서 30분 이상 열처리 한다. 이후에 970℃에서 필드산화막(5)을 성장시킨 다음, 제 1 도 (e)와 같이 남아있는 질화막(4)을 제거하면 본 발명에 따라 제너영역에 결함이 형성되지 않는 제너다이오드를 얻을 수 있게 된다.
여기서 붕소를 주입한 후 필드산화막(5)을 형성하기 전의 단계에서 다른 원소와 결합하지 않는 불활성가스인 질소 분위기에서 반도체기판(1)을 열처리하면 반도체기판(1)표면내에 질소가 주입되어서 반도체기판(1)의 표면으로 산소원자가 들어가서 결정결함이 발생하는 것도 방지할 수 있고, 필드산화막(5)을 형성하기 위한 열처리공정에 의해 이미 주입된 붕소가 결정화되어서 반도체기판(1)표면으로 결함이 올라오는 것을 막아주게 된다.
이상 설명한 바와 같이 본 발명에 따른면 필드산화막을 형성하기 전에 질소가스 분위기에서 반도체기판을 먼저 열처리하면 제너영역의 결함형성에 의해 누설전류가 발생하는 것을 방지해서 정격전압이 출력되도록 할 수 있다.

Claims (2)

  1. n형 반도체기판상에 배리어산화막을 성장시키고 제너영역이 노출되도록 마스크 패턴을 형성하는 공정과, 상기 마스크 패턴을 마스크로 노출된 제너영역에 붕소를 이온주입하는 공정과, 상기 마스크 패턴과 상기 배리어산화막을 제거하는 공정과, 필드영역을 제외한 상기 반도체기판상에 질화막 패턴을 형성하는 공정과, 질소가스 분위기하에서 상기 반도체기판을 열처리하는 공정과, 상기 필드영역에 필드산화막을 성장시킨 후 남아 았는 상기 질화막 패턴을 제거하는 공정으로 이루어짐을 특징으로 하는 제너다이오드 제조방법.
  2. 제 1 항에 있어서, 상기 질소가스 분위기하에서의 열처리는 700℃에서 1시간 이상 실시하고 계속해서 970℃에서 30분 이상 실시함을 특징으로 하는 제너다이오드 제조방법.
KR1019910008226A 1991-05-22 1991-05-22 제너다이오드제조방법 KR100215907B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910008226A KR100215907B1 (ko) 1991-05-22 1991-05-22 제너다이오드제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910008226A KR100215907B1 (ko) 1991-05-22 1991-05-22 제너다이오드제조방법

Publications (2)

Publication Number Publication Date
KR920022570A KR920022570A (ko) 1992-12-19
KR100215907B1 true KR100215907B1 (ko) 1999-08-16

Family

ID=19314718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008226A KR100215907B1 (ko) 1991-05-22 1991-05-22 제너다이오드제조방법

Country Status (1)

Country Link
KR (1) KR100215907B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249183B1 (ko) * 1997-06-09 2000-03-15 김영환 격리막 형성 방법

Also Published As

Publication number Publication date
KR920022570A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
JPH0697665B2 (ja) 集積回路構成体の製造方法
US5391903A (en) Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits
KR100189739B1 (ko) 반도체 기판에 삼중웰을 형성하는 방법
JPS63244776A (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
EP0053683A1 (en) Method of making integrated circuit IGFET devices
EP0151585A4 (en) SEMICONDUCTOR DEVICE WITH SHALLOW JUNCTION.
CN111009464A (zh) 一种SiC功率器件芯片栅氧化层的制造方法及功率器件
KR100215907B1 (ko) 제너다이오드제조방법
KR100278495B1 (ko) 접합누설이 적은 저 스트레스 광다이오드 및 그의 형성방법
KR100231594B1 (ko) 반도체 소자의 웰 형성방법
KR100328455B1 (ko) 반도체소자의제조방법
JPS5856417A (ja) 半導体装置の製造方法
JPS6392030A (ja) 半導体装置の製造方法
CA1131797A (en) Fabrication of a semiconductor device in a simulated epitaxial layer
JPS582449B2 (ja) 少数キヤリヤ拡散長の制御方法
JPH0434942A (ja) 半導体装置の製造方法
KR20010061412A (ko) 플래쉬 메모리 소자의 제조방법
KR100251989B1 (ko) 반도체 소자 제조방법
JP2629615B2 (ja) 半導体装置の製造方法
US4003759A (en) Ion implantation of gold in mercury cadmium telluride
KR100322889B1 (ko) 반도체장치의 제조방법
KR100319873B1 (ko) 고농도이온주입층의저온활성화방법
KR0184056B1 (ko) 에스오아이 웨이퍼 제조방법
KR0132002B1 (ko) 사이목스(simox) 웨이퍼의 제작방법
JPS63273317A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910522

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960409

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19910522

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19981231

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990415

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990526

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990527

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020417

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030417

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20050422

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070410