KR100278495B1 - 접합누설이 적은 저 스트레스 광다이오드 및 그의 형성방법 - Google Patents

접합누설이 적은 저 스트레스 광다이오드 및 그의 형성방법 Download PDF

Info

Publication number
KR100278495B1
KR100278495B1 KR1019970006752A KR19970006752A KR100278495B1 KR 100278495 B1 KR100278495 B1 KR 100278495B1 KR 1019970006752 A KR1019970006752 A KR 1019970006752A KR 19970006752 A KR19970006752 A KR 19970006752A KR 100278495 B1 KR100278495 B1 KR 100278495B1
Authority
KR
South Korea
Prior art keywords
photodiode
region
substrate
stress
present
Prior art date
Application number
KR1019970006752A
Other languages
English (en)
Other versions
KR970067916A (ko
Inventor
리챠드 빌링스 메릴
Original Assignee
네드위치 리차드
포베온, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네드위치 리차드, 포베온, 인크. filed Critical 네드위치 리차드
Publication of KR970067916A publication Critical patent/KR970067916A/ko
Application granted granted Critical
Publication of KR100278495B1 publication Critical patent/KR100278495B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

실리콘의 국부 산화(LOCOS)에 의한 필드 산화물 영역의 형성동안 광다이오드의 실리콘 격자상에 놓여진 스트레스는, 본 발명에서 폴리실리콘의 음전하층을 사용하여 제거되어 광다이오드의 주입된 n+ 영역을 인접한 광다이오드의 주입 영역 또는 다른 장치와 격리시킨다. 더욱이, 본 발명에서, 인(phosphorous)으로 광다이오드의 n+ 영역을 형성하고, n+ 영역이 얇게 도핑되도록 사용량을 적게함으로써 스트레스는 더욱 감소된다.

Description

접합 누설이 적은 저 스트레스 광다이오드 및 그의 형성방법
본 발명은 광다이오드에 관한 것으로, 좀더 상세하게는 접합 누설이 감소된 저 스트레스 광다이오드에 관한 것이다.
종래 이미징 회로는 광 에너지의 픽셀을 광에너지의 강도를 나타내는 전하로 변환하기 위하여 광다이오드에 의존한다. 일반적으로, 광에너지는 광흡수율에 비례하여 전하를 변화시킨다.
제1도는 종래 광다이오드(10)를 도시한 단면도이다. 제1도에 도시된 바와 같이, 광다이오드(10)는 n+ 영역(14)을 인접한 n+ 및 p+ 영역과 격리시키는 필드 산화물 영역(FOX)과 함께, p형 기판(12)에 형성되는 n+ 영역(14)을 포함한다.
동작시, n+ 영역(14)은 p형 기판(12)에 대하여 처음에 역-바이어스되며, 이후 플로우트(float)된다. 이러한 상태에서, 광자의 형태인 광에너지는 광다이오드(10)를 때려, n+ 영역(14)과 하층의 p형 기판(12)에 다수의 전자-홀 쌍을 발생시킨다.
n+ 영역(14)에 형성된 홀을 p-n 접합으로 확산하여, 전기장의 영향으로, p형 기판(12)으로 몰리게 된다. 이와 유사하게, p형 기판(12)에 형성된 전자는 p-n 접합으로 확산하여, n+ 영역(14)로 몰리게 된다.
따라서, n+ 영역(14)에서 광에 의해 생성된 각각의 전자들이 추가되어, n+ 영역(14) 상의 전압은 그에 비례하여 감소된다. (기판(12)의 두께뿐만 아니라 접합의 깊이는 광에 의해 생성된 전자-홀 쌍들의 재결합을 제한하도록 설계된다.) 결과적으로, 광다이오드(10)는 광흡수율에 비례하여 n+ 영역(14) 상의 전압을 감소시킨다.
그러나, 종래 광다이오드가 갖는 하나의 큰 문제점은 접합 누설이다. 실험적인 결과들은 종래 광다이오드의 동작 범위(dynamic range)가 접합 누설에 의해 실온에서 약 10 비트로 제한됨을 보이고 있다. 더욱이, 이러한 결과들은 누설 전류가 매 30℃씩 온도가 증가함에 따라 20 배수로 증가함을 보이고 있다.
반대로, 열(kT/C) 잡음은 동작범위를 약 13 비트로 제한시키며, 동작범위의 기본적인 한계를 나타낸다. (l/F 잡음은 실제로 실온에서 누설전류보다 나쁘나, 대개 이중 샘플링(sampling) 기술을 결합시킴으로써 제거될 수 있다.) 접합 누설은 격자상에 놓여진 스트레스에 기인한 격자결함에 의해 유발되는 것으로 널리 알려져 있다. 널리 공지된 하나의 스트레스 원인은 실리콘의 국부 산화(LOCOS) 공정에 의한 필드 산화물 영역(FOX)의 형성에 기인한다.
LOCOS 공정에 있어서, 패드 또는 버퍼 산화물 층이 기판 상에 형성된 후, 질화물 상부층의 형성이 이어진다. 그후, 질화물층 및 패드 산화물 하부층의 선택된 부분은 제거되어 필드 산화물 영역이 형성되어질 실리콘 기판의 부분이 노출된다. 이후, 채널-스톱(stop) 주입이 수행되고 필드 산화물 영역의 열적 성장이 뒤 따른다.
그러나, 산화물이 성장함에 따라, 산화물은 질화물/산화물 개구(opening)의 측면을 민다. 절화물 층의 강도는 그 산화물이 상부로 성장하는 것을 제한함으로서, 실리콘에 대하여 성장하는 산화물의 모서리를 따라서 하방으로의 스트레스를 유발한다. 모서리에서의 또다른 스트레스는 성장하는 산화물의 체적 부정합에 의해 유발된다. 그 다음, 이러한 스트레스들은 실리콘 내에 전위를 발생시킨다.
스트레스의 또다른 원인은 n+ 영역(14)을 형성하기 위해 사용되는 주입 단계로부터 초래된다. 공지된 바와 같이, n+ 영역(14)은 종래에는 비소(As+) 원자를 기판(12)에 주입하여 형성되었다. 비소원자가 주입될 때, 이 원자들은 격자 내에 결함을 발생시키는 일련의 충돌로 인해 에너지를 상실한다. (비소는 종래에는 30 Kev의 주입 에너지로 주입되어 3.0×1015atoms/㎠ 양만큼 형성한다.)
상기에 설명된 스트레스 유도 손상의 정확한 성질을 특징짓기는 어렵지만, 격자 결함은 비소 원자의 집단을 포획하는 것으로 생각된다. 비소 원자의 집단화는, 접합 누설을 증가시키는 경향이 있는 우수한 게터링(gettering) 위치를 제공하는 것으로 생각된다.
그러므로, 상기의 견해에서, 격자 스트레스는 접합 누설의 중요한 원인이 되는 것으로 보인다. 그 결과, 접합 누설을 감소시키고 광다이오드의 동적 범위를 증가시켜 격자 위에 놓여진 스트레스를 감소시키는 광다이오드가 필요하게 된다.
제1도는 종래의 광다이오드(10)를 도시한 단면도.
제2도는 본 발명에 따른 광다이오드(100)를 도시한 단면도.
제3도는 활성 픽셀 센서 셀의 일부로 형성된 광다이오드(100)를 도시한 평면도.
* 도면의 주요부분에 대한 부호의 설명
10,100 : 광다이오드 12,110 : 기판
14 : n+ 영역 112 : n+ 주입영역
114 : 게이트 산화물층 116 : 폴리실리콘층
본 발명은, 광다이오드의 주입 영역을 격리시키는 데에 종래에 사용된 필드 산화물 영역을 폴리실리콘의 음전하층으로 교체하고, 주입 영역을 형성하는데 사용되는 재료 및 분량을 변화시켜, 실리콘 격자상에 놓여진 스트레스를 감소시키는 광다이오드를 제공한다.
본 발명에서, 제1도전형의 기판에 형성되는 광다이오드는 기판에 형성되는 제2도전형의 영역을 포함하며, 상기 영역의 상부 표면은 기판의 상부표면에 인접해있다. 또한, 광다이오드는 기판위에 형성되는 절연 재료의 층을 포함한다.
본 발명에 따라서, 도전성 재료의 층이 영역의 상부 표면과 인접하는 기판의 상부 표면 상에 형성되도록, 광다이오드는 절연 재료의 층상에 형성되는 도전성 재료의 층을 추가로 포함한다. 결과적으로, 도전성 재료의 층은 상기 영역을 둘러싼다.
또한, 통상적인 경우처럼 제2도전성의 영역을 형성하기 위해 비소를 사용하기보다는 상기 영역은 약 5×1012-1×1014atoms/㎠ 분량의 인을 사용하여 형성될 수도 있다.
본 발명의 특징 및 장점은, 본 발명의 이론이 사용되는 예시적인 실시예를 나타내는 하기의 상세한 설명과 첨부된 도면을 참조로 더 잘 이해될 것이다.
제2도는 본 발명에 따른 광다이오드(100)의 단면도를 도시하고 있다. 다음에 더 상세히 설명되는 바와 같이, 광다이오드(100)는 폴리실리콘의 음전하층을 사용하여 실리콘의 국부 산화(LOCOS)에 의한 필드 산화물의 형성 결과로서, 실리콘 격자 상에 놓여진 스트레스를 제거하여 광다이오드의 주입영역을 인접한 주입영역과 격리시킨다. 또한, 스트레스는 본 발명에서, 주입영역을 형성하기 위해 사용되는 재료와 사용량을 변화시킴으로서 더욱 감소된다.
제2도에 도시된 바와 같이, 광다이오드(100)는 p형 반도체 기판(100) 내에 형성된 n+ 주입영역(112)과 기판(110) 위에 형성된 게이트 산화물층(114)을 포함한다. 그러므로, n+ 영역(112)의 상부표면은 산화물 층(114)으로 덮혀 있는 기판(110)의 상부표면과 인접한다.
본 발명에 따라서, 광다이오드(100)는 또한 폴리실리콘층(116)이 n+ 영역(112)의 상부표면과 인접하는 기판(100)의 상부표면 위에 형성되도록, 게이트 산화물층(114) 위에 형성된 폴리실리콘층(116)을 포함한다. 결과적으로, 폴리실리콘층(116)은 n+ 영역(112)을 둘러싼다.
활성 픽셀 센서 셀의 일부로서 형성된 광다이오드(100)의 평면도가 제3도에 도시되어 있다. 제3도에 도시된 바와 같이, n+ 영역(112)을 둘러싸서, 폴리실리콘층(116)은 n+ 영역(112)을 다른 인접 소자의 n+ 및 p+ 주입 영역과 격리시킨다.
동작시, 통상적으로 도핑되는 폴리실리콘층(116)은 음전압으로 연속적으로 바이어스된다. 그러므로, 제2도에 도시된 바와 같이, 기판(110)으로부터의 양전하의 홀은 인접한 주입영역을 서로 전기 절연시키는 기판(110)의 표면에 끌어 당겨진다.
결과적으로, 본 발명은 광다이오드의 n+ 영역을 격리하기 위해 통상적으로 사용되는 필드 산화물 영역의 필요성을 제거하므로, 필드 산화물 영역의 형성과 관련된 스트레스가 제거된다.
본 발명에 따라서, 격자 상의 스트레스는 n+ 영역(112)에 인을 주입시킴으로써 더욱 감소되어 얇게 도핑된 주입영역을 형성한다. 본 발명에서, 그 사용량은 얇게 도핑된 드레인(LDD)의 N 영역을 형성하기 위해 보통 사용되는 양과 같은 2×1013atoms/㎠ 의 범위 내가 무방하다. 또한, 바람직한 주입 에너지는 90kev 이지만, 대략 30∼180 Kev 의 범위내의 임의의 주입 에너지도 또한 무방하다.
본 발명에서, 얇게 도핑된 인 영역(112)은 제2도에 도시된 바와 같이, 폴리실리콘층(116)과 함께 사용되거나, 제1도에 도시된 바와 같이, 종래 구조의 광다이오드의 주입영역을 형성하기 위해 사용될 수 있다. 본 발명의 한 중요한 이점은 폴리실리콘층(116)과 인으로 도핑된 n+ 영역(112)이 어떤 부가적인 공정 단계 없이 종래의 COMS 제조 공정으로 형성될 수 있다는 것이다. 폴리실리콘 층은 MOS 트랜지스터의 게이트를 형성하기 위해 사용된 동일한 공정 단계 동안 형성될 수 있고, 얇게 도핑된 주입영역은 얇게 도핑된 드레인의 N 영역을 형성하기 위해 사용된 동일한 공정 단계동안 형성될 수 있다.
그러므로, 본 발명에 따라서, 광다이오드는 스트레스는 감소시키고, 접합 누설을 제한하는 것으로 설명되었다. 또한, MOS 겸용 구조만이 사용되기 때문에 본 발명은 표준 CMOS 제조 공정과 쉽게 통합된다.
이상 설명된 본 발명의 실시예에 대한 다양한 변형이 본 발명을 실시할 때 사용될 수 있는 것으로 이해되어야 한다. 예를 들면, 본 발명의 동작은 n+/p- 광다이오드에 대해 설명되었지만, 본 발명은 p+/n- 광다이오드에도 동일하게 적용된다.
마찬가지로, 본 기술 분야의 당업자들은 다른 절연체가 게이트 산화물층(114) 대신에 사용될 수 있으며, 다른 도전성 재료가 도핑된 폴리실리콘층(116) 대신에 사용될 수 있는 것으로 또한 이해할 것이다.
그러므로, 하기의 청구항으로 본 발명은 제한되며, 이 청구항의 범위내의 방법 및 구조와 그의 등가물은 허용된다
본 발명에 따라서, 광다이오드는 스트레스를 감소시켜 접합 누설을 제한한다. 또한, MOS 호환 구조만 사용되기 때문에, 본 발명은 표준 CMOS 제조 공정과 쉽게 통합된다.

Claims (5)

  1. 제1도전형의 반도체 기판에 형성된 광다이오드에 있어서, 상부표면이 기판의 상부표면과 인접하도록, 상기 기판에 형성된 제2도전형의 영역, 상기 기판의 상부표면 위에 형성된 절연 재료층 및, 상기 제2도전형 영역의 상부표면과 인접하는 기판의 상부표면위에 도전성 재료층이 형성되어 상기 제2도전형 영역을 둘러싸도록, 상기 절연 재표층 위에 형성된 도전성 재료층을 포함하는 것을 특징으로 하는 광다이오드.
  2. 제1항에 있어서, 상기 제2도전형 영역에는 n형 재료가 주입되는 것을 특징으로 하는 광다이오드.
  3. 제2항에 있어서, 상기 n형 재료는 인인 것을 특징으로 하는 광다이오드.
  4. 제1도전형의 반도체 기판에 광다이오드를 형성하는 방법에 있어서, 상부 표면이 상기 기판의 상부표면과 인접하도록 기판에 제2도전형 영역을 형성하는 단계, 상기 기판의 상부표면 위에 절연 재료층을 형성하는 단계 및, 상기 제2도전형 영역의 상부 표면과 인접하는 기판의 상부표면 위에 도전성 재료층이 형성되어 상기 제2도전형 영역을 둘러싸도록, 절연 재료층 위에 도전성 재료층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 제2도전형 영역의 형성 단계는 n형 재료를 상기 기판에 주입하는 과정을 포함하는 것을 특징으로 하는 방법.
KR1019970006752A 1996-03-01 1997-02-28 접합누설이 적은 저 스트레스 광다이오드 및 그의 형성방법 KR100278495B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/609,566 US5841158A (en) 1996-03-01 1996-03-01 Low-stress photodiode with reduced junction leakage
US08/609,566 1996-03-01
US8/609,566 1996-03-01

Publications (2)

Publication Number Publication Date
KR970067916A KR970067916A (ko) 1997-10-13
KR100278495B1 true KR100278495B1 (ko) 2001-02-01

Family

ID=24441325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006752A KR100278495B1 (ko) 1996-03-01 1997-02-28 접합누설이 적은 저 스트레스 광다이오드 및 그의 형성방법

Country Status (3)

Country Link
US (1) US5841158A (ko)
KR (1) KR100278495B1 (ko)
DE (1) DE19707803A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859450A (en) * 1997-09-30 1999-01-12 Intel Corporation Dark current reducing guard ring
US6005619A (en) * 1997-10-06 1999-12-21 Photobit Corporation Quantum efficiency improvements in active pixel sensors
US6259124B1 (en) * 1998-08-07 2001-07-10 Eastman Kodak Company Active pixel sensor with high fill factor blooming protection
US6617174B2 (en) 1999-06-08 2003-09-09 Tower Semiconductor Ltd. Fieldless CMOS image sensor
US6218692B1 (en) * 1999-11-23 2001-04-17 Eastman Kodak Company Color active pixel sensor with electronic shuttering, anti-blooming and low cross talk
US6710804B1 (en) 2000-01-18 2004-03-23 Eastman Kodak Company CMOS active pixel image sensor with extended dynamic range and sensitivity
US6730969B1 (en) 2002-06-27 2004-05-04 National Semiconductor Corporation Radiation hardened MOS transistor
US20050184321A1 (en) * 2004-02-25 2005-08-25 National Semiconductor Corporation Low dark current CMOS image sensor pixel having a photodiode isolated from field oxide
US7053354B1 (en) 2004-05-24 2006-05-30 Eastman Kodak Company Method for reducing dark current for an array of active pixel sensor cells

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206003A (en) * 1977-07-05 1980-06-03 Honeywell Inc. Method of forming a mercury cadmium telluride photodiode
US5191398A (en) * 1987-09-02 1993-03-02 Nec Corporation Charge transfer device producing a noise-free output
US5070032A (en) * 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
US5210433A (en) * 1990-02-26 1993-05-11 Kabushiki Kaisha Toshiba Solid-state CCD imaging device with transfer gap voltage controller
US5324958A (en) * 1991-02-19 1994-06-28 Synaptics, Incorporated Integrating imaging systgem having wide dynamic range with sample/hold circuits
JP2833941B2 (ja) * 1992-10-09 1998-12-09 三菱電機株式会社 固体撮像装置とその製造方法
JPH06268192A (ja) * 1993-03-12 1994-09-22 Toshiba Corp 固体撮像装置
JP2797993B2 (ja) * 1995-02-21 1998-09-17 日本電気株式会社 固体撮像装置およびその製造方法
US5552619A (en) * 1995-05-10 1996-09-03 National Semiconductor Corporation Capacitor coupled contactless imager with high resolution and wide dynamic range
US5566044A (en) * 1995-05-10 1996-10-15 National Semiconductor Corporation Base capacitor coupled photosensor with emitter tunnel oxide for very wide dynamic range in a contactless imaging array
US5705846A (en) * 1995-07-31 1998-01-06 National Semiconductor Corporation CMOS-compatible active pixel image array using vertical pnp cell
US5614744A (en) * 1995-08-04 1997-03-25 National Semiconductor Corporation CMOS-based, low leakage active pixel array with anti-blooming isolation

Also Published As

Publication number Publication date
US5841158A (en) 1998-11-24
DE19707803A1 (de) 1997-09-11
KR970067916A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US4229752A (en) Virtual phase charge transfer device
JP2578204B2 (ja) 半導体デバイスの製造方法
US4810664A (en) Method for making patterned implanted buried oxide transistors and structures
JP2965783B2 (ja) 半導体装置およびその製造方法
KR910003809A (ko) 반도체장치 및 그 제조방법
KR930004343B1 (ko) 래치-업이 제거된 다수의 역경사 웰을 갖는 고밀도 cmos fet 및 그 제조방법
KR100278495B1 (ko) 접합누설이 적은 저 스트레스 광다이오드 및 그의 형성방법
KR100189739B1 (ko) 반도체 기판에 삼중웰을 형성하는 방법
US20030227064A1 (en) Semiconductor device and manufacturing method thereof
KR100672708B1 (ko) 시모스 이미지 센서의 격리막 형성방법
US6511893B1 (en) Radiation hardened semiconductor device
KR100227872B1 (ko) 반도체장치 및 그 제조 방법
US4994875A (en) Virtual phase charge transfer device
US4673963A (en) High well capacity CCD imager
US6890832B1 (en) Radiation hardening method for shallow trench isolation in CMOS
US8134179B2 (en) Photodiode with a reduced dark current and method for the production thereof
KR940006262A (ko) 반도체장치 및 그 제조방법
US6291327B1 (en) Optimization of S/D annealing to minimize S/D shorts in memory array
JPS6112390B2 (ko)
KR100263455B1 (ko) 반도체 소자의 제조방법
KR0140634B1 (ko) 고체촬상소자의 제조방법
US20180374983A1 (en) Method of manufacturing a spad cell
KR930000884B1 (ko) 포토다이오드
KR100468611B1 (ko) 암신호 감소를 위한 이미지센서 제조 방법
KR100595325B1 (ko) 시모스 이미지 센서의 광감지 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20081020

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee