JPH0479216A - Ｍｉｓ型半導体装置の製造方法 - Google Patents
Ｍｉｓ型半導体装置の製造方法Info
- Publication number
- JPH0479216A JPH0479216A JP19326390A JP19326390A JPH0479216A JP H0479216 A JPH0479216 A JP H0479216A JP 19326390 A JP19326390 A JP 19326390A JP 19326390 A JP19326390 A JP 19326390A JP H0479216 A JPH0479216 A JP H0479216A
- Authority
- JP
- Japan
- Prior art keywords
- source
- gate electrode
- impurities
- drain region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 230000007935 neutral effect Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 abstract description 15
- 230000007547 defect Effects 0.000 abstract description 14
- 150000002500 ions Chemical class 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052799 carbon Inorganic materials 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
Ａ、産業上の利用分野
Ｂ１発明の概要
Ｃ１従来技術
り１発明が解決しようとする問題点
Ｅ０問題点を解決するための手段
Ｆ８作用
Ｇ、実施例［第１図］
Ｈ０発明の効果
（Ａ、産業上の利用分野）
本発明はＭＩＳ型半導体装置の製造方法、特にソース・
ドレイン領域を形成するための不純物のイオン注入によ
って生じた二次欠陥を消失させることのできる新規なＭ
ＩＳ型半導体装置の製造方法に関する。
ドレイン領域を形成するための不純物のイオン注入によ
って生じた二次欠陥を消失させることのできる新規なＭ
ＩＳ型半導体装置の製造方法に関する。
（Ｂ、発明の概要）
本発明は、ＭＩＳ型半導体装置の製造方法において、
ソース・ドレイン領域を形成するための不純物のイオン
注入によって生じる二次欠陥をなくすため、 不純物のイオン注入によってソース・ドレイン領域を形
成した後、中性元素をイオン注入し、その後、熱処理す
るものである。
注入によって生じる二次欠陥をなくすため、 不純物のイオン注入によってソース・ドレイン領域を形
成した後、中性元素をイオン注入し、その後、熱処理す
るものである。
（Ｃ，従来技術）
ＭＩＳＩＣ，ＬＳＩの高集積化に伴ってＭＩＳトランジ
スタ素子の微細化が要求され、その結果、ソース・ドレ
イン領域の接合深さを例えば０．１５ミクロンというよ
うに浅くする必要性が生じている。
スタ素子の微細化が要求され、その結果、ソース・ドレ
イン領域の接合深さを例えば０．１５ミクロンというよ
うに浅くする必要性が生じている。
ＭＩＳＩＣ，ＬＳＩのソース・ドレイン領域は、一般に
、リンＰ、砒素Ａｓあるいはホウ素等の不純物を、ゲー
ト電極をマスクとして半導体基板の表面部にイオン注入
し、その後、活性化アニールを行うという方法で形成さ
れる。
、リンＰ、砒素Ａｓあるいはホウ素等の不純物を、ゲー
ト電極をマスクとして半導体基板の表面部にイオン注入
し、その後、活性化アニールを行うという方法で形成さ
れる。
（Ｄ、発明が解決しようとする問題点）ところで、上述
した従来のＭＩＳ型半導体装置の製造方法によれば、ソ
ース・ドレイン領域の形成のための不純物のイオン注入
により二次欠陥が生じるという問題があった。というの
は、イオン注入の際に不純物が高いエネルギーで半導体
基板内に叩き込まれるので、半導体基板の結晶が損傷さ
れるからである。二次欠陥は直径が５００〜３０００人
程度と相当に程度くなり、特に不純物濃度分布のピーク
になる付近に主として発生する。そして、ソース・ドレ
イン領域の微細化に伴ってシート抵抗をより小さくする
必要があり、その必要性に応えるべく不純物濃度を高く
する傾向にあるが、不純物濃度が高くなる程二次欠陥の
発生量が多くなる。この二次欠陥はＭＩＳトランジスタ
の電気的特性に悪影響を及ぼし、特にリーク電流の発生
要因となるので、これが多く存在することは無視できな
い問題となるのである。
した従来のＭＩＳ型半導体装置の製造方法によれば、ソ
ース・ドレイン領域の形成のための不純物のイオン注入
により二次欠陥が生じるという問題があった。というの
は、イオン注入の際に不純物が高いエネルギーで半導体
基板内に叩き込まれるので、半導体基板の結晶が損傷さ
れるからである。二次欠陥は直径が５００〜３０００人
程度と相当に程度くなり、特に不純物濃度分布のピーク
になる付近に主として発生する。そして、ソース・ドレ
イン領域の微細化に伴ってシート抵抗をより小さくする
必要があり、その必要性に応えるべく不純物濃度を高く
する傾向にあるが、不純物濃度が高くなる程二次欠陥の
発生量が多くなる。この二次欠陥はＭＩＳトランジスタ
の電気的特性に悪影響を及ぼし、特にリーク電流の発生
要因となるので、これが多く存在することは無視できな
い問題となるのである。
そこで、本発明は、ソース・ドレイン領域を形成するた
めの不純物のイオン注入によって生じた二次欠陥を消失
させることを目的とする。
めの不純物のイオン注入によって生じた二次欠陥を消失
させることを目的とする。
（Ｅ、問題点を解決するための手段）
本発明ＭＩＳ型半導体装置の製造方法は上記問題点を解
決するため、不純物のイオン注入によってソース・ドレ
イン領域を形成した後、中性元素をイオン注入し、その
後、熱処理することを特徴とする。
決するため、不純物のイオン注入によってソース・ドレ
イン領域を形成した後、中性元素をイオン注入し、その
後、熱処理することを特徴とする。
（Ｆ、作用）
本発明ＭＩＳ型半導体装置の製造方法によれば、不純物
のイオン注入によりソース・ドレイン領域を形成した後
中性元素をイオン注入するのでそれによってソース・ド
レイン領域をアモルファス化することができる。そして
、その後熱処理するので、−旦アモルファス化したソー
ス・ドレイン領域を再び単結晶化（結晶回復）すること
ができ、それによって二次欠陥のないソース・ドレイン
領域を形成することができる。
のイオン注入によりソース・ドレイン領域を形成した後
中性元素をイオン注入するのでそれによってソース・ド
レイン領域をアモルファス化することができる。そして
、その後熱処理するので、−旦アモルファス化したソー
ス・ドレイン領域を再び単結晶化（結晶回復）すること
ができ、それによって二次欠陥のないソース・ドレイン
領域を形成することができる。
（Ｇ、実施例）［第１図］
以下、本発明ＭＩＳ型半導体装置の製造方法を図示実施
例に従って詳細に説明する。
例に従って詳細に説明する。
第１図（Ａ）乃至（Ｄ）は本発明ＭＩＳ型半導体装置の
製造方法の一つの実施例を工程順に示す断面図である。
製造方法の一つの実施例を工程順に示す断面図である。
（Ａ）半導体基板１の表面部を選択的に酸化することに
よりフィールド絶縁膜２を形成し、半導体基板１の表面
を全面的に酸化することによりゲート絶縁膜３を形成し
、その後、多結晶シリコン層をＣＶＤにより形成し、し
かる後、該多結晶シリコン層を選択的にエツチングする
ことによりゲート電極４を形成する。
よりフィールド絶縁膜２を形成し、半導体基板１の表面
を全面的に酸化することによりゲート絶縁膜３を形成し
、その後、多結晶シリコン層をＣＶＤにより形成し、し
かる後、該多結晶シリコン層を選択的にエツチングする
ことによりゲート電極４を形成する。
次に、ゲート絶縁膜３をゲート電極４をマスクとしてエ
ツチングすることにより選択的に除去し、その後、ｎ型
不純物（例えばホウ素）あるいはｎ型不純物（例えばリ
ンあるいは砒素）を、上記半導体基板ｌの表面部にゲー
ト電極４をマスクとしてイオン注入することにより低濃
度ソース領域５ａ及び低濃度ドレイン領域６ａを形成す
る。
ツチングすることにより選択的に除去し、その後、ｎ型
不純物（例えばホウ素）あるいはｎ型不純物（例えばリ
ンあるいは砒素）を、上記半導体基板ｌの表面部にゲー
ト電極４をマスクとしてイオン注入することにより低濃
度ソース領域５ａ及び低濃度ドレイン領域６ａを形成す
る。
第１図（Ａ）は低濃度ソース領域５ａ及び低濃度ドレイ
ン領域６ａ形成後の状態を示す。
ン領域６ａ形成後の状態を示す。
（Ｂ）次に、ゲート電極４の側面にサイドウォ−ル２ａ
を形成し、その後、ゲート電極４及びサイドウオール２
ａをマスクとして不純物をイオン注入することによりソ
ース領域及びトレイン領域６を形成する。不純物のドー
ズ量は例えば１０ ”ｃｍ−”オーダーである。また、
ソース領域５及びドレイン領域６の接合深さは例えば０
．１５ミクロン程度である。
を形成し、その後、ゲート電極４及びサイドウオール２
ａをマスクとして不純物をイオン注入することによりソ
ース領域及びトレイン領域６を形成する。不純物のドー
ズ量は例えば１０ ”ｃｍ−”オーダーである。また、
ソース領域５及びドレイン領域６の接合深さは例えば０
．１５ミクロン程度である。
（Ｃ）次に、同図（Ｃ）に示すように例えばシリコンあ
るいはカーボンからなる中性元素を、上記半導体基板１
の表面部にゲート電極４をマスクとしてイオン注入する
ことによりソース領域５及びドレイン領域６をアモルフ
ァス化する。この場合における中性元素のドーズ量は充
分なアモルファス化のためには２ Ｘ １０ ”ｃｒｎ
−”以上にすることが望ましい。
るいはカーボンからなる中性元素を、上記半導体基板１
の表面部にゲート電極４をマスクとしてイオン注入する
ことによりソース領域５及びドレイン領域６をアモルフ
ァス化する。この場合における中性元素のドーズ量は充
分なアモルファス化のためには２ Ｘ １０ ”ｃｒｎ
−”以上にすることが望ましい。
そして、中性元素の不純物濃度の深さ方向におけるピー
クがソース領域５及びドレイン領域６の接合よりも浅い
か深いかして空乏層の外側にくるようにイオン注入エネ
ルギーを設定する。というのは、中性元素の不純物濃度
のピークとなるところには残留ひずみが生じる可能性が
あり、そして、その中性元素による残留欠陥がソース領
域Ｓ及びドレイン領域６の接合の空乏層内に生じるとリ
ーク電流の増大等の原因となるからである。
クがソース領域５及びドレイン領域６の接合よりも浅い
か深いかして空乏層の外側にくるようにイオン注入エネ
ルギーを設定する。というのは、中性元素の不純物濃度
のピークとなるところには残留ひずみが生じる可能性が
あり、そして、その中性元素による残留欠陥がソース領
域Ｓ及びドレイン領域６の接合の空乏層内に生じるとリ
ーク電流の増大等の原因となるからである。
尚、中性元素の不純物濃度の深さ方向におけるピークが
ソース領域５及びドレイン領域６の接合よりも深くした
場合には、中性元素のイオン注入による残留欠陥を重金
属等に対するゲッター源として機能させることができる
という利点がある。
ソース領域５及びドレイン領域６の接合よりも深くした
場合には、中性元素のイオン注入による残留欠陥を重金
属等に対するゲッター源として機能させることができる
という利点がある。
即ち、中性元素による残留欠陥により接合近傍の重金属
等の金属不純物をゲッタすることができる。
等の金属不純物をゲッタすることができる。
（Ｄ）その後、同図（Ｄ）に示すように熱処理すること
によりソース領域６及びドレイン領域７中の不純物を活
性化すると共に、アモルファス化していたソース領域６
及びドレイン領域７を単結晶化する。
によりソース領域６及びドレイン領域７中の不純物を活
性化すると共に、アモルファス化していたソース領域６
及びドレイン領域７を単結晶化する。
これにより、不純物のイオン注入による二次欠陥がほと
んど消失したソース領域６及びドレイン領域７を得るこ
とができる。
んど消失したソース領域６及びドレイン領域７を得るこ
とができる。
（Ｈ，発明の効果）
以上に述べたように、本発明ＭＩＳ型半導体装置の製造
方法は、半導体基板にゲート絶縁膜を介してゲート電極
を形成し、次いで、該ゲート電極をマスクとして上記半
導体基板に不純物をイオン注入することによりソース・
ドレイン領域を形成し、次いで、該ゲート電極をマスク
として上記半導体基板に中性元素をイオン注入し、その
後、熱処理することを特徴とするものである。
方法は、半導体基板にゲート絶縁膜を介してゲート電極
を形成し、次いで、該ゲート電極をマスクとして上記半
導体基板に不純物をイオン注入することによりソース・
ドレイン領域を形成し、次いで、該ゲート電極をマスク
として上記半導体基板に中性元素をイオン注入し、その
後、熱処理することを特徴とするものである。
従って、本発明ＭＩＳ型半導体装置の製造方法によれば
、不純物のイオン注入によりソース・ドレイン領域を形
成した後中性元素をイオン注入するのでそれによってソ
ース・トレイン領域をアモルファス化することができる
。そして、その後熱処理するので、−旦アモルファス化
したソース・ドレイン領域を単結晶化することができ二
次欠陥をなくすことができる。
、不純物のイオン注入によりソース・ドレイン領域を形
成した後中性元素をイオン注入するのでそれによってソ
ース・トレイン領域をアモルファス化することができる
。そして、その後熱処理するので、−旦アモルファス化
したソース・ドレイン領域を単結晶化することができ二
次欠陥をなくすことができる。
第１図（Ａ）乃至（Ｄ）は本発明ＭＩＳ型半導体装置の
製造方法の一つの実施例を工程順に示す断面図である。
製造方法の一つの実施例を工程順に示す断面図である。
符号の説明
１・・・半導体基板、３・・・ゲート絶縁膜、４・・・
ゲート電極、 ５．６・・・ソース・ドレイン領域。
ゲート電極、 ５．６・・・ソース・ドレイン領域。
−の
Claims (1)
- （１）半導体基板にゲート絶縁膜を介してゲート電極を
形成し、 次いで、上記ゲート電極をマスクとして上記半導体基板
に不純物をイオン注入することによりソース・ドレイン
領域を形成し、 次いで、上記ゲート電極をマスクとして上記半導体基板
に中性元素をイオン注入し、 その後、熱処理する ことを特徴とするＭＩＳ型半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19326390A JPH0479216A (ja) | 1990-07-21 | 1990-07-21 | Ｍｉｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19326390A JPH0479216A (ja) | 1990-07-21 | 1990-07-21 | Ｍｉｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0479216A true JPH0479216A (ja) | 1992-03-12 |
Family
ID=16305037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19326390A Pending JPH0479216A (ja) | 1990-07-21 | 1990-07-21 | Ｍｉｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0479216A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181085A (ja) * | 1994-12-21 | 1996-07-12 | Nec Corp | 半導体装置の製造方法 |
| JP2007189166A (ja) * | 2006-01-16 | 2007-07-26 | Fujitsu Ltd | 半導体装置およびその製造方法 |
-
1990
- 1990-07-21 JP JP19326390A patent/JPH0479216A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181085A (ja) * | 1994-12-21 | 1996-07-12 | Nec Corp | 半導体装置の製造方法 |
| JP2007189166A (ja) * | 2006-01-16 | 2007-07-26 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06275636A (ja) | 半導体装置の製造方法 | |
| JP3122403B2 (ja) | 半導体素子及びその製造方法 | |
| US5504024A (en) | Method for fabricating MOS transistors | |
| US6323077B1 (en) | Inverse source/drain process using disposable sidewall spacer | |
| JPH0479216A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH04287332A (ja) | 半導体素子の製造方法 | |
| JPH0147016B2 (ja) | ||
| JP4186247B2 (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| JPH05206454A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3423081B2 (ja) | 半導体装置の製造方法 | |
| JPH02280322A (ja) | 半導体装置の製法 | |
| JPS63275179A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JP3250298B2 (ja) | 半導体装置の製造方法 | |
| JPH04196488A (ja) | 半導体装置の製造方法 | |
| JPH0645598A (ja) | 半導体装置及びその製造方法 | |
| JP3108927B2 (ja) | 半導体装置の製造方法 | |
| KR930009477B1 (ko) | 반도체의 불순물영역 형성방법 | |
| JPS62273774A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01117066A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100228334B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| JP2626485B2 (ja) | 半導体装置の製造方法 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 | |
| JP2689966B2 (ja) | 半導体装置の製造方法 | |
| JP2004095766A (ja) | 半導体装置の製造方法 | |
| JPH0964361A (ja) | 半導体装置の製造方法 |