JPH023537B2 - - Google Patents
Info
- Publication number
- JPH023537B2 JPH023537B2 JP58051538A JP5153883A JPH023537B2 JP H023537 B2 JPH023537 B2 JP H023537B2 JP 58051538 A JP58051538 A JP 58051538A JP 5153883 A JP5153883 A JP 5153883A JP H023537 B2 JPH023537 B2 JP H023537B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- ion implantation
- compound semiconductor
- wafer
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000137 annealing Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置の製造方法、特に化合物半
導体層を有する半導体装置において化合物半導体
層にイオン注入した後のアニール方法に係る。
導体層を有する半導体装置において化合物半導体
層にイオン注入した後のアニール方法に係る。
(2) 従来技術と問題点
化合物半導体、主としてガリウム砒素
（GaAs）、インジウムリン（InP）、およびこれら
の混晶などへのイオン注入技術は半導体装置、特
に集積回路の製造において極めて有用である。こ
の技術では、イオン注入層を活性化するために
800〜850℃の温度で基板をアニールすることが不
可欠である。
（GaAs）、インジウムリン（InP）、およびこれら
の混晶などへのイオン注入技術は半導体装置、特
に集積回路の製造において極めて有用である。こ
の技術では、イオン注入層を活性化するために
800〜850℃の温度で基板をアニールすることが不
可欠である。
例えば、イオン注入用の（100）面を有する
GaAs基板としては一般に液体封止チヨクラフス
キー（LEC）法で得られた結晶が用いられてい
る。この方法で得られる結晶はベル研究所の
Jordar等（Bell System Techn.J.Vol.59、P.593
（1980））により教示されているように結晶内部に
結晶成長時の熱環境に起因する熱応力で生じたス
トレスを多く含み、転位密度が多く、かつ基板内
での転位密度分布の不均一性が著しいという問題
がある。第１図の曲線Ａは基板内における結晶転
位の密度を示す。特に基板周辺部では60゜転と称
されるスリツプ転位が多く、その様子は第１図に
も見られる。
GaAs基板としては一般に液体封止チヨクラフス
キー（LEC）法で得られた結晶が用いられてい
る。この方法で得られる結晶はベル研究所の
Jordar等（Bell System Techn.J.Vol.59、P.593
（1980））により教示されているように結晶内部に
結晶成長時の熱環境に起因する熱応力で生じたス
トレスを多く含み、転位密度が多く、かつ基板内
での転位密度分布の不均一性が著しいという問題
がある。第１図の曲線Ａは基板内における結晶転
位の密度を示す。特に基板周辺部では60゜転と称
されるスリツプ転位が多く、その様子は第１図に
も見られる。
このようなGaAs基板にイオン注入した基板
（ウエーハ）は、次いで、注入層を活性化するた
めにアニールされる。第２図はそうしたアニール
の処理温度プログラムを示し、室温から所望なア
ニール温度Ｔまで昇温し、時刻t1からt2まで温度
Ｔに保ち、それから冷却される。この際、注入ウ
エーハを昇温するとき、その昇温速度が高いとウ
エーハ周辺部の転位密度が増加し、そのウエーハ
上に形成されるデバイスの特性の均一性が著しく
損なわれるという事実が、本発明者らによつて見
い出された。
（ウエーハ）は、次いで、注入層を活性化するた
めにアニールされる。第２図はそうしたアニール
の処理温度プログラムを示し、室温から所望なア
ニール温度Ｔまで昇温し、時刻t1からt2まで温度
Ｔに保ち、それから冷却される。この際、注入ウ
エーハを昇温するとき、その昇温速度が高いとウ
エーハ周辺部の転位密度が増加し、そのウエーハ
上に形成されるデバイスの特性の均一性が著しく
損なわれるという事実が、本発明者らによつて見
い出された。
(3) 発明の目的
そこで、本発明は、以上の如き従来技術の問題
点に鑑み、イオン注入した化合物半導体基板のア
ニール前後で、結晶転位密度が増加しないような
アニール方法を提供することを目的とする。
点に鑑み、イオン注入した化合物半導体基板のア
ニール前後で、結晶転位密度が増加しないような
アニール方法を提供することを目的とする。
(4) 発明の構成
そして、上記目的を達成するために、本発明で
はアニール用保護膜を形成後室温からアニール温
度への昇温速度を200℃／分以下に保つことが提
案される。
はアニール用保護膜を形成後室温からアニール温
度への昇温速度を200℃／分以下に保つことが提
案される。
(5) 発明の実施例
LEC法により得られたGaAs単結晶の（100）
面を有するウエーハ60keV、１×1012cm-2の注入
条件でSiイオンを注入した。イオン注入後のウエ
ーハにリアクテイブスパツタ法でAlN膜を厚さ
1000〜1500Å程度被着し、保護膜とした。次い
で、850℃のアニール温度までそれぞれ50℃／分、
100℃／分、150℃／分、200℃／分250℃／分、
300℃／分、350℃／分、および400℃／分の速度
で昇温し、そのそれぞれについてどれも850℃の
温度に30分間保持し、それから同じ条件で炉内冷
却した。
面を有するウエーハ60keV、１×1012cm-2の注入
条件でSiイオンを注入した。イオン注入後のウエ
ーハにリアクテイブスパツタ法でAlN膜を厚さ
1000〜1500Å程度被着し、保護膜とした。次い
で、850℃のアニール温度までそれぞれ50℃／分、
100℃／分、150℃／分、200℃／分250℃／分、
300℃／分、350℃／分、および400℃／分の速度
で昇温し、そのそれぞれについてどれも850℃の
温度に30分間保持し、それから同じ条件で炉内冷
却した。
こうして得られたウエーハ内の転位密度分布を
第１図に示す。同図中、曲線Ａは昇温速度50℃／
分、曲線Ｂは昇温速度200℃／分、曲線Ｃは昇温
速度250℃／分の場合をそれぞれ示す。昇温速度
が200℃／分以下の場合（曲線Ａ，Ｂ間）には転
位密度はアニール前とほとんど差がないにもかか
わらず、昇温速度が200℃／分を越えると（例え
ば曲線Ｃ）、転位密度が大きく増加し、ウエーハ
内での不均一さが激しくなつている。
第１図に示す。同図中、曲線Ａは昇温速度50℃／
分、曲線Ｂは昇温速度200℃／分、曲線Ｃは昇温
速度250℃／分の場合をそれぞれ示す。昇温速度
が200℃／分以下の場合（曲線Ａ，Ｂ間）には転
位密度はアニール前とほとんど差がないにもかか
わらず、昇温速度が200℃／分を越えると（例え
ば曲線Ｃ）、転位密度が大きく増加し、ウエーハ
内での不均一さが激しくなつている。
同じGaAsウエーハに電界効果型トランジスタ
（FET）を形成した後、上記を同じ条件でアニー
ルし、FETのしきい値電圧（Vth）を測定した。
その結果から、ウエーハ面内のしきい値電圧の均
一性を標準偏差で表わすと、昇温速度200℃／分
以下では40〜50ｍＶ、200℃／分以上では70〜80
ｍＶ以上である。更に昇温速度を上げてゆくと
100ｍＶを越えてしまう。
（FET）を形成した後、上記を同じ条件でアニー
ルし、FETのしきい値電圧（Vth）を測定した。
その結果から、ウエーハ面内のしきい値電圧の均
一性を標準偏差で表わすと、昇温速度200℃／分
以下では40〜50ｍＶ、200℃／分以上では70〜80
ｍＶ以上である。更に昇温速度を上げてゆくと
100ｍＶを越えてしまう。
(6) 発明の効果
以上の説明から明らかなように、本発明によ
り、化合物半導体層にイオン注入した後アニール
して結晶転位密度が増加しないアニール方法が提
供される。
り、化合物半導体層にイオン注入した後アニール
して結晶転位密度が増加しないアニール方法が提
供される。
第１図はウエーハ面内の結晶転位密度分布を示
すグラフ、第２図はアニールの温度プログラムを
示すグラフである。
すグラフ、第２図はアニールの温度プログラムを
示すグラフである。
Claims (1)
- １ 化合物半導体基板にイオン注入を行なつた
後、イオン注入領域を活性化するために前記化合
物半導体基板を所定の温度で熱処理することを含
み、前記化合物半導体基板のイオン注入領域上に
保護膜を形成後該化合物半導体基板を室温から前
記所定温度まで昇温するその昇温速度を200℃／
分以下とすることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153883A JPS59178720A (ja) | 1983-03-29 | 1983-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153883A JPS59178720A (ja) | 1983-03-29 | 1983-03-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178720A JPS59178720A (ja) | 1984-10-11 |
| JPH023537B2 true JPH023537B2 (ja) | 1990-01-24 |
Family
ID=12889799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5153883A Granted JPS59178720A (ja) | 1983-03-29 | 1983-03-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178720A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019246027A1 (en) | 2018-06-19 | 2019-12-26 | Crystal Is, Inc. | Deep-uv-transparent aluminum nitride crystals and methods of forming them |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586119A (ja) * | 1981-07-03 | 1983-01-13 | Nec Corp | 化合物半導体のアニ−ル方法 |
-
1983
- 1983-03-29 JP JP5153883A patent/JPS59178720A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586119A (ja) * | 1981-07-03 | 1983-01-13 | Nec Corp | 化合物半導体のアニ−ル方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59178720A (ja) | 1984-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323109B1 (en) | Laminated SOI substrate and producing method thereof | |
| US4889493A (en) | Method of manufacturing the substrate of GaAs compound semiconductor | |
| US4636280A (en) | Method for the pretreatment of a substrate for ion implantation | |
| JPH023537B2 (ja) | ||
| US4525239A (en) | Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits | |
| EP0139435B1 (en) | Improving compound semiconductor crystal by heat treatment and crystals improved thereby | |
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| JPS62265717A (ja) | ガリウムひ素集積回路用基板の熱処理方法 | |
| JPS6130030A (ja) | 多元素半導体のアニ−ル方法 | |
| JPS6152975B2 (ja) | ||
| JP2505222B2 (ja) | 半絶縁体ＧａＡｓ基板の製造方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JPH0212875A (ja) | 半導体装置の製造方法 | |
| JPS59178721A (ja) | 化合物半導体基板の処理方法 | |
| JPS6313324A (ja) | 基板の製造方法 | |
| JPH0261144B2 (ja) | ||
| JP2727564B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH04107918A (ja) | 半導体装置の製造方法 | |
| JPS63158837A (ja) | 半導体素子の製造方法 | |
| Yagita et al. | Cr gettering by Ne ion implantation and the correlation with the electrical activation of implanted Si in semi‐insulating GaAs | |
| JPS604209A (ja) | 選択エピタキシヤル結晶成長方法 | |
| JPH05286799A (ja) | 半導体基板の製造法 | |
| JPH09129570A (ja) | 半導体装置の製造方法 | |
| JPS62177930A (ja) | 半導体基板の高速酸化法 | |
| JPS62273739A (ja) | 半導体基板の製造方法 |