JPS62273739A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS62273739A JPS62273739A JP11775986A JP11775986A JPS62273739A JP S62273739 A JPS62273739 A JP S62273739A JP 11775986 A JP11775986 A JP 11775986A JP 11775986 A JP11775986 A JP 11775986A JP S62273739 A JPS62273739 A JP S62273739A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- back surface
- ions
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 6
- -1 silicon ions Chemical class 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 4
- 238000011109 contamination Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000005247 gettering Methods 0.000 description 13
- 238000001556 precipitation Methods 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１ 発明の詳細な説明
〔産業上の利用分野〕
本発明はシリコン集積回路用の単結晶基板の製造方法に
関し、特に、ゲッタリングサイトを単結晶基板の裏面に
形成する方法に関する。
関し、特に、ゲッタリングサイトを単結晶基板の裏面に
形成する方法に関する。
従来、集積回路製造用の単結晶基板へのプロセス汚染に
対するゲッタリング方法としては、種々の提案がされ、
実施されてきた。例えば、チョクラルスキ法基板に含ま
れる酸素の析出を利用したゲッタリング（イントリンシ
ックゲッタリング）、あるいは、基板裏面への粒子吹き
付けによる歪付けを利用したゲッタリング、あるいは、
基板裏面へのＰｏ１ｙ−８ｉの被着による歪付けを利用
したゲッタリング、更にはアルゴン等の不活性ガスやり
／のイオン注入によるゲッタリングなどが実施されてき
た。
対するゲッタリング方法としては、種々の提案がされ、
実施されてきた。例えば、チョクラルスキ法基板に含ま
れる酸素の析出を利用したゲッタリング（イントリンシ
ックゲッタリング）、あるいは、基板裏面への粒子吹き
付けによる歪付けを利用したゲッタリング、あるいは、
基板裏面へのＰｏ１ｙ−８ｉの被着による歪付けを利用
したゲッタリング、更にはアルゴン等の不活性ガスやり
／のイオン注入によるゲッタリングなどが実施されてき
た。
上述した従来のゲッタリング方法には次のような欠点が
ある。まず、基板酸素の析出を利用したイントリンシッ
クゲッタリングには、表面層での析出を防ぐための高温
アニールが必要であり、酸素析出核形成のための余分な
熱処理が必要でδす、更に、酸素析出のコントロールが
容易ではな（θという欠点があシ、安定した効果を維持
できない。
ある。まず、基板酸素の析出を利用したイントリンシッ
クゲッタリングには、表面層での析出を防ぐための高温
アニールが必要であり、酸素析出核形成のための余分な
熱処理が必要でδす、更に、酸素析出のコントロールが
容易ではな（θという欠点があシ、安定した効果を維持
できない。
また、粒子の裏面への吹き付けを利用した歪付け法は、
微粒子が発生するという難点がある。裏面へのＰｏ１ｙ
−８ｔの被着を利用した裏面歪付は法は、被着時に基板
酸素を著るしく析出させる析出核を形成してしまう熱処
理が付随し、これに続くプロセス中での酸素析出と重畳
して、ウェーハにソリやスリップを形成し易いという難
点がある。
微粒子が発生するという難点がある。裏面へのＰｏ１ｙ
−８ｔの被着を利用した裏面歪付は法は、被着時に基板
酸素を著るしく析出させる析出核を形成してしまう熱処
理が付随し、これに続くプロセス中での酸素析出と重畳
して、ウェーハにソリやスリップを形成し易いという難
点がある。
また、アルゴン等の不活性ガスのイオン注入はゲッタリ
ング効果が持続しないという難点があシ、また電気的に
活性なリンのイオン注入は、表面への回９込みという難
点がある。
ング効果が持続しないという難点があシ、また電気的に
活性なリンのイオン注入は、表面への回９込みという難
点がある。
本発明による半導体基板の製造方法は、単結晶シリコン
ウェーハの裏面にシリコンイオンをイオン注入した後、
裏面に保護膜を被着させる事を特徴とする。
ウェーハの裏面にシリコンイオンをイオン注入した後、
裏面に保護膜を被着させる事を特徴とする。
本発明による方法は、すでに述べた酸素析出を利用した
ゲッタリングの不安定性、あるいは粒子の裏面吹き付は
法に伴う、微粒子の発生、あるいは裏面ｐｏｌｙ−８ｉ
歪付は法に問題となる酸素の過剰析出とソリ・スリップ
の発生という点を避ける事ができ、本発明によって製造
された基板は、製造プロセスの初期の熱処理において、
すでに裏面ニ、充分な量のゲッタリングサイトとなる欠
陥を発生し消えに＜＜、従ってゲッタリング効果は、プ
ロセス初期から長期間持続する。
ゲッタリングの不安定性、あるいは粒子の裏面吹き付は
法に伴う、微粒子の発生、あるいは裏面ｐｏｌｙ−８ｉ
歪付は法に問題となる酸素の過剰析出とソリ・スリップ
の発生という点を避ける事ができ、本発明によって製造
された基板は、製造プロセスの初期の熱処理において、
すでに裏面ニ、充分な量のゲッタリングサイトとなる欠
陥を発生し消えに＜＜、従ってゲッタリング効果は、プ
ロセス初期から長期間持続する。
イオン注入の加速電圧及びドーズ量は、この欠陥がプロ
セスの最後まで１０’（ｍ−”以上残留するという条件
を満たせばよいので、注入レート及び基板温度について
の制限は無く、充分な生産性を維持するだめの高いレー
トでの注入が可能である。
セスの最後まで１０’（ｍ−”以上残留するという条件
を満たせばよいので、注入レート及び基板温度について
の制限は無く、充分な生産性を維持するだめの高いレー
トでの注入が可能である。
また欠陥の形成は熱処理雰囲気に依存しない。単なるシ
リコンイオン注入による欠陥形成のみでは、製造プロセ
スにおける酸化によって、欠陥層が無くなる場合がある
ので、保護膜を付ける必要がある。この保護膜は酸化を
防止する事がきたる目的であるので各種の絶縁膜が使用
できるが、ウェーハのソリやスリップを増大させない点
から、熱膨張率がシリコンウェーハに近いシリコンオキ
シナイトライド膜が望ましい。
リコンイオン注入による欠陥形成のみでは、製造プロセ
スにおける酸化によって、欠陥層が無くなる場合がある
ので、保護膜を付ける必要がある。この保護膜は酸化を
防止する事がきたる目的であるので各種の絶縁膜が使用
できるが、ウェーハのソリやスリップを増大させない点
から、熱膨張率がシリコンウェーハに近いシリコンオキ
シナイトライド膜が望ましい。
第１図に本発明による製造方法の模式図を示す。
第１図（ａ）に示すように、単結晶シリコン基板１の裏
面３にシリコンをイオン注入する。裏面３の仕上はラッ
プ後エツチング仕上とし、歪の除去された基板を使用し
、イオン注入は、加速電圧１８０ｋＶで１×１０ ｃＩ
Ｌ ノリコンイオンを裏面全体に注入した。引き続き第
１図（ｂ）に示すように保護膜５を被着させた後、基板
を製造プロセスの第１段階である１０００℃、３時間の
熱処理を行なった。保護膜としてシリコンオキシナイト
ライド膜を用いた。裏面を透過型電子顕微鏡で観察した
結果、欠陥がｔｏ’ｍ−”程度形成されている事が確認
された。また、この基板に素子を製造し、裏面にイオン
注入を行なわなかった基板と素子歩留シを比較すると、
平均して２．．８倍の歩留シの上昇が確認された。
面３にシリコンをイオン注入する。裏面３の仕上はラッ
プ後エツチング仕上とし、歪の除去された基板を使用し
、イオン注入は、加速電圧１８０ｋＶで１×１０ ｃＩ
Ｌ ノリコンイオンを裏面全体に注入した。引き続き第
１図（ｂ）に示すように保護膜５を被着させた後、基板
を製造プロセスの第１段階である１０００℃、３時間の
熱処理を行なった。保護膜としてシリコンオキシナイト
ライド膜を用いた。裏面を透過型電子顕微鏡で観察した
結果、欠陥がｔｏ’ｍ−”程度形成されている事が確認
された。また、この基板に素子を製造し、裏面にイオン
注入を行なわなかった基板と素子歩留シを比較すると、
平均して２．．８倍の歩留シの上昇が確認された。
以上説明したように本発明は、裏面にシリコンイオン注
入を施す事によシ、素子歩留シを向上できる効果がある
。
入を施す事によシ、素子歩留シを向上できる効果がある
。
注入イオンとして用いているシリコンは、基板と同一材
料であるため汚染の問題が無く、電気的に不活性である
ので、表面側へ回９込んで素子特性を変化させる事が無
い。
料であるため汚染の問題が無く、電気的に不活性である
ので、表面側へ回９込んで素子特性を変化させる事が無
い。
過去において試みられたアルゴン等の不活性ガスのイオ
ン注入や電気的に活性なリンの注入と比較して、本発明
の工業的重要性は明らかである。
ン注入や電気的に活性なリンの注入と比較して、本発明
の工業的重要性は明らかである。
また、使用する基板はチョクラルスキ法、フローティン
グソー法等いずれでも良く、製造法によらない。
グソー法等いずれでも良く、製造法によらない。
第１図は本発明の一実施例の模式図である。
１・・・・・・単結晶シリコン基板、２・・・・・・鏡
面、３・・・・・・裏面、４・・・・・・イオン注入、
５・・・・・・保護膜。
面、３・・・・・・裏面、４・・・・・・イオン注入、
５・・・・・・保護膜。
Claims (2)
- （１）単結晶シリコンウェーハの裏面にシリコンイオン
をイオン注入した後、裏面に保護膜を被着させる事を特
徴とする半導体基板の製造方法。 - （２）前記保護膜がシリコンウェーハと同一熱膨張率を
持つシリコンオキシナイトライド膜である事を特徴とす
る特許請求の範囲第１項記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11775986A JPS62273739A (ja) | 1986-05-21 | 1986-05-21 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11775986A JPS62273739A (ja) | 1986-05-21 | 1986-05-21 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62273739A true JPS62273739A (ja) | 1987-11-27 |
Family
ID=14719619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11775986A Pending JPS62273739A (ja) | 1986-05-21 | 1986-05-21 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62273739A (ja) |
-
1986
- 1986-05-21 JP JP11775986A patent/JPS62273739A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| US4645546A (en) | Semiconductor substrate | |
| US6599815B1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| US6436846B1 (en) | Combined preanneal/oxidation step using rapid thermal processing | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| KR20000006046A (ko) | 실리콘에피택셜웨이퍼의제조방법 | |
| US6339016B1 (en) | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone | |
| JPH0582525A (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP3344205B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| US20050032337A1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| JPS62273739A (ja) | 半導体基板の製造方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPH0236060B2 (ja) | Kagobutsuhandotainoseichohoho | |
| JPH0119265B2 (ja) | ||
| JP2001028372A (ja) | 結晶格子欠陥を有する半導体ディスク及びその製造法 | |
| JPS63142822A (ja) | 半導体装置の製造方法 | |
| JPS6326541B2 (ja) | ||
| JPH0247836A (ja) | 半導体装置の製造方法 | |
| JP3024193B2 (ja) | 半導体基板の製造方法 | |
| JPH0897220A (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH01256130A (ja) | 半導体基板 | |
| JPH03293718A (ja) | シリコン単結晶基板の処理方法 | |
| JPS63185015A (ja) | 半導体薄膜の形成方法 | |
| JPS63198335A (ja) | シリコン基板の製造方法 |