JPS62149122A - 化合物半導体基板の熱処理方法 - Google Patents

化合物半導体基板の熱処理方法

Info

Publication number
JPS62149122A
JPS62149122A JP61184077A JP18407786A JPS62149122A JP S62149122 A JPS62149122 A JP S62149122A JP 61184077 A JP61184077 A JP 61184077A JP 18407786 A JP18407786 A JP 18407786A JP S62149122 A JPS62149122 A JP S62149122A
Authority
JP
Japan
Prior art keywords
compound semiconductor
heat treatment
semiconductor substrate
protective film
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61184077A
Other languages
English (en)
Inventor
Shinichi Shikada
真一 鹿田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to DE8686112701T priority Critical patent/DE3685279D1/de
Priority to EP86112701A priority patent/EP0216285B1/en
Priority to CA000518691A priority patent/CA1244560A/en
Priority to US06/909,266 priority patent/US4772489A/en
Priority to KR8607882A priority patent/KR900002086B1/ko
Publication of JPS62149122A publication Critical patent/JPS62149122A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は化合物半導体基板の熱処理方法に関する。更に
詳しくいえば、化合物半導体の集積回路を作製する際に
、基板にイオン注入した後の熱処理方法に関する。
従来の技術 最近の半導体装置を中心とするエレクトロニクスデバイ
スの進歩は著しいものがある。この半導体デバイスにお
いては、最近になって実用化の著しいアモルファス半導
体デバイスを除けば、電子デバイス、光デバイス等の殆
どがその動作上の主要部分、即ち能動領域は半導体の単
結晶から構成されており、この能動領域は該単結晶中に
電気的および/または光学的性質の異る複数の領域とし
て形成される。
一般に、化合物半導体を用いた集積回路を作製するため
の、動作層並びに抵抗層、コンタクト層などの形成には
エピタキシャル成長法、熱拡散法、イオン注入法などが
利用されているが、最近では不純物の量と深さとを正確
に制御でき、室温下で操作でき、また均一性、再現性が
良く工程時間が短いなどの有利な特徴を有しているイオ
ン注入法が多用されている。
このイオン注入法は、目的とする不純物元素をイオン化
し、更に10〜数百KeVのエネルギーに加速して、半
導体基板に打込み、不純物ドーピングを行う技術である
が、不純物元素を上記の如き高エネルギーに加速して結
晶中に注入しているために、イオン注入法を化合物半導
体単結晶に利用する場合には様々な問題を解決する必要
がある。例えば、これを実用化するためには、結晶のス
トイキオメトリ−の問題を解決し、また注入された不純
物元素の種類、保護膜の種類、膜質、アニール条件、結
晶の質などにより大きく影響されるのでこれらに関る問
題を解決しなければならない。一方で、GaAs F 
E TあるいはICなどの超高速動作、高周波動作化可
能なデバイスに対する要求が高まるにつれて、これらデ
バイスの作製技術として積極的な利用が試みられるよう
になってきている。
上記問題の1つとして、イオン注入法を利用した場合、
注入不純物元素を高エネルギーに加速して注入するため
に注入領域の結晶性が損われ、また高注入の場合には非
晶質状態となる領域が増えるため、損傷した結晶性を回
復し、また注入不純物元素を電気的に活性化するための
熱処理が必要となるという問題がある。しかしながら、
化合物半導体においては一般に構成元素の一方が高い蒸
気圧を有しているために、上記熱処理中に基板から蒸発
して、基板表面の結晶性(あるいは組成)が著しく乱さ
れるという現象が存在し、結果として導入された不純物
イオンの結晶内での置換率が一定とならず、これを用い
て作製したデバイスの電気特性にバラツキを生ずると共
にその製造歩留りを悪くする。
このような問題に対する従来の解決策としては以下のよ
うな方法が採用されていた。即ち、(i)ガス圧印加法
・・・これは化合物半導体の高蒸気圧構成元素を含むガ
ス雲囲気中で、イオン注入層を熱処理する方法であって
、例えばGaAs基板においてはAs圧雰囲気としてア
ルシン(ASH4)を使用する。
(11)面対向法・・・これは、熱処理すべき化合物半
導体基板のイオン注入面と、高蒸気圧構成元素を含む化
合物半導体結晶または結晶粉末とを対向接触させて熱処
理することにより、高蒸気圧元素の蒸発を防止するもの
である。
(iii )保護膜法・・・熱処理すべき化合物半導体
基板のイオン注入面にCVD法、スパック法、プラズマ
CVD法などによって窒化珪素、酸化珪素、窒化酸化珪
素等の保護膜を形成し、基板からの高蒸気圧の構成元素
の蒸発を防止しつつ熱処理する方法。
(iv)(i)と(iii )、(11)と(iii 
)の方法を併用する方法。
ところで、上記(i)の方法はAS83等の極めて毒性
の高いガスを使用するために、安全性、作業性を考慮す
ると水素や、不活性ガスで雰囲気ガスを希釈せざるを得
ないため、十分な蒸気圧を印加することができず、従っ
て高蒸気圧成分の蒸発を充分に防止することができない
という欠点を有している。これは上記(ii )の方法
についても同様であり、結晶またはその粉末からの蒸気
圧のみで熱処理すべき基板からの高蒸気圧構成元素の蒸
発を防ぐことは困難である。従って、上記(iii )
または(iv)の方法を採用することが最も一般的であ
った。
しかしながら、(iii )および(iv)に共通する
問題点として、保護膜の膜質が悪く、そのため充分に高
蒸気圧元素の蒸発を抑えきれず、さらにもう一方の低蒸
気圧元素の膜中への拡散を生じることが挙げられる。
発明が解決しようとする問題点 以上述べたように、化合物半導体の単結晶から各種デバ
イスを作製する上で、イオン注入法は欠くことのできな
いプロセス技術となってきたが、まだ完全に確立された
技術とはいえず、各種の改良すべき問題点を包含してい
る。特に、イオン法人操作後損傷を受けた領域の結晶性
を回復させ、かつ注入イオンを電気的に活性化するため
の熱処理においては、上記のように様々な方法が提案さ
れ、利用されてきた。しかしながら、比較的有効である
とされる上記(iii)および(iv)の方法において
も依然として改良しなければならない問題点が多々残さ
れている。
従って、これら従来法の欠点を解決し得る新しい熱処理
方法を開発することは、最終的に得られる半導体デバイ
スの高性能化、高信頼度化のためばかりでなく、その製
造歩留りを改善し、コスト節減を図る上で極めて大きな
意義を有している。
そこで、本発明の目的は高蒸気圧構成元素の蒸発を有効
に防止し、しかも低蒸気圧構成元素の保護膜中への拡散
をも有利に抑制し得る、保護膜法による化合物半導体単
結晶基板のイオン注入後の熱処理方法を提供することに
ある。
問題点を解決するための手段 本発明者等は化合物半導体単結晶基板のイオン注入後の
熱処理法の上記のような現状に鑑みて、該熱処理法を改
善すべく種々検討、研究した結果、特定の方法により得
られる保護膜がその膜質において、上記従来の保護膜法
においてみられた欠点を示すことのない極めて良質のも
のであることを見出し、これを用いることにより有利な
結果が得られることを知った。
そこで、本発明の化合物半導体基板の熱処理方法は所定
領域に活性層となるイオン注入層を形成するためにイオ
ン注入処理した後の熱処理すべき化合物半導体基板の表
面に、電子サイクロトロン共鳴イオン源を用いた薄膜形
成手段により保護膜を形成し、上記イオン注入による注
入原子の活性化温度にて、熱処理することを特徴とする
本発明の方法において有利に使用できる保護膜材料とし
ては窒化珪素、酸化珪素、窒化酸化珪素などこの種の目
的で使用されている任意の材料であり得る。
この保護膜の厚さは特に制限はなく、使用される材料に
よって多少異なるが、保護膜の蒸発抑止性、基板との密
着性等を考慮すると、1000〜2000への範囲内と
することが好ましい。
この膜は、電子サイクロトロン共鳴(ECR)イオン源
を有する成膜装置によって形成される。
この種の装置としては、例えば応用物理、 1983゜
52−2.117−119および日本応用物理学会誌(
Jap。
J、 Appl、 Phys、)、  1983.健−
4,2210に開示されているようなECRプラズマC
VD装置を利用することができる。この装置はプラズマ
室と反応室(試料室)を含む。プラズマ室はマイクロ波
導波管と隔壁板を介して接続され、またその周囲には電
磁石が設けられている。この電磁石は導波されたマイク
ロ波と共にプラズマ室内にECR条件を確立すると共に
、反応室内へプラズマを引出すための発散磁界を形成す
るために用いられる。このプラズマ室はプラズマ引出し
窓を介して反応室と接続しており、プラズマが試料台上
に載せられた試料に向けて発散磁界により加速され、導
かれるようになっている。
この装置によれば、N2.02、N H3あるいはこれ
らの混合ガスなどがマイクロ波と磁界とによりECR条
件が設定されたプラズマ室に送られ、そこでプラズマ化
されたガスが発散磁界により誘導されて反応室に送られ
る。一方で、反応室には試料台に載置された基板があり
、またSI H4、S13 Ha、Si2H6などの保
護膜形成用原料ガスが反応室に供給され、これが上記プ
ラズマによって励起活性化され、反応を生じて所定の反
応生成物が基板上に堆積する。
尚、保護膜が窒化珪素、酸化窒化珪素等である場合、上
記ガスとしてはNH3が最も好ましい。
かくして、保護膜を形成した後、化合物半導体基板を熱
処理して、注入イオンの活性化を行う。
この活性化熱処理の温度は活性化すべき注入イオンの活
性化温度である。従って、この熱処理温度は注入イオン
の種類によって多少変化し、一般的には700〜110
0℃の範囲である。この熱処理は例えば電気炉、ランプ
アニール炉などで実施する。
この処理はまた、好ましくは窒素、水素もしくはこれら
の混合ガスなどの不活性ガス雲囲気下で行う。
熱処理後、上記保護膜を除去して、半導体デバイス作製
工程に移る。この保護膜の除去は公知のエツチング法に
より実施できる。例えば、フッ化水素酸(緩衝フッ酸:
 BHF)によるウェットエツチングが一般的である。
本発明の方法が有利に適用できる化合物半導体基板とし
ては、特にGaAs、 InAsXGa P、 In 
P、GaSb。
1nsbなどの■−V族化合物半導体を挙げることがで
きる。
詐月 化合物半導体単結晶基板のイオン注入において従来特に
問題となっていた点は、イオン注入後の活性化熱処理の
際に、化合物半導体の構成4分、特に■族元素などの蒸
気圧が高いために、適当な工夫をしないと、蒸発してし
まい、基板表面の結晶性が著しく乱されるという点にあ
った。従って、このような基板から得た半導体装置も著
しく品位の劣るものとなり、改善する必要があった。
この目的で、従来から各種の解決策が提案されたが、い
ずれも不十分であり、例えば減圧CVD法やプラズマC
VD法を用いて得られる高品質の保護膜でも、緻密性が
不十分であり、高蒸気圧元素の蒸発を完全に抑えること
ができないばかりか、低蒸気圧成分である■族元素など
の保護膜中への拡散を生じ、基板表面の結晶性も損なわ
れることが知られている。
そこで、本発明の方法では、保護膜の膜質の改善を図る
べく検討し、ECRプラズマCVD法などにより作製し
た膜が、機械的強度、緻密性に優れ、この目的で使用す
るのに最適であることを見出した。このECRイオン源
をもつ装置を用いた薄膜形成法は基板に対する膜成分の
結合反応性に優れており、またこの反応の促進は、従来
のプラズマCVD法等におけるような基板の加熱により
生じるのではなく、セルフバイアス電圧により加速され
たイオンの衝撃によるものである。即ち、この方法によ
れば低ガス圧で安定にプラズマを生成でき、注入イオン
のイオン化率も従来の2〜3桁改善でき、しかも適度な
エネルギーでのイオンI?撃による反応促進が可能であ
るために、基板を損傷することなく緻密な膜を得ること
ができる。
このように電子サイクロトロン共鳴法による保護膜を作
製する際にプラズマ発生ガス成分としては既に述べたよ
うにN2.02、NH3およびその混合物などが使用で
きるが、就中NH,が最も好ましい。即ち、例えばN2
ガスをプラズマ発生源として用いた場合と比較すると得
られる保護膜(例えば窒化珪素)はフレーク形成などの
欠陥が少なく、より一層緻密性に富むために、熱処理用
の保護膜として申し分のないものとなる。更に、NH3
を用いた場合、成膜パラメータ(特に、75区 イクロ景パワー、ガス組成)を適当に調整することによ
り耐エツチング特性の優れた絶縁膜を得ることができ、
しかも保護膜の成膜条件を広くとることができるので、
保護膜製造プロセスにおける成膜の制御が容易となるな
ど、各種の利点を有している。
かくして、本発明の方法により熱処理することにより、
使用する保護膜が上記の如く良質であることから、即ち
緻密で構造、組成上も欠陥密度や結合水素量が少なく強
固であるので、基板の高蒸気圧構成元素の蒸発及び低蒸
気圧構成元素の膜中への拡散を効率良く防止でき、その
結果としてイオン注入により損なわれた結晶性の回復並
びに注入イオンの活性化が効果的にかつ再現性良く行な
えることになる。
その結果、かくしてイオン注入した基板から得られる各
種半導体装置も高信頼度かつ高性能のものとなる。
実施例 以下、本発明を実施例により更に具体的に説明するが、
本発明の範囲は以下の実施例により回答制限されない。
実施例1 添付第1A図〜第1D図は夫々本発明の熱処理方法の適
用を含む化合物半導体装置の製造工程を示す概略的な断
面図である。
本例においては、熱処理すべき化合物半導体基板として
GaAsを用い、イオン注入後、本発明の方法に従って
熱処理して、添付第1D図に示すような構成の電界効果
型トランジスタの1種であるMESFETを作製する。
以下、添付第1A〜第1D図を参照して、該MESFE
Tの製造法を更に詳しく説明する。
まず、洗浄しエツチングしたGaAs基板1表面上にレ
ジスト膜を形成した後、フォトリソグラフィーおよびエ
ツチング技術を用いてレジスト膜のパターニングを行っ
て、動作層となるイオン注入層を規定する。次にこのパ
ターニングされたレジスト膜をマスクとして、不純物と
して2831を加速エネルギー60KeVで、注入量2
 XIO12am−2となるようにイオン注入し、動作
層(n層)2を形成した。
同様にして、加速エネルギー50KeV、注入量2×1
013cm−2でイオン注入して低抵抗のコンタクト層
(n”層)3を形成した(第1A図)。
次いで、電子サイクロトロン共鳴イオン源をもった薄膜
形成装置により、熱処理用の保護膜4としてGaAs基
板1のイオン注入面に窒化珪素膜を形成した。この操作
は、まずIO3CCMのN2ガスをプラズマ室に導入し
、2.45GH2のマイクロ波および875ガウスの磁
束密度の磁界を印加し、電子サイクロトロン共鳴を起こ
して窒素プラズマを発生させる。かくして発生したプラ
ズマを廃敗磁界を利用して反応室に誘導し、一方反応ガ
スとしてシラ7(SIH4)ガスを6 SCCM導入し
て、GaAs基板上に窒化珪素膜を1400人の厚さで
堆積した(第1B図)。
次いで、表面を洗浄し、かつエツチングした別のGaA
s基板と、イオン注入面とを面対向させた状態で、窒素
雲囲気中で、電気炉を用いて、820℃にて20分間熱
処理し、注入イオンの活性化を行った(第1C図)。熱
処理後、結晶の一部を割り、オージェ分光分析用の試料
とした。残りの大部分はフッ化水素酸で窒化珪素膜を除
去し、リフトオフ法を利用して、ソースおよびドレイン
電極(夫々5および6)をAu/Ge/Niで、またゲ
ート電極7をTi/Auで形成した(第1D図)。
1尋られたMESFETのゲート巾は5μm1ソース・
ドレイン間距離は5μmである。このME5FETを2
00μmピッチで作製し、電気特性を測定した。オージ
ェ分析はアルゴンでスパッタし、Ga、 AsX5+S
Nについて夫々深さ方向の分布を測定した。
一方、比較のために、保護膜を5IH4とN H3とN
2の混合ガスにより、通常のプラズマCVD法で形成し
、熱処理して同様にMESFETを形成した。かくして
得た結晶およびMESFETについてもオージェ分析お
よび電気的特性の測定を行った。
プラズマCVDにおける膜形成条件は温度330℃、R
F出力0.26W/cniとした。その他の操作は上記
と全く同様に行った。
かくして得られた結果を第2図(オージェ分析による深
さ方向の各元素の分布)に、また以下の第1表にはFE
Tの電気的特性の測定結果を示す。
第2図の結果から、本発明の方法により形成したSiN
膜中にはAsが検出されなかった(第2図(a)参照)
のに対して、比較例(第2図ら)参照)では結晶側から
400〜600人に亘ってGaおよびAsが検出され膜
中に拡攻していることがわかる。またGaは表面側にも
検出され、対向させたGaAs結晶からの侵入が生じる
ことを示している。これらの結果から、本発明の窒化珪
素保護膜は緻密で、熱処理用として極めて(憂れている
ことがわかる。また、以下の第1表の結果から、本発明
の方法を経て作製されたFETの電気的特性のバラツキ
は小さく、従って結晶の保護が良好に行われたことを理
解することができる。
第1表 実施例2 実施例1と同様にMESFETを作製した。ただし、本
実施例においてはイオン注入後の熱処理のだめの保護膜
を以下のようにして形成した。
゛ まず、15SCCMのNHsガスをプラズマ室に導
入した後、2.450)lzのマイクロ波および磁束密
度875ガウスの磁場を印加し、電子サイクロトロン共
鳴を生じさせて窒素プラズマを発生させる。次に、この
発生した窒素プラズマを反応室内に、発散磁界を利用し
て導入する。一方、反応室内に反応ガスとして6 SC
CMの5IH4ガスを導入し、GaAs基板上に厚さ1
400への窒化珪素膜を堆積させた。
以上の如くして作製し、熱処理した保護膜およびGaA
s基板につき実施例1と同様にオージェ分析を行ったと
ころ、第2図(a)に示した結果と同様であり、高蒸気
圧元素の蒸発および低蒸気圧元素の保護膜への拡散は全
く観察されなかった。
また、実施例1におけるように保護膜の形成にN2ガス
を用いた場合と比較して、本例におけるようにNH3ガ
スをプラズマ発生ガスとして用いた場合、保護膜はフレ
ークが少なく、かつより緻密な構造の良質の膜であり、
従って後の熱処理の際の保護膜として一層有利であるこ
とがわかった。
発明の効果 以上詳しく説明したように、本発明の方法によれば、化
合物半導体基板の熱処理用保護膜を電子サイクロトロン
共鳴イオン源をもつ薄膜形成装置によって形成したこと
により、得られる膜は極めて緻密であり、結晶基板の高
蒸気圧構成元素の蒸発並びに低蒸気圧構成元素の膜内へ
の拡散をほぼ完全に抑えることができ、イオン注入面を
結晶組成を損うことなしに良好に熱処理できることにな
った。
また、かくしてイオン注入し、本発明に従って熱処理し
た後に得られる半導体素子、デバイスは電気特性におい
て優れており、また製造歩留りも大巾に改善されること
となる。従って、本発明の方法は半導体装置の高性能化
のために期待されている化合物半導体デバイスの作製プ
ロセス技術として極めて有用である。
【図面の簡単な説明】
第1A図〜第1D図は本発明の方法による熱処理を工程
を含む化合物半導体装置の製造工程を示す模式的な断面
図であり、 第2図(a)、(b)は夫々実施例および比較例のSi
N膜の作製されたGaAs基板のオージェ分析による組
成元素の深さ方向における分布を示す図である。 (主な参照番号) 1・・化合物半導体基板、 2・・動作層(n層)、 3・・コンタクト層(n”層)、

Claims (1)

  1. 【特許請求の範囲】 (1)イオン注入処理した後の、熱処理すべき化合物半
    導体基板の表面に、まず電子サイクロトン共鳴イオン源
    をもつ薄膜形成手段により保護膜を形成する工程、およ
    び上記イオン注入による注入原子の活性化温度下で熱処
    理する工程を含むことを特徴とする所定領域に活性層と
    なるイオン注入層を有する化合物半導体基板の熱処理方
    法。 (2)上記保護膜の形成を電子サイクロトロン共鳴によ
    り所定の成分を含有するガスをプラズマ化し、次いでこ
    のプラズマによって反応ガスを活性化させ反応させるこ
    とにより実施することを特徴とする特許請求の範囲第1
    項に記載の化合物半導体基板の熱処理方法。 (4)上記保護膜の厚さが1,000〜2,000Åの
    範囲内にあることを特徴とする特許請求の範囲第1〜3
    項のいずれか1項に記載の化合物半導体基板の熱処理方
    法。 (5)上記保護膜が窒化珪素、酸化珪素、窒化酸化珪素
    からなる群から選ばれる少なくとも1種であることを特
    徴とする特許請求の範囲第1〜4項のいずれか1項記載
    の化合物半導体基板の熱処理方法。 (6)上記の所定成分がアンモニアであり、形成すべき
    保護膜が窒化珪素または酸化窒化珪素であることを特徴
    とする特許請求の範囲第5項に記載の化合物半導体基板
    の熱処理方法。 (7)前記熱処理が電気炉またはランプアニール炉によ
    って行われることを特徴とする特許請求の範囲第1〜6
    項のいずれか1項に記載の化合物半導体基板の熱処理方
    法。 (8)上記熱処理を面対向法で行うことを特徴とする特
    許請求の範囲第1〜7項のいずれか1項に記載の化合物
    半導体基板の熱処理方法。 (9)前記化合物半導体基板がIII−V族化合物半導体
    の基板であることを特徴とする特許請求の範囲第1〜8
    項のいずれか1項に記載の化合物半導体基板の熱処理方
    法。 (10)前記III−V族化合物半導体がGaAs、In
    As、GaP、InP、GaSbまたはInSbである
    ことを特徴とする特許請求の範囲第9項記載の化合物半
    導体基板の熱処理方法。
JP61184077A 1985-09-20 1986-08-05 化合物半導体基板の熱処理方法 Pending JPS62149122A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE8686112701T DE3685279D1 (de) 1985-09-20 1986-09-15 Verfahren zur waermebehandlung eines verbindungshalbleitersubstrats.
EP86112701A EP0216285B1 (en) 1985-09-20 1986-09-15 Method of annealing a compound semiconductor substrate
CA000518691A CA1244560A (en) 1985-09-20 1986-09-19 Method of annealing a compound semiconductor substrate
US06/909,266 US4772489A (en) 1985-09-20 1986-09-19 Method of annealing a compound semiconductor substrate
KR8607882A KR900002086B1 (en) 1985-09-20 1986-09-20 Heat treatment method of compound semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60-208310 1985-09-20
JP20831085 1985-09-20

Publications (1)

Publication Number Publication Date
JPS62149122A true JPS62149122A (ja) 1987-07-03

Family

ID=16554137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61184077A Pending JPS62149122A (ja) 1985-09-20 1986-08-05 化合物半導体基板の熱処理方法

Country Status (1)

Country Link
JP (1) JPS62149122A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307745A (ja) * 1987-06-09 1988-12-15 Sanyo Electric Co Ltd 窒化シリコン膜の製造方法
US6171981B1 (en) * 1997-09-11 2001-01-09 Lg Semicon Co., Ltd. Electrode passivation layer of semiconductor device and method for forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115235A (ja) * 1983-11-26 1985-06-21 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体基板上への絶縁膜形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115235A (ja) * 1983-11-26 1985-06-21 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体基板上への絶縁膜形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307745A (ja) * 1987-06-09 1988-12-15 Sanyo Electric Co Ltd 窒化シリコン膜の製造方法
US6171981B1 (en) * 1997-09-11 2001-01-09 Lg Semicon Co., Ltd. Electrode passivation layer of semiconductor device and method for forming the same

Similar Documents

Publication Publication Date Title
US4436770A (en) Oxynitride film and its manufacturing method
Kim et al. Microstructure and properties of silicon nitride thin films deposited by reactive bias magnetron sputtering
US4962054A (en) Method for manufacturing a field effect transistor using spacers of different thicknesses
US8563076B2 (en) Substrate structure and method of forming the same
US4859253A (en) Method for passivating a compound semiconductor surface and device having improved semiconductor-insulator interface
US3600218A (en) Method for depositing insulating films of silicon nitride and aluminum nitride
US4772489A (en) Method of annealing a compound semiconductor substrate
US5336361A (en) Method of manufacturing an MIS-type semiconductor device
WO2000026431A1 (en) Gas cluster ion beams for formation of nitride films
JPS62149122A (ja) 化合物半導体基板の熱処理方法
JPS63129632A (ja) 絶縁膜のパタ−ン形成方法とそれを利用した電界効果トランジスタのゲ−ト電極の形成方法
JPH01103844A (ja) 絶縁体薄膜の製造方法
KR101121055B1 (ko) 에너지 조절이 가능한 질소원자빔을 이용한 질화막 형성장치 및 방법
JPS6292327A (ja) 半導体装置及びその製造方法
KR940006710B1 (ko) Mes fet의 제조방법
JP3450818B2 (ja) 表面および結合性が向上された窒化アルミニウム薄膜の製造方法
JPH0640546B2 (ja) 窒化シリコン薄膜の製造方法
US5956604A (en) Ohmic contact to Gallium Arsenide using epitaxially deposited Cobalt Digermanide
JP2977150B2 (ja) 二酸化シリコン絶縁膜の製造方法
JP3051363B2 (ja) 半導体装置の作製方法
KR970006214B1 (ko) 반도체 장치 절연막 형성방법
JPH02248050A (ja) 半導体の熱処理方法
JPS59191329A (ja) イオン注入型GaAs素子の製造方法
JPH04107918A (ja) 半導体装置の製造方法
Renaud et al. Multipolar Plasma Treatments of In 0.53 Ga 0.47 As Surface for MIS Devices Application