JPS60115235A - 化合物半導体基板上への絶縁膜形成方法 - Google Patents
化合物半導体基板上への絶縁膜形成方法Info
- Publication number
- JPS60115235A JPS60115235A JP58222753A JP22275383A JPS60115235A JP S60115235 A JPS60115235 A JP S60115235A JP 58222753 A JP58222753 A JP 58222753A JP 22275383 A JP22275383 A JP 22275383A JP S60115235 A JPS60115235 A JP S60115235A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- substrate
- insulating film
- compound semiconductor
- insulation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は絶縁ゲート形Ｍｉｓ電界効果トランジスタ、や
電荷結合テバイスのゲート絶縁膜を形成する場合に適用
し得る、化合物半導体基板上への絶縁膜の形成方法に関
するものである。
電荷結合テバイスのゲート絶縁膜を形成する場合に適用
し得る、化合物半導体基板上への絶縁膜の形成方法に関
するものである。
従来技術
従来、化合物半導体上への絶縁膜形成は、熱酸化法また
は陽極酸化法によって化合物半導体基板表面に化合物半
導体構成元素の酸化物でなる絶縁膜を形成する方法、あ
るいはＳｉＯ２、Ｓｉ３Ｎ４ 、 Ａｌ２Ｏ３。
は陽極酸化法によって化合物半導体基板表面に化合物半
導体構成元素の酸化物でなる絶縁膜を形成する方法、あ
るいはＳｉＯ２、Ｓｉ３Ｎ４ 、 Ａｌ２Ｏ３。
ＢＮ、 ＰｓＮｓ等の膜を加熱した化合物半導体基板上
に原料ガスの気相中での化学反応によって堆積する方法
（ｃｖＤ法）等が試みられてきた。
に原料ガスの気相中での化学反応によって堆積する方法
（ｃｖＤ法）等が試みられてきた。
しかしながら、熱酸化法または陽極酸化法で形成した化
合物半導体構成元系の酸化物からなる絶縁膜は、化学的
安定性に乏しく実用に耐えないという欠点があった。一
方、５ｉ（ｈ、 Ｓｉ３Ｎ４． ＡＬ２０３＋ ＢＮ＋
Ｐ３Ｎ６等のＣＶＤ法によって形成した絶縁膜は化学的
に安定であるが、化合物半導体基板が熱的に脆弱なだめ
に、腺形成を高温で行うと基板の熱ｈ３． 湯によって
絶縁膜と半導体の界面特性が著しく劣化してしまう。ま
た、基板の熱損傷を避けるために刀！４形成を低温で行
うと、緻督性、耐圧等に乏しい絶縁膜しか得られないと
いう問題が生じた。そこで、熱損傷を避ける目的で高周
波グロー放′１）フ、によるプラズマを用いて膜形成温
度を下げる試みがなされた。しかしながら、従来の高周
波グロー放霜、プラズマを用いて膜形成温度を下げたと
しても緻’ｔｔｒ ’ｔし、 。
合物半導体構成元系の酸化物からなる絶縁膜は、化学的
安定性に乏しく実用に耐えないという欠点があった。一
方、５ｉ（ｈ、 Ｓｉ３Ｎ４． ＡＬ２０３＋ ＢＮ＋
Ｐ３Ｎ６等のＣＶＤ法によって形成した絶縁膜は化学的
に安定であるが、化合物半導体基板が熱的に脆弱なだめ
に、腺形成を高温で行うと基板の熱ｈ３． 湯によって
絶縁膜と半導体の界面特性が著しく劣化してしまう。ま
た、基板の熱損傷を避けるために刀！４形成を低温で行
うと、緻督性、耐圧等に乏しい絶縁膜しか得られないと
いう問題が生じた。そこで、熱損傷を避ける目的で高周
波グロー放′１）フ、によるプラズマを用いて膜形成温
度を下げる試みがなされた。しかしながら、従来の高周
波グロー放霜、プラズマを用いて膜形成温度を下げたと
しても緻’ｔｔｒ ’ｔし、 。
耐圧が実用的な膜を形成するためにはなお２５０°Ｃ〜
３５０°Ｃの基板温度が必要であシ、この温度は化合物
半導体基板表面の熱損傷防止に十分なほど低い温度では
なかった。さらに、プラズマを用いることで基板表面の
プラズマ損傷を引き起こし、絶縁膜と半導体の界面特性
が著しく悪くなるという新たな問題が生じた。
３５０°Ｃの基板温度が必要であシ、この温度は化合物
半導体基板表面の熱損傷防止に十分なほど低い温度では
なかった。さらに、プラズマを用いることで基板表面の
プラズマ損傷を引き起こし、絶縁膜と半導体の界面特性
が著しく悪くなるという新たな問題が生じた。
発明の目的
本発明は、マイクロ波による電子サイクロトロン共鳴（
ｚｃｐ ）励起プラズマを用いて１０−５〜１０ ’Ｔ
ｏｒｒの低圧下で原料ガスを反応させ、基板温度が室温
のままで絶縁膜を形成することを特徴とし、その目的は
基板に熱的損傷ならびにプラズマ損傷を与えることなく
、絶縁膜と半導体の界面特性が良好で絨密性、耐圧に優
れた絶縁膜を形成することにある。
ｚｃｐ ）励起プラズマを用いて１０−５〜１０ ’Ｔ
ｏｒｒの低圧下で原料ガスを反応させ、基板温度が室温
のままで絶縁膜を形成することを特徴とし、その目的は
基板に熱的損傷ならびにプラズマ損傷を与えることなく
、絶縁膜と半導体の界面特性が良好で絨密性、耐圧に優
れた絶縁膜を形成することにある。
、発明の構成及び作用
以下、本発明の構成及び作用を実施例とともに詳しく説
明する。
明する。
実施例として、化合物半導体のひとつであるＩｎＰ上に
ＳｉＨ，Ｎ４膜を形成する場合について本発明を説明す
る。第１図は本実施例で用いたＥＣＲプラズマ付着装置
であって、１社矩形導波管、２はプラズマ室、６は試料
室、４は試料台、５はＩｎＰ基板、６はＥＣＲプラズマ
、７はＮ２ガス入口、８はＳｉＨ４ガス入口、９は冷却
水入口、１０は冷却水出口、１１は磁気コイル、１２は
真空排気系、１６はプラズマ引き出し窓、１４はプラズ
マ流である。本装置を用いて以下の手順で膜形成を行な
った。まず、試料台４上にＩｎＰ基板５を配す。Ｎ２ガ
ス人ロアからＮ２ガスを導入しながら真壁排気糸１２に
よってプラズマ室２および試料室６を約１０ ７ｏｒデ
ーに保つ。矩形導波管１から２．４５ ＧＨｚのマイク
ロ波を導入し、磁気コイル１１で８７５Ｇの静磁界苓か
けてプラズマ室２内にｚｃｘ （’Ｋｉ、子サイクサイ
クロトロン共鳴励起ズマ６を発生させる。プラズマ引き
出し窓１６から引き出されたプラズマ流１４によってＩ
％Ｐ基板５０表面を約２分間プラズマエツチングを施し
清浄にする。次にＳｉＨ４ガス人口８からＳｉＨ４を導
入し、ＥＣＲプラズマとの反応でｖｒ望の厚さの５ｉＢ
Ｎ４膜をＩＭＰ基板５上に室温で堆積させこζで、ＥＣ
Ｒプラズマは従来の高周波グ四−故知、プラズマに比較
してｔ子温度、イオン化率が１〜２桁高く為活性である
ために得られた５ｉＢＮ４膜の特性は、室温で堆積させ
たにもかかわらず屈折率約２．０．絶縁破壊′電界５ｘ
１０’ｉ’／Ｃ淋以上、抵抗率１０１４Ωｃｍ以上と十
分実用に供し得る値であった。
ＳｉＨ，Ｎ４膜を形成する場合について本発明を説明す
る。第１図は本実施例で用いたＥＣＲプラズマ付着装置
であって、１社矩形導波管、２はプラズマ室、６は試料
室、４は試料台、５はＩｎＰ基板、６はＥＣＲプラズマ
、７はＮ２ガス入口、８はＳｉＨ４ガス入口、９は冷却
水入口、１０は冷却水出口、１１は磁気コイル、１２は
真空排気系、１６はプラズマ引き出し窓、１４はプラズ
マ流である。本装置を用いて以下の手順で膜形成を行な
った。まず、試料台４上にＩｎＰ基板５を配す。Ｎ２ガ
ス人ロアからＮ２ガスを導入しながら真壁排気糸１２に
よってプラズマ室２および試料室６を約１０ ７ｏｒデ
ーに保つ。矩形導波管１から２．４５ ＧＨｚのマイク
ロ波を導入し、磁気コイル１１で８７５Ｇの静磁界苓か
けてプラズマ室２内にｚｃｘ （’Ｋｉ、子サイクサイ
クロトロン共鳴励起ズマ６を発生させる。プラズマ引き
出し窓１６から引き出されたプラズマ流１４によってＩ
％Ｐ基板５０表面を約２分間プラズマエツチングを施し
清浄にする。次にＳｉＨ４ガス人口８からＳｉＨ４を導
入し、ＥＣＲプラズマとの反応でｖｒ望の厚さの５ｉＢ
Ｎ４膜をＩＭＰ基板５上に室温で堆積させこζで、ＥＣ
Ｒプラズマは従来の高周波グ四−故知、プラズマに比較
してｔ子温度、イオン化率が１〜２桁高く為活性である
ために得られた５ｉＢＮ４膜の特性は、室温で堆積させ
たにもかかわらず屈折率約２．０．絶縁破壊′電界５ｘ
１０’ｉ’／Ｃ淋以上、抵抗率１０１４Ωｃｍ以上と十
分実用に供し得る値であった。
さらに、本装置は第１図に示すようにプラズマ室２と試
料室３を分離していることならびに発散磁界によるプラ
ズマ流１４を用いることにより、プラズマ中の高温電子
による基板の攻撃及び加熱作用が小さく（前記のように
処理中加熱されても高々８０６Ｃ位である）、プラズマ
損傷が非常に小さいという特徴を有している。そのため
、以下に述べるような絶縁膜と半導体の界面特性が良好
なものが得られた。
料室３を分離していることならびに発散磁界によるプラ
ズマ流１４を用いることにより、プラズマ中の高温電子
による基板の攻撃及び加熱作用が小さく（前記のように
処理中加熱されても高々８０６Ｃ位である）、プラズマ
損傷が非常に小さいという特徴を有している。そのため
、以下に述べるような絶縁膜と半導体の界面特性が良好
なものが得られた。
第２図は、本実施例によって形成したＳｉ２Ｈ４膜をゲ
ート絶縁膜に用いたＩｎＰ ＭＩＳ％界効果トラ、ンジ
スタの静特性である。
ート絶縁膜に用いたＩｎＰ ＭＩＳ％界効果トラ、ンジ
スタの静特性である。
この静特性のドレイン電圧０．５Ｆ（ｉ影領域）でのゲ
ート電圧変化に対するドレイン電流、流の変化率４．５
Ｘ １０ ’ Ａｌ１ とゲート絶縁膜の単位面積当
りの容量５．７ｘ １０−８Ｆ／ｃｍ”と素子寸法（チ
ャネル長５ｐｍ。
ート電圧変化に対するドレイン電流、流の変化率４．５
Ｘ １０ ’ Ａｌ１ とゲート絶縁膜の単位面積当
りの容量５．７ｘ １０−８Ｆ／ｃｍ”と素子寸法（チ
ャネル長５ｐｍ。
チャネル幅１３０μｍ）から、反転実効電子移動度は６
ｏｏｃｔｒＬ”／ｒｒ−ｓと計算される。この値は従来
の高周波グロー放電プラズマを用いたＣＶＤ法あるいは
熱ＣＶＤ法でゲート絶縁膜を形成した場合に比軟して数
倍大きい。
ｏｏｃｔｒＬ”／ｒｒ−ｓと計算される。この値は従来
の高周波グロー放電プラズマを用いたＣＶＤ法あるいは
熱ＣＶＤ法でゲート絶縁膜を形成した場合に比軟して数
倍大きい。
また、従来の方法でゲート絶縁膜を形成した場合、第３
図（イ）に示すようにＩ％ｐｐｒｒｚｓ夷界効果トラン
ジスタのドレイン電流が時間とともに急激に減少すると
いう重大な問題が生じた。これはゲート絶縁膜の緻密性
が悪いために、ゲート絶縁膜中に時定数の大きい電子捕
獲準位が多量に存在し、この準位への電子捕獲によって
反転層中の′電流；ｌ：ｊ、ｊ体である電子が時間と伴
に急激に減少することが主たる原因である（参考文献Ｊ
、Ａｐｐ１．Ｐｈｙｓ 、 ５４ （１） ＋１９８５
、 Ｆ ２６０〜？’２６７ ）。しかし、本実施例の
ＩルＰＨＩｓ電界効果トランジスタはゲート絶縁膜の緻
密性が高いため、膜中の電子捕獲準位が極めて少なく、
同図（ロ）に示すようにドレイン電流の時間変化はかな
シ小さい。
図（イ）に示すようにＩ％ｐｐｒｒｚｓ夷界効果トラン
ジスタのドレイン電流が時間とともに急激に減少すると
いう重大な問題が生じた。これはゲート絶縁膜の緻密性
が悪いために、ゲート絶縁膜中に時定数の大きい電子捕
獲準位が多量に存在し、この準位への電子捕獲によって
反転層中の′電流；ｌ：ｊ、ｊ体である電子が時間と伴
に急激に減少することが主たる原因である（参考文献Ｊ
、Ａｐｐ１．Ｐｈｙｓ 、 ５４ （１） ＋１９８５
、 Ｆ ２６０〜？’２６７ ）。しかし、本実施例の
ＩルＰＨＩｓ電界効果トランジスタはゲート絶縁膜の緻
密性が高いため、膜中の電子捕獲準位が極めて少なく、
同図（ロ）に示すようにドレイン電流の時間変化はかな
シ小さい。
なお、ＩｎＰ以外の化合物半導体基板としてＩｎｃｈを
用いた場合、従来の高周波グロー放電プラズマを用いた
ＣＶＤ法ではまったく動作させることが出来なかったＭ
ｉｓダイオードの容量−電圧特性が、本実施例によって
Ｉｎｃｈ基板に形成した５ｉＢ１’ｋ Ｍを用いたＭｉ
ｓダイオードでは第４図に示すように反転状態から蓄積
状態までの動作を安定かつ良好に示す特性が得られた。
用いた場合、従来の高周波グロー放電プラズマを用いた
ＣＶＤ法ではまったく動作させることが出来なかったＭ
ｉｓダイオードの容量−電圧特性が、本実施例によって
Ｉｎｃｈ基板に形成した５ｉＢ１’ｋ Ｍを用いたＭｉ
ｓダイオードでは第４図に示すように反転状態から蓄積
状態までの動作を安定かつ良好に示す特性が得られた。
以上のように、従来量も脆弱であシ良好な絶縁膜が形成
できなかった化合物半導体にも良好な絶縁膜が形成でき
、本発明の絶縁膜形成方法によれば化合物半導体基板上
に従来法では得られなかったような緻密性、耐圧が実用
に十分耐え得、しかも絶縁膜と半導体の界面特性が良好
な絶縁膜を形成できることが明らかとなった。
できなかった化合物半導体にも良好な絶縁膜が形成でき
、本発明の絶縁膜形成方法によれば化合物半導体基板上
に従来法では得られなかったような緻密性、耐圧が実用
に十分耐え得、しかも絶縁膜と半導体の界面特性が良好
な絶縁膜を形成できることが明らかとなった。
なお、上記実施例では絶縁膜としてＳ ｉ ３ Ｎ４に
ついて説明したが、本発明は５ｉＢＮ４に限定されずＳ
ｉＯ雪、 ＡＬ鵞Ｏｓ 、 ＰｓＮｓ等、気相で形成可
能なすべての絶縁膜ならびにＢＮ、ＡｔＮ等バンドギャ
ップの太き々化合物半導体を用いでも良いことは勿論で
ある。
ついて説明したが、本発明は５ｉＢＮ４に限定されずＳ
ｉＯ雪、 ＡＬ鵞Ｏｓ 、 ＰｓＮｓ等、気相で形成可
能なすべての絶縁膜ならびにＢＮ、ＡｔＮ等バンドギャ
ップの太き々化合物半導体を用いでも良いことは勿論で
ある。
また、上記実施例では化合物半導体基板としてＩｎＰな
らびにＩｎｃｈについて説明したが、本発明はＩｎＡａ
、 ＧａＡａ 、 ＩｎＧａＡａ等他の化合物半導体
基板にも適用できることは言うまでもない。本発明方法
の実施にあたり、処理の条件範囲は適用する半導体の種
類等によって相違するが、プラズマと原料ガスとの反応
は例えば１０−５〜１Ｏ−５Ｔｏｒｒの低圧下で行なう
ことができ、化合物半導体基板の温度は室温乃至２００
°Ｃの範囲である。この範囲内で化合物半導体基板に熱
的劣化ならびにプラズマによる損傷を与えることなく絶
縁膜が形成できる。そして、特に従来の薄膜形成技術に
よっては、全く動作させることができなかったＩｎｃｈ
を化合物半導体基板として用い九Ｍｉｓダイオードにつ
いて、本発明方法を適用して初めて第４図に示すように
安定な動作が可能となったことは特筆されることである
。
らびにＩｎｃｈについて説明したが、本発明はＩｎＡａ
、 ＧａＡａ 、 ＩｎＧａＡａ等他の化合物半導体
基板にも適用できることは言うまでもない。本発明方法
の実施にあたり、処理の条件範囲は適用する半導体の種
類等によって相違するが、プラズマと原料ガスとの反応
は例えば１０−５〜１Ｏ−５Ｔｏｒｒの低圧下で行なう
ことができ、化合物半導体基板の温度は室温乃至２００
°Ｃの範囲である。この範囲内で化合物半導体基板に熱
的劣化ならびにプラズマによる損傷を与えることなく絶
縁膜が形成できる。そして、特に従来の薄膜形成技術に
よっては、全く動作させることができなかったＩｎｃｈ
を化合物半導体基板として用い九Ｍｉｓダイオードにつ
いて、本発明方法を適用して初めて第４図に示すように
安定な動作が可能となったことは特筆されることである
。
発明の詳細
な説明したように本発明によれば緻密性、耐圧が実用に
耐え得、しかも絶縁膜と半導体の界面特性が良好な絶縁
膜が形成されるのでその応用分野はＭｉｓ ｉｉ界効果
トランジスタ、 Ｍｉｓダイオードのみならず、ＭＩＳ
形太陽電１池、 Ｍｉｓ形受光累子等あらゆるＭｉｓ形
半導体装置に及ぶ。
耐え得、しかも絶縁膜と半導体の界面特性が良好な絶縁
膜が形成されるのでその応用分野はＭｉｓ ｉｉ界効果
トランジスタ、 Ｍｉｓダイオードのみならず、ＭＩＳ
形太陽電１池、 Ｍｉｓ形受光累子等あらゆるＭｉｓ形
半導体装置に及ぶ。
第１図は本発明の実施例で用いたＥＣＲプラズマ付着装
置、第２図は本発明によシ得られた５ｉＢＮ４膜をゲー
ト絶縁膜に用いたＩｎＰ ＨＩＥ電界効果トランジスタ
の静特性を示す図、第５図はＩｎＰ ＨＩＥ％界効果ト
ランジスタのドレイｙｔ、流時間変化の従来法と本発明
の実施例とを比較する特性図、第４図は本発明の実施例
により得られたＳｉ３Ｎ４膜をゲート絶縁膜に用いたＩ
ｎｃｈ ＭＩＳダイオードの容量−電圧特性を示す図で
ある。 １・・・矩形導波管、２・・・プラズマ室、３・・・試
料室、４・・・試料台、５・・・ＩｎＰ基板、６・・・
ＥＣＲプラズマ、７・・・Ｎ、ガス入口、８・・・５ｉ
Ｈ４ガス入口、９・・・冷却水入口、１０・・・冷却水
出口、１１ ・・・磁気コイル、１２・・・真空排気系
、１３・・・プラズマ弓１出し窓、１４・・・プラズマ
流 特許出願人 日 本 軍 信 電 話 公 社代理人弁
理士 玉 蟲 久 五 部（外２名）第１図 第３図 時間（ｓｅｃ） 第４図
置、第２図は本発明によシ得られた５ｉＢＮ４膜をゲー
ト絶縁膜に用いたＩｎＰ ＨＩＥ電界効果トランジスタ
の静特性を示す図、第５図はＩｎＰ ＨＩＥ％界効果ト
ランジスタのドレイｙｔ、流時間変化の従来法と本発明
の実施例とを比較する特性図、第４図は本発明の実施例
により得られたＳｉ３Ｎ４膜をゲート絶縁膜に用いたＩ
ｎｃｈ ＭＩＳダイオードの容量−電圧特性を示す図で
ある。 １・・・矩形導波管、２・・・プラズマ室、３・・・試
料室、４・・・試料台、５・・・ＩｎＰ基板、６・・・
ＥＣＲプラズマ、７・・・Ｎ、ガス入口、８・・・５ｉ
Ｈ４ガス入口、９・・・冷却水入口、１０・・・冷却水
出口、１１ ・・・磁気コイル、１２・・・真空排気系
、１３・・・プラズマ弓１出し窓、１４・・・プラズマ
流 特許出願人 日 本 軍 信 電 話 公 社代理人弁
理士 玉 蟲 久 五 部（外２名）第１図 第３図 時間（ｓｅｃ） 第４図
Claims (1)
- マイクロ波による電子サイクロトロン共鳴励起プラズマ
を発生せしめ、発散磁界を用いて該プラズマを引出し、
導入される原料ガスと低圧力下で反応せしめて、低温度
の化合物半導体基板上に絶縁膜を堆積することを特徴と
する化合物半導体基板上への絶縁膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58222753A JPS60115235A (ja) | 1983-11-26 | 1983-11-26 | 化合物半導体基板上への絶縁膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58222753A JPS60115235A (ja) | 1983-11-26 | 1983-11-26 | 化合物半導体基板上への絶縁膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60115235A true JPS60115235A (ja) | 1985-06-21 |
Family
ID=16787363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58222753A Pending JPS60115235A (ja) | 1983-11-26 | 1983-11-26 | 化合物半導体基板上への絶縁膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60115235A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62149122A (ja) * | 1985-09-20 | 1987-07-03 | Sumitomo Electric Ind Ltd | 化合物半導体基板の熱処理方法 |
| JPS62205282A (ja) * | 1986-03-04 | 1987-09-09 | Matsushita Electric Ind Co Ltd | 薄膜形成方法及びエッチング方法 |
| JPS6350028A (ja) * | 1986-08-20 | 1988-03-02 | Fujitsu Ltd | 薄膜形成方法 |
| JPS6383273A (ja) * | 1986-09-26 | 1988-04-13 | Res Dev Corp Of Japan | 窒化ホウ素膜の合成方法 |
| JPS6436769A (en) * | 1987-04-27 | 1989-02-07 | Semiconductor Energy Lab | Plasma treatment device |
| JPS6465269A (en) * | 1987-05-01 | 1989-03-10 | Semiconductor Energy Lab | Plasma treatment apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133636A (en) * | 1981-02-13 | 1982-08-18 | Nippon Telegr & Teleph Corp <Ntt> | Film forming device utilizing plasma at low temperature |
-
1983
- 1983-11-26 JP JP58222753A patent/JPS60115235A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133636A (en) * | 1981-02-13 | 1982-08-18 | Nippon Telegr & Teleph Corp <Ntt> | Film forming device utilizing plasma at low temperature |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62149122A (ja) * | 1985-09-20 | 1987-07-03 | Sumitomo Electric Ind Ltd | 化合物半導体基板の熱処理方法 |
| JPS62205282A (ja) * | 1986-03-04 | 1987-09-09 | Matsushita Electric Ind Co Ltd | 薄膜形成方法及びエッチング方法 |
| JPS6350028A (ja) * | 1986-08-20 | 1988-03-02 | Fujitsu Ltd | 薄膜形成方法 |
| JPS6383273A (ja) * | 1986-09-26 | 1988-04-13 | Res Dev Corp Of Japan | 窒化ホウ素膜の合成方法 |
| JPS6436769A (en) * | 1987-04-27 | 1989-02-07 | Semiconductor Energy Lab | Plasma treatment device |
| US5858259A (en) * | 1987-04-27 | 1999-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Plasma processing apparatus and method |
| US6217661B1 (en) | 1987-04-27 | 2001-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Plasma processing apparatus and method |
| US6423383B1 (en) | 1987-04-27 | 2002-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Plasma processing apparatus and method |
| US6838126B2 (en) | 1987-04-27 | 2005-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming I-carbon film |
| JPS6465269A (en) * | 1987-05-01 | 1989-03-10 | Semiconductor Energy Lab | Plasma treatment apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804640A (en) | Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film | |
| JP3916565B2 (ja) | 電子デバイス材料の製造方法 | |
| JP2687966B2 (ja) | 半導体装置の製造方法 | |
| JP2010021582A (ja) | トランジスタ | |
| EP0285445A2 (en) | Electric circuit having superconducting multilayered structure and manufacturing method for same | |
| JPS6051847B2 (ja) | 酸化層の形成方法 | |
| JPH06283430A (ja) | 単一チャンバー内で多層ｃｖｄを行なう方法 | |
| JP3161394B2 (ja) | プラズマｃｖｄ装置 | |
| Fukuda et al. | Low-Temperature Formation of High-Quality $\hbox {GeO} _ {2} $ Interlayer for High-$\kappa $ Gate Dielectrics/Ge by Electron-Cyclotron-Resonance Plasma Techniques | |
| JPH0874028A (ja) | 薄膜形成装置および薄膜形成方法 | |
| JPH0347575B2 (ja) | ||
| JPS60115235A (ja) | 化合物半導体基板上への絶縁膜形成方法 | |
| Harris et al. | Plasma enhanced metalorganic chemical vapor deposition of amorphous aluminum nitride | |
| Chang et al. | Preparation and electrical properties of InPxOy gate insulators on InP | |
| JPS5856249B2 (ja) | プラズマ反応による薄膜の製造方法 | |
| JP3029434B2 (ja) | 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法 | |
| JPS63273323A (ja) | 膜形成装置 | |
| JP2703228B2 (ja) | 窒化シリコン膜の形成方法 | |
| JPH0629222A (ja) | 半導体装置の製造方法 | |
| GB2179679A (en) | Forming a dielectric film and semiconductor device including said film | |
| JPS6366415B2 (ja) | ||
| KR100244400B1 (ko) | 유전체막 형성방법 | |
| JP3279466B2 (ja) | 半導体ウエハの処理装置及び半導体素子 | |
| Matsuo et al. | Low temperature deposition apparatus using an electron cyclotron resonance plasma | |
| JPS5934639A (ja) | 窒化シリコン膜形成装置 |