JPS60251631A - 不均一不純物密度分布を有する半導体装置の製造方法 - Google Patents
不均一不純物密度分布を有する半導体装置の製造方法Info
- Publication number
- JPS60251631A JPS60251631A JP59107730A JP10773084A JPS60251631A JP S60251631 A JPS60251631 A JP S60251631A JP 59107730 A JP59107730 A JP 59107730A JP 10773084 A JP10773084 A JP 10773084A JP S60251631 A JPS60251631 A JP S60251631A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- compound semiconductor
- impurity concentration
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000009828 non-uniform distribution Methods 0.000 title 1
- 150000001875 compounds Chemical class 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 238000009826 distribution Methods 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract description 3
- 239000010453 quartz Substances 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910017401 Au—Ge Inorganic materials 0.000 abstract 1
- 239000005864 Sulphur Substances 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2258—Diffusion into or out of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/42—Bombardment with radiation
- H01L21/423—Bombardment with radiation with high-energy radiation
- H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
本発明は半導体装置で特に不均一な不純物密度分布を有
する半導体装置の製造方法に関するものである。
する半導体装置の製造方法に関するものである。
く従来技術〉
Siのバラクタダイオードでは合金拡散法により超階段
接合を有するものが容易に実現できているが、Qa A
sの様な化合物半導体のバラクタダイオードは、例えば
ドナー拡散を良好に行うことができないために、容量変
化率の大きいものを得ることが困難である。GaAsの
バラクタダイオードで超階段接合はイオン注入法あるい
は分子線エピタキシャル成長法により試作されているが
、前者は、イオン注入後のア二一リングが難しいこと、
後者は成長中の不純物添加が難しいという欠点を有して
いる。
接合を有するものが容易に実現できているが、Qa A
sの様な化合物半導体のバラクタダイオードは、例えば
ドナー拡散を良好に行うことができないために、容量変
化率の大きいものを得ることが困難である。GaAsの
バラクタダイオードで超階段接合はイオン注入法あるい
は分子線エピタキシャル成長法により試作されているが
、前者は、イオン注入後のア二一リングが難しいこと、
後者は成長中の不純物添加が難しいという欠点を有して
いる。
く発明の目的〉
本発明は、例えばGaAs等の化合物半導体のバラクタ
ダイオードで特に良好な超階段接合を有するものを、容
易に再現性良く得られるようにしたものである。
ダイオードで特に良好な超階段接合を有するものを、容
易に再現性良く得られるようにしたものである。
〈発明の構成〉
以下、本発明に係る半導体装置の製造方法につき、図面
を参照して詳細に説明する。
を参照して詳細に説明する。
第1図(a)乃至(f)は本発明の一実施例である。
第1図(a )において1は0+のQa As基板、2
はエピタキシャル成長層で不純物密度はたとえば1X1
0 、cm 〜lX10 cm 程度、厚さは0.2〜
1μm位である。このようなQa Asウェハにn形の
不純物としてたとえばS(イオウ)をイオン注入により
打込む。第1図(b)の3はイオン注入層を示している
。
はエピタキシャル成長層で不純物密度はたとえば1X1
0 、cm 〜lX10 cm 程度、厚さは0.2〜
1μm位である。このようなQa Asウェハにn形の
不純物としてたとえばS(イオウ)をイオン注入により
打込む。第1図(b)の3はイオン注入層を示している
。
次にこのウェハをASと共に石英管中に封入し、真空排
気後、酸水素バーナにより封じ切りをし、熱処理を行う
。(第1図(C)参照)4は表面に打ち込まれたSがエ
ピタキシャル成長層の内部に拡散してできた領域である
。次に周知の方法によりブレーナ形のショットキーバリ
アを形成する。即ち第1図(d )に示すようにS!
02 、S ’ ! ” 4等の絶縁物10をプラズマ
CVD法等により形成し、写真食刻により開孔する。
気後、酸水素バーナにより封じ切りをし、熱処理を行う
。(第1図(C)参照)4は表面に打ち込まれたSがエ
ピタキシャル成長層の内部に拡散してできた領域である
。次に周知の方法によりブレーナ形のショットキーバリ
アを形成する。即ち第1図(d )に示すようにS!
02 、S ’ ! ” 4等の絶縁物10をプラズマ
CVD法等により形成し、写真食刻により開孔する。
次に第1図(e )に示すようにn+基板1に抵抗性接
触15を形成する。AU −Ge (Ge12重量%程
度のもの)を1000A真空蒸着した後、H2中450
0で1〜2分熱処理することにより良好な抵抗性接触が
できる。
触15を形成する。AU −Ge (Ge12重量%程
度のもの)を1000A真空蒸着した後、H2中450
0で1〜2分熱処理することにより良好な抵抗性接触が
できる。
最後に、第1図(f)に示すように開孔されたウェハ表
面に、ショットキー電極となる金属としてAI、Ni、
pt、Au、”li等の金属を選択付着させることによ
りショットキー電極16を形成する。
面に、ショットキー電極となる金属としてAI、Ni、
pt、Au、”li等の金属を選択付着させることによ
りショットキー電極16を形成する。
本発明の主旨は以上第1図(C)で説明したようにイオ
ン注入後、ASの蒸気圧を印加しながら熱処理を行なう
ことにあり第2図(a )、(b)はその一実施例を示
す。
ン注入後、ASの蒸気圧を印加しながら熱処理を行なう
ことにあり第2図(a )、(b)はその一実施例を示
す。
第2図(a)において30は石英管でウェハ21及びA
s22の収容部を有しているもの、11.12は熱処理
用の2ゾーンの電気炉を示していて、11の部分はAs
の蒸気圧制御用の電気炉で、12はウェハの加熱をする
ための電気炉である。第2図(b)は電気炉の温度分布
を示す図でX、はASの部分、×、はウェハの部分に対
応しT1、T2はxI、×2の部分の温度である。
s22の収容部を有しているもの、11.12は熱処理
用の2ゾーンの電気炉を示していて、11の部分はAs
の蒸気圧制御用の電気炉で、12はウェハの加熱をする
ための電気炉である。第2図(b)は電気炉の温度分布
を示す図でX、はASの部分、×、はウェハの部分に対
応しT1、T2はxI、×2の部分の温度である。
一実施例としてはT、=495℃、T2=800℃とし
て、30分間熱処理を行なった。
て、30分間熱処理を行なった。
印加するAs圧をおおよそP=2.6X10−’8%P
(−?) (Torr )近辺とすれば、表面状態が良
好な結果が得られた。
(−?) (Torr )近辺とすれば、表面状態が良
好な結果が得られた。
ここでkはボルツマン定数、王は絶対温度である。
第3図はこのようにして製作したバラクタダイオードの
C−■特性の一例を示すものである。ショットキー電極
としてはNiを用いているイオン注入はSを加速電圧8
0keVでドーズ吊として2 X 1013/am2打
込んでいる。横軸はバイアス電圧■b1により拡散電位
Vd(約0.9eV)を引いた値である。Oバイアスで
80p F、−5Vバイアスで8pFとなっていて、容
量変化率は10である。C−■特性より不純物密度分布
を計算したところN(X)=NIAfL(−8>+Nb
という式によく合い、拡散長りは500A〜800A
程度となっていることが判明し、良好な超階段接合が形
成できた。
C−■特性の一例を示すものである。ショットキー電極
としてはNiを用いているイオン注入はSを加速電圧8
0keVでドーズ吊として2 X 1013/am2打
込んでいる。横軸はバイアス電圧■b1により拡散電位
Vd(約0.9eV)を引いた値である。Oバイアスで
80p F、−5Vバイアスで8pFとなっていて、容
量変化率は10である。C−■特性より不純物密度分布
を計算したところN(X)=NIAfL(−8>+Nb
という式によく合い、拡散長りは500A〜800A
程度となっていることが判明し、良好な超階段接合が形
成できた。
上記実施例において、ダイオードの製造方法はプレーナ
形に限らず、ビームリード形としでも良いし、材料もG
aASに限らずIn P、 Ga p 、 Ga1−、
XA l xΔS等のm−v族に限らt、Zn Se
、H(+、−、XcdχTe 、Hg TaのようなI
I−Vl族でも良い。
形に限らず、ビームリード形としでも良いし、材料もG
aASに限らずIn P、 Ga p 、 Ga1−、
XA l xΔS等のm−v族に限らt、Zn Se
、H(+、−、XcdχTe 、Hg TaのようなI
I−Vl族でも良い。
又打込むイオンはSに限らず、I[[−V化合物半導体
の不純物原子となるものであればよいことは勿論である
。イオン注入後の熱処理の蒸気圧源にはV広原子のみで
はなく、V広原子を含む化合物を用いても良い。
の不純物原子となるものであればよいことは勿論である
。イオン注入後の熱処理の蒸気圧源にはV広原子のみで
はなく、V広原子を含む化合物を用いても良い。
イオン注入後の熱処理工程を第2図に示したような閉管
法によると、量、産性が悪い場合には、開管の装置に真
空排気装置をつけ、真空排気後にバルブで開管を閉じた
後に、Asの圧力を加えて行なうこともできることは言
うまでもない不均一な不純物密度分布を得るために、イ
オン注入法を使用することは必ずしも必要ではなく、不
純物原子を含む絶縁物をエピタキシ1フル成長層上に形
成しても良いし、不純物を含む結晶、又は不純物を含む
多結晶を利用してもよいことは言うまでもない。
法によると、量、産性が悪い場合には、開管の装置に真
空排気装置をつけ、真空排気後にバルブで開管を閉じた
後に、Asの圧力を加えて行なうこともできることは言
うまでもない不均一な不純物密度分布を得るために、イ
オン注入法を使用することは必ずしも必要ではなく、不
純物原子を含む絶縁物をエピタキシ1フル成長層上に形
成しても良いし、不純物を含む結晶、又は不純物を含む
多結晶を利用してもよいことは言うまでもない。
以上、バラクタダイオードに不均一な不純物密度分布と
して超階段接合を作る実施例を述べたが本発明はバラク
タダイオードに限らず、トランジスタ、負性抵抗ダイオ
ード等の化合物半導体装置の製造に応用できることは言
うまでもない。
して超階段接合を作る実施例を述べたが本発明はバラク
タダイオードに限らず、トランジスタ、負性抵抗ダイオ
ード等の化合物半導体装置の製造に応用できることは言
うまでもない。
〈発明の効果〉
以上説明してきたように、本発明の半導体装置の製造方
法は、イオン注入後の熱処理時に基板表面を810□
、Si3N4等の膜で覆う必要がないために工程が簡単
で、化合物半導体の成分の蒸気圧を印加しながら熱処理
をすると同時に熱処理時の時間を制御することにより所
望の不均一な不純物分布を容易にかつ再現性良く実現で
きるという非常に大きな利点を有するものである。
法は、イオン注入後の熱処理時に基板表面を810□
、Si3N4等の膜で覆う必要がないために工程が簡単
で、化合物半導体の成分の蒸気圧を印加しながら熱処理
をすると同時に熱処理時の時間を制御することにより所
望の不均一な不純物分布を容易にかつ再現性良く実現で
きるという非常に大きな利点を有するものである。
第1図(a )乃至(「)は本発明の一実施例、第2図
(a)乃び(b)は本発明の熱処理工程を示した図、第
3図は本発明によるショットキーバリアダイオードのC
−■特性図である。 1・・・基板、2・・・エピタキシャル成長層、3・・
・イオン注入層、4・・・蒸気圧制御により熱処理され
た層 特許出願人 (C) (区 2 // /2 菖2図
(a)乃び(b)は本発明の熱処理工程を示した図、第
3図は本発明によるショットキーバリアダイオードのC
−■特性図である。 1・・・基板、2・・・エピタキシャル成長層、3・・
・イオン注入層、4・・・蒸気圧制御により熱処理され
た層 特許出願人 (C) (区 2 // /2 菖2図
Claims (2)
- (1)化合物半導体領域中に不均一な不純物密度分布を
形成するために前記化合物半導体の主表面ないしはその
一部に不純物を導入する際に、イオン注入法、拡散法若
しくは不純物を含有した絶縁膜、結晶膜又は多結晶膜を
薄くつける方法等により不純物層を前記化合物半導体領
域に薄く形成した後に、化合物半導体の成分元素又は成
分元素を含む化合物の少なくとも1つ以上の蒸気圧によ
って満たされた雰囲気中で熱処理する工程を含むことを
特徴とする不均一不純物密度分布を有する半導体装置の
製造方法。 - (2)化合物半導体としてQa AS 、加えるASの
圧力をおおよそ2 、6x 10−6e/xf(−T「
)(Torr )としたことを特徴とする特許の範囲第
1項記載の不均一不純物密度分布を有する半導体装置の
製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59107730A JPS60251631A (ja) | 1984-05-28 | 1984-05-28 | 不均一不純物密度分布を有する半導体装置の製造方法 |
US06/737,089 US4668306A (en) | 1984-05-28 | 1985-05-23 | Method of manufacturing a semiconductor device having unhomogeneous distribution of impurity concentration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59107730A JPS60251631A (ja) | 1984-05-28 | 1984-05-28 | 不均一不純物密度分布を有する半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60251631A true JPS60251631A (ja) | 1985-12-12 |
Family
ID=14466495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59107730A Pending JPS60251631A (ja) | 1984-05-28 | 1984-05-28 | 不均一不純物密度分布を有する半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4668306A (ja) |
JP (1) | JPS60251631A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106367063A (zh) * | 2016-08-10 | 2017-02-01 | 渤海大学 | 一种S掺杂SiO2微球及其制备方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771010A (en) * | 1986-11-21 | 1988-09-13 | Xerox Corporation | Energy beam induced layer disordering (EBILD) |
US6759312B2 (en) * | 2001-10-16 | 2004-07-06 | The Regents Of The University Of California | Co-implantation of group VI elements and N for formation of non-alloyed ohmic contacts for n-type semiconductors |
US7253073B2 (en) * | 2004-01-23 | 2007-08-07 | International Business Machines Corporation | Structure and method for hyper-abrupt junction varactors |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58112328A (ja) * | 1982-10-20 | 1983-07-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4190486A (en) * | 1973-10-04 | 1980-02-26 | Hughes Aircraft Company | Method for obtaining optically clear, high resistivity II-VI, III-V, and IV-VI compounds by heat treatment |
JPS5850409B2 (ja) * | 1976-04-20 | 1983-11-10 | 日本電気株式会社 | 砒化ガリウムエピタキシヤル薄層の製造方法 |
JPS577171A (en) * | 1980-06-16 | 1982-01-14 | Junichi Nishizawa | Manufacture of znsepn junction |
JPS577131A (en) * | 1980-06-16 | 1982-01-14 | Junichi Nishizawa | Manufacture of p-n junction |
DE3124572A1 (de) * | 1981-06-23 | 1982-12-30 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von schottky-dioden |
DE3124817A1 (de) * | 1981-06-24 | 1983-01-20 | Siemens AG, 1000 Berlin und 8000 München | Lumineszenzdiode mit hohem wirkungsgrad und hoher grenzfrequenz der modulierbarkeit |
FR2525028A1 (fr) * | 1982-04-09 | 1983-10-14 | Chauffage Nouvelles Tech | Procede de fabrication de transistors a effet de champ, en gaas, par implantations ioniques et transistors ainsi obtenus |
DE3227263C2 (de) * | 1982-07-21 | 1984-05-30 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung einer planaren Avalanche-Fotodiode mit langwelliger Empfindlichkeitsgrenze über 1,3 μ |
US4544417A (en) * | 1983-05-27 | 1985-10-01 | Westinghouse Electric Corp. | Transient capless annealing process for the activation of ion implanted compound semiconductors |
US4499656A (en) * | 1983-08-15 | 1985-02-19 | Sperry Corporation | Deep mesa process for fabricating monolithic integrated Schottky barrier diode for millimeter wave mixers |
US4559091A (en) * | 1984-06-15 | 1985-12-17 | Regents Of The University Of California | Method for producing hyperabrupt doping profiles in semiconductors |
US4576652A (en) * | 1984-07-12 | 1986-03-18 | International Business Machines Corporation | Incoherent light annealing of gallium arsenide substrate |
-
1984
- 1984-05-28 JP JP59107730A patent/JPS60251631A/ja active Pending
-
1985
- 1985-05-23 US US06/737,089 patent/US4668306A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58112328A (ja) * | 1982-10-20 | 1983-07-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106367063A (zh) * | 2016-08-10 | 2017-02-01 | 渤海大学 | 一种S掺杂SiO2微球及其制备方法 |
CN106367063B (zh) * | 2016-08-10 | 2022-02-22 | 渤海大学 | 一种S掺杂SiO2微球及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US4668306A (en) | 1987-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2695852A (en) | Fabrication of semiconductors for signal translating devices | |
JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US5135885A (en) | Method of manufacturing silicon carbide fets | |
US7759172B2 (en) | Method of forming a planar combined structure of a bipolar junction transistor and n-type and p-type metal semiconductor field-effect transistors and method for forming the same | |
JPS60251631A (ja) | 不均一不純物密度分布を有する半導体装置の製造方法 | |
JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JPH0824184B2 (ja) | 薄膜トランジスタの製造方法 | |
US5214003A (en) | Process for producing a uniform oxide layer on a compound semiconductor substrate | |
JPH0249422A (ja) | 炭化珪素半導体装置の製造方法 | |
US3337375A (en) | Semiconductor method and device | |
JPS596054B2 (ja) | 半導体素子の製造方法 | |
JP2660252B2 (ja) | 化合物半導体装置の製造方法 | |
JPS63158836A (ja) | 半導体素子の製造方法 | |
JPH02291123A (ja) | 炭化珪素半導体装置 | |
JPS59191329A (ja) | イオン注入型GaAs素子の製造方法 | |
JPH01270277A (ja) | 砒化ガリウム超階段バラクタダイオードの製造方法 | |
JPS58134478A (ja) | 化合物半導体fetの製造方法 | |
JPH04307741A (ja) | 半導体装置の製造方法 | |
JPS60136264A (ja) | 半導体装置の製造方法 | |
JPS6191966A (ja) | 半導体装置用電極材料及びそれを用いた電界効果トランジスタ | |
JPS58199537A (ja) | 高抵抗半導体層の製造方法 | |
JPH04354139A (ja) | ダイヤモンドトランジスタ製造方法 | |
JPH0364073A (ja) | 化合物半導体装置およびその製造方法 | |
JPH02130932A (ja) | ポリシリコン薄膜トランジスタ | |
JPS59193070A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 |