JP2660252B2 - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JP2660252B2 JP2660252B2 JP50764390A JP50764390A JP2660252B2 JP 2660252 B2 JP2660252 B2 JP 2660252B2 JP 50764390 A JP50764390 A JP 50764390A JP 50764390 A JP50764390 A JP 50764390A JP 2660252 B2 JP2660252 B2 JP 2660252B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- compound semiconductor
- wafer
- inp
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 技術分野 本発明は化合物半導体結晶を基板とする電界効果型ト
ランジスタ（以下FETと記す）の製造方法に関し、特にI
nP単結晶およびその三元、四元混晶の基板上にMOSFETや
ショットキ・ダイオードおよびMESFETを形成する場合に
利用して最も効果のある技術に関する。
ランジスタ（以下FETと記す）の製造方法に関し、特にI
nP単結晶およびその三元、四元混晶の基板上にMOSFETや
ショットキ・ダイオードおよびMESFETを形成する場合に
利用して最も効果のある技術に関する。
背景技術 GaAs,InPなどの化合物半導体は電子の移動度がシリコ
ンよりも高く、また耐放射性、耐熱性などに優れ、シリ
コンに代わる高周波、高速の電子デバイスとしてその将
来性が見込まれ、数多くの研究がなされてきたが、界面
準位密度の小さな安定な酸化膜が得られないため、GaAs
単結晶やInP単結晶を基板とするMOSFETはまだ実用化さ
れるに至っていない。そこで、GaAs単結晶を用いたデバ
イスとしては、ショットキー電極を利用したMESFETが実
用化され、ディスリレートの高周波FETや、小規模のデ
ィジタルIC（半導体集積回路）が実用化されている。し
かし、GaAsMESFETはショットキー障壁電位が小さいため
に、ICを構成したとき論理振幅が大きくとれず、大規模
のディジタルICを高歩留りで製造することができないと
いう欠点を有している。
ンよりも高く、また耐放射性、耐熱性などに優れ、シリ
コンに代わる高周波、高速の電子デバイスとしてその将
来性が見込まれ、数多くの研究がなされてきたが、界面
準位密度の小さな安定な酸化膜が得られないため、GaAs
単結晶やInP単結晶を基板とするMOSFETはまだ実用化さ
れるに至っていない。そこで、GaAs単結晶を用いたデバ
イスとしては、ショットキー電極を利用したMESFETが実
用化され、ディスリレートの高周波FETや、小規模のデ
ィジタルIC（半導体集積回路）が実用化されている。し
かし、GaAsMESFETはショットキー障壁電位が小さいため
に、ICを構成したとき論理振幅が大きくとれず、大規模
のディジタルICを高歩留りで製造することができないと
いう欠点を有している。
一方、InP単結晶を基板とするデバイスとしては、GaA
s比べてショットキ障壁電位の小さいMESFETしかできな
いと考えられていた。そのため、熱酸化法、陽極酸化
法、プラズマ酸化法などによりInP基板上に形成された
酸化膜の上に金属層（電極）を形成してなるMOSFETを作
る努力がされてきたが、いずれも酸化膜の組成が不均一
となり、絶縁性が悪く、良好なMOSFETが実現できず実用
化されるに至っていない。このようなMOSFETに代わる方
法として、SiO2,SiNx,Al2O2,PNのような絶縁膜をInP基
板上にCVD法、プラズマCVD法、光励起CVD法、スパッタ
法、蒸着法、スピンオフ法などにより低温堆積させた上
に金属層を形成するMISFETの研究が数多くなされてき
た。
s比べてショットキ障壁電位の小さいMESFETしかできな
いと考えられていた。そのため、熱酸化法、陽極酸化
法、プラズマ酸化法などによりInP基板上に形成された
酸化膜の上に金属層（電極）を形成してなるMOSFETを作
る努力がされてきたが、いずれも酸化膜の組成が不均一
となり、絶縁性が悪く、良好なMOSFETが実現できず実用
化されるに至っていない。このようなMOSFETに代わる方
法として、SiO2,SiNx,Al2O2,PNのような絶縁膜をInP基
板上にCVD法、プラズマCVD法、光励起CVD法、スパッタ
法、蒸着法、スピンオフ法などにより低温堆積させた上
に金属層を形成するMISFETの研究が数多くなされてき
た。
しかしながら、上記方法により製造されたMISFETはい
ずれもドレイン電流がドリフトするという電子デバイス
としては致命的な欠点を有しており、実用化されるに至
っていない。
ずれもドレイン電流がドリフトするという電子デバイス
としては致命的な欠点を有しており、実用化されるに至
っていない。
ところでさきに述べたように、化合物半導体において
はMOSFETが実用化されていないが、その原因は酸化膜の
組成が不均一となることである。例えばInPの場合、酸
素中で熱酸化させると当初はInPO4が20Åほど成長する
が、その後は、InよりもＰの拡散速度が遅いためにInPO
4膜の外側にIn2O3膜が、またInPとInPO4の界面にはＰが
析出することが知られている。このような現象は陽極酸
化や、プラズマ酸化などのいずれの方法を使用した場合
であっても起こり、均一で良質な酸化膜が得られないと
原因となっている。
はMOSFETが実用化されていないが、その原因は酸化膜の
組成が不均一となることである。例えばInPの場合、酸
素中で熱酸化させると当初はInPO4が20Åほど成長する
が、その後は、InよりもＰの拡散速度が遅いためにInPO
4膜の外側にIn2O3膜が、またInPとInPO4の界面にはＰが
析出することが知られている。このような現象は陽極酸
化や、プラズマ酸化などのいずれの方法を使用した場合
であっても起こり、均一で良質な酸化膜が得られないと
原因となっている。
このように、熱酸化によっては良質な絶縁膜ができに
くいために、先に述べたような種々の低温堆積法が研究
されているわけであるが、堆積法では化合物半導体基板
の表面上に別の系の物質を堆積させるために、絶縁膜と
化合物半導体基板の界面で格子不整合が起こる他、表面
の欠陥、汚れなどにより、界面には多くの界面準位が形
成されやすく、これによってドレイン電流がドリフトを
起こすという問題点がある。
くいために、先に述べたような種々の低温堆積法が研究
されているわけであるが、堆積法では化合物半導体基板
の表面上に別の系の物質を堆積させるために、絶縁膜と
化合物半導体基板の界面で格子不整合が起こる他、表面
の欠陥、汚れなどにより、界面には多くの界面準位が形
成されやすく、これによってドレイン電流がドリフトを
起こすという問題点がある。
一方、InP基板の表面に電極を形成してなるショット
キ・ダイオードの障壁高さを改善する目的で、InPとゲ
ート電極金属との間に30Å程度の薄い絶縁膜（例えばAl
2O3、SiO2など）を入れることが試みられた。
キ・ダイオードの障壁高さを改善する目的で、InPとゲ
ート電極金属との間に30Å程度の薄い絶縁膜（例えばAl
2O3、SiO2など）を入れることが試みられた。
しかしながら、上記のような種々の試みにかかわら
ず、従来のInPのショットキ電極構造にあっては、飽和
電流Isから求めたバリアハイトφＢが0.5eV以下のもの
或いは逆方向電流の大きいものしか得られていないとと
もに、順方向電流−電圧特性（Ｉ−Ｖ特性）を示す次式 における理想因子の呼ばれるショットキバリアの完全性
を示す定数ｎが、1.5〜2.0と高かった。なお、上式にお
いて、ｑは電荷量、ｋはボルツマン定数、Ｔは絶対温度
である。また、飽和電流Isは次式 で示される。（２）式において、Ａはリチャードソン定
数である。
ず、従来のInPのショットキ電極構造にあっては、飽和
電流Isから求めたバリアハイトφＢが0.5eV以下のもの
或いは逆方向電流の大きいものしか得られていないとと
もに、順方向電流−電圧特性（Ｉ−Ｖ特性）を示す次式 における理想因子の呼ばれるショットキバリアの完全性
を示す定数ｎが、1.5〜2.0と高かった。なお、上式にお
いて、ｑは電荷量、ｋはボルツマン定数、Ｔは絶対温度
である。また、飽和電流Isは次式 で示される。（２）式において、Ａはリチャードソン定
数である。
この発明の目的は、InP系の化合物半導体基板を用い
て界面準位密度が小さく安定かつ特性の均一な酸化膜を
有するMOSFETを形成する技術を提供することにある。
て界面準位密度が小さく安定かつ特性の均一な酸化膜を
有するMOSFETを形成する技術を提供することにある。
この発明の他の目的は、バリアハイトが高くかつ順方
向電流−電圧特性の良好なInPのショットキ・ダイオー
ドおよびショットキゲート電極を有するMESFETの製造方
法を提供することにある。
向電流−電圧特性の良好なInPのショットキ・ダイオー
ドおよびショットキゲート電極を有するMESFETの製造方
法を提供することにある。
発明の開示 シリコン基板上に形成されたMOSFETにおいては、酸化
膜（SiO2）を形成する際、Si/SiO2界面はもともとのシ
リコン基板の表面ではなくなる。これは、酸化に伴って
酸素が酸化膜中を拡散して基板のシリコンと反応するた
め、界面はもとの結晶の内部に形成されるようになるか
らである。そのため、シリコン基板では基板表面の欠陥
などに影響されない低界面準位密度が実現でき、それゆ
えにMOSFETが既に実用化されている。
膜（SiO2）を形成する際、Si/SiO2界面はもともとのシ
リコン基板の表面ではなくなる。これは、酸化に伴って
酸素が酸化膜中を拡散して基板のシリコンと反応するた
め、界面はもとの結晶の内部に形成されるようになるか
らである。そのため、シリコン基板では基板表面の欠陥
などに影響されない低界面準位密度が実現でき、それゆ
えにMOSFETが既に実用化されている。
以上の点を総合的に検討した結果、化合物半導体を用
いたFETを実現するためには、熱酸化膜を絶縁膜とする
のが最も良い方法であるとの結論に達した。
いたFETを実現するためには、熱酸化膜を絶縁膜とする
のが最も良い方法であるとの結論に達した。
ところで、InPを基板とし、絶縁膜として熱酸化膜を
用いたInPのMOSデバイスに関しては、酸素中での熱酸化
の他、高圧酸素中での熱酸化、P2O5蒸気中での熱酸化、
HNO3溶液中での酸化、P2O5を蒸着させた後、これを加熱
して酸化させる方法など、従来いくつかの方法が検討さ
れてきたがいずれも不十分なものであり、InPのMOSFET
は実用化されるに至っていない。その原因としては、酸
化膜形成過程で導電性のあるIn2O3や吸湿性のあるP2O5
が形成されるため、結晶表面の酸化膜の組成が不均一と
なり、一部で絶縁膜の悪い酸化物が形成されていること
にあると考えた。
用いたInPのMOSデバイスに関しては、酸素中での熱酸化
の他、高圧酸素中での熱酸化、P2O5蒸気中での熱酸化、
HNO3溶液中での酸化、P2O5を蒸着させた後、これを加熱
して酸化させる方法など、従来いくつかの方法が検討さ
れてきたがいずれも不十分なものであり、InPのMOSFET
は実用化されるに至っていない。その原因としては、酸
化膜形成過程で導電性のあるIn2O3や吸湿性のあるP2O5
が形成されるため、結晶表面の酸化膜の組成が不均一と
なり、一部で絶縁膜の悪い酸化物が形成されていること
にあると考えた。
そこで本発明は、石英アンプル中に化合物半導体基板
とともに、該基板の構成元素のうち蒸気圧の高い方の元
素および酸素ガスを入れてアンプルを封じ、このアンプ
ルを加熱して上記化合物半導体基板の表面に酸化膜を形
成させてからその上に電極としての金属層を形成するこ
とを提案する。
とともに、該基板の構成元素のうち蒸気圧の高い方の元
素および酸素ガスを入れてアンプルを封じ、このアンプ
ルを加熱して上記化合物半導体基板の表面に酸化膜を形
成させてからその上に電極としての金属層を形成するこ
とを提案する。
本発明によれば、例えば基板がInPの場合には、アン
プル中に予めＰ（リン）及びO2（酸素）を入れるため、
リン蒸気から結晶表面ヘリンが補給されて酸化膜表面が
リン不足になるのが防止され、均一な酸化膜が成長し、
かつ酸化膜成長に伴ってもとの基板表面が酸化膜中に取
り込まれ、界面準位密度の小さな酸化膜が得られる。
プル中に予めＰ（リン）及びO2（酸素）を入れるため、
リン蒸気から結晶表面ヘリンが補給されて酸化膜表面が
リン不足になるのが防止され、均一な酸化膜が成長し、
かつ酸化膜成長に伴ってもとの基板表面が酸化膜中に取
り込まれ、界面準位密度の小さな酸化膜が得られる。
封入するリンと酸素の量は次式（３）の反応で残った
リン（P4）の蒸気圧がストイキオメトリーのInPの酸化
膜形成温度での平衡蒸気圧近くとなるように制御する。
リン（P4）の蒸気圧がストイキオメトリーのInPの酸化
膜形成温度での平衡蒸気圧近くとなるように制御する。
Ｐ＋O2→P2O5＋P4 ……（３） また、ＰとO2とをP2O5（固体）としてアンプル中に入
れないで、別々に入れているので蒸気圧の制御がし易
く、しかもアンプル中に水分が持ち込まれないようにな
り、これによって安定かつ均一な熱酸化膜が形成され
る。
れないで、別々に入れているので蒸気圧の制御がし易
く、しかもアンプル中に水分が持ち込まれないようにな
り、これによって安定かつ均一な熱酸化膜が形成され
る。
さらに、形成する酸化膜の厚みを100Å以下とした場
合には、電極に電圧を印加したときに電子が酸化膜中を
トンネル効果で突き抜けるため、バリアハイトが高くか
つ理想因子が小さいショットキ電極が得られる。これに
よって順方向電流−電圧特性が良好で逆方向電流が低く
整流性のすぐれたショットキ・ダイオードおよびしきい
値電圧のバラツキの小さいMESFETが得られるようにな
る。
合には、電極に電圧を印加したときに電子が酸化膜中を
トンネル効果で突き抜けるため、バリアハイトが高くか
つ理想因子が小さいショットキ電極が得られる。これに
よって順方向電流−電圧特性が良好で逆方向電流が低く
整流性のすぐれたショットキ・ダイオードおよびしきい
値電圧のバラツキの小さいMESFETが得られるようにな
る。
図面の簡単な説明 第１図は本発明の第１の実施例を適用して得られたMO
Sキャパシタの容量−電圧特性を示すグラフ、 第２図（Ａ）は本発明の第２の実施例を適用して得ら
れたMESFETの熱処理温度と理想因子との関係を示すグラ
フ、 第２図（Ｂ）は本発明の第２の実施例を適用して得ら
れたMESFETの熱処理温度とバリアハイトとの関係を示す
グラフ、 第３図（Ａ）は本発明の第３の実施例を適用して作成
したMOSFETの一例を示す平面図、 第３図（Ｂ）は同図（Ａ）におけるＢ−Ｂ′線に沿っ
た断面図、 第３図（Ｃ）は同図（Ａ）におけるＣ−Ｃ′線に沿っ
た断面図である。
Sキャパシタの容量−電圧特性を示すグラフ、 第２図（Ａ）は本発明の第２の実施例を適用して得ら
れたMESFETの熱処理温度と理想因子との関係を示すグラ
フ、 第２図（Ｂ）は本発明の第２の実施例を適用して得ら
れたMESFETの熱処理温度とバリアハイトとの関係を示す
グラフ、 第３図（Ａ）は本発明の第３の実施例を適用して作成
したMOSFETの一例を示す平面図、 第３図（Ｂ）は同図（Ａ）におけるＢ−Ｂ′線に沿っ
た断面図、 第３図（Ｃ）は同図（Ａ）におけるＣ−Ｃ′線に沿っ
た断面図である。
発明を実施するための最良の形態 実施例１ 直径２インチのアンドープｎ型のInP単結晶をLEC法
（液体封止チョクラルスキー法）で育成した。育成結晶
を引上げ軸と直交する方向に切断し、切り出されたウェ
ーハを有機溶剤で洗浄した後、ブロームメタノールでエ
ッチングし、その後、酸化直前にHF（フッ酸）で洗浄し
た。使用したウェーハのキャリア濃度は（４〜６）×10
15cm-3である。
（液体封止チョクラルスキー法）で育成した。育成結晶
を引上げ軸と直交する方向に切断し、切り出されたウェ
ーハを有機溶剤で洗浄した後、ブロームメタノールでエ
ッチングし、その後、酸化直前にHF（フッ酸）で洗浄し
た。使用したウェーハのキャリア濃度は（４〜６）×10
15cm-3である。
次に、石英アンプル中にＰ固体のリン（赤燐）とアン
ドープInPウェーハを入れ、真空にした後、酸素ガスを
室温で0.1〜0.3atm導入してからアンプルを封じた。リ
ンの量としては、加熱時の圧力が0.2〜2.0atmとなる量
を決定し、封入した。
ドープInPウェーハを入れ、真空にした後、酸素ガスを
室温で0.1〜0.3atm導入してからアンプルを封じた。リ
ンの量としては、加熱時の圧力が0.2〜2.0atmとなる量
を決定し、封入した。
ウェーハを入れたこの石英アンプルを、450℃〜700℃
で５〜20時間加熱し、ウェーハ上に酸化膜を形成した。
で５〜20時間加熱し、ウェーハ上に酸化膜を形成した。
酸化膜が形成されたウェーハの一方の面にレジストを
塗付し、オーミック電極を形成させるため他方の面の酸
化膜をラッピングとブロム系のエッチャントで除去した
後、Au−Ge層を蒸着した。次に、上記レジストを除去し
た後、N2ガス中で350℃で５分間アニールして酸化膜除
去面にAu−Geのオーミック電極を形成した。さらにウェ
ーハの酸化膜が残っている側の面に金属マスクを用いて
直径0.3mm、間隔1mmでアルミニウムAlを電極を蒸着し、
MOSキャパシタを作成した。
塗付し、オーミック電極を形成させるため他方の面の酸
化膜をラッピングとブロム系のエッチャントで除去した
後、Au−Ge層を蒸着した。次に、上記レジストを除去し
た後、N2ガス中で350℃で５分間アニールして酸化膜除
去面にAu−Geのオーミック電極を形成した。さらにウェ
ーハの酸化膜が残っている側の面に金属マスクを用いて
直径0.3mm、間隔1mmでアルミニウムAlを電極を蒸着し、
MOSキャパシタを作成した。
第１図に、作成したMOSキャパシタについて測定した
Ｃ−Ｖ特性を示す。
Ｃ−Ｖ特性を示す。
従来法によると、Ｃ−Ｖ特性の電圧軸方向のシフト量
が2V以上であったものが本実施例では第１図から明らか
なように、ヒステリシスの電圧軸方向のシフト量が0.25
V以下である優れた絶縁膜が形成できた。このことは、
本発明で示している方法が、InP半導体を基板とするMOS
FETのドレイン電流ドリフト現象の低減に極めて有力な
ことを示している。また、ターマン法で測定した界面準
位密度は１×1011cm-2eV-1以下であり、本発明により、
界面準位密度の小さい良質の絶縁膜ができた。
が2V以上であったものが本実施例では第１図から明らか
なように、ヒステリシスの電圧軸方向のシフト量が0.25
V以下である優れた絶縁膜が形成できた。このことは、
本発明で示している方法が、InP半導体を基板とするMOS
FETのドレイン電流ドリフト現象の低減に極めて有力な
ことを示している。また、ターマン法で測定した界面準
位密度は１×1011cm-2eV-1以下であり、本発明により、
界面準位密度の小さい良質の絶縁膜ができた。
実施例２ 直径２インチのアンドープのInP単結晶をLEC法で育成
し、該結晶を引上げ軸と直交する方向に切断し、切り出
されたウェーハをポリシングして350μｍの厚みにした
後、ブロームメタノールでエッチングした。。
し、該結晶を引上げ軸と直交する方向に切断し、切り出
されたウェーハをポリシングして350μｍの厚みにした
後、ブロームメタノールでエッチングした。。
次に、石英アンプルにアンドープInPウェーハを赤燐
とともに入れ、アンプル内を10-4Torrまで真空排気した
後、酸素ガスを導入し、アンプルをバーナで封止した。
赤燐の量は、加熱処理温度での蒸気圧が0.5atmとなる量
を、また酸素の量は加熱温度で1.0atmとなるように予め
決定し、封入した。
とともに入れ、アンプル内を10-4Torrまで真空排気した
後、酸素ガスを導入し、アンプルをバーナで封止した。
赤燐の量は、加熱処理温度での蒸気圧が0.5atmとなる量
を、また酸素の量は加熱温度で1.0atmとなるように予め
決定し、封入した。
ウェーハを入れたこの石英アンプルを、250℃〜500℃
の範囲の種類の温度で１時間加熱し、ウェーハ上に酸化
膜を形成した。
の範囲の種類の温度で１時間加熱し、ウェーハ上に酸化
膜を形成した。
その後、ウェーハをアンプルから取り出して、酸化膜
が形成されたウェーハの一方の面にレジストを塗付し、
他方の面の酸化膜をエッチングで除去した後、Au−Ge層
を蒸着し、窒素ガス中で350℃の温度にて10分間熱処理
してオーミック電極を形成させた。次に、上記レジスト
を除去した後、ウェーハの酸化膜が残っている側の面に
金属マスクを用いてアルミニウム層を蒸着し、0.32×0.
32mm、間隔0.3mmのAlショットキ電極を形成した。
が形成されたウェーハの一方の面にレジストを塗付し、
他方の面の酸化膜をエッチングで除去した後、Au−Ge層
を蒸着し、窒素ガス中で350℃の温度にて10分間熱処理
してオーミック電極を形成させた。次に、上記レジスト
を除去した後、ウェーハの酸化膜が残っている側の面に
金属マスクを用いてアルミニウム層を蒸着し、0.32×0.
32mm、間隔0.3mmのAlショットキ電極を形成した。
このようにして得られた凝MIS型ショットキ電極の順
方向電流−電圧特性からダイオードの理想因子ｎとバリ
アハイトφＢを求めた。その結果、第２図（Ａ），
（Ｂ）のように、理想因子ｎが1.1〜1.3で、バリアハイ
トφＢが0.8〜0.9のすぐれた特性をもつショットキ・ダ
イオードが得られた。
方向電流−電圧特性からダイオードの理想因子ｎとバリ
アハイトφＢを求めた。その結果、第２図（Ａ），
（Ｂ）のように、理想因子ｎが1.1〜1.3で、バリアハイ
トφＢが0.8〜0.9のすぐれた特性をもつショットキ・ダ
イオードが得られた。
実施例３ 直径２インチのFeドープ半絶縁性InP単結晶をLEC法で
育成し、該結晶を引上げ軸と直交する方向に切断し、切
り出されたウェーハをポリシングして450μｍの厚みに
した。該ウェーハを有機溶剤で洗浄した後、ブロームメ
タノールでエッチングして変質層や汚れを除去した。そ
の後、ウェーハの一方の面に質量数29のSi+イオンを加
速電圧100KeV、ドーズ量４×1012cm-2で注入した。
育成し、該結晶を引上げ軸と直交する方向に切断し、切
り出されたウェーハをポリシングして450μｍの厚みに
した。該ウェーハを有機溶剤で洗浄した後、ブロームメ
タノールでエッチングして変質層や汚れを除去した。そ
の後、ウェーハの一方の面に質量数29のSi+イオンを加
速電圧100KeV、ドーズ量４×1012cm-2で注入した。
イオン注入後、スパッタリング法でウェーハの両面に
SiNx膜を1500Å堆積させた。その後、赤外線加熱炉によ
り620℃で15分間活性化アニールを行った。活性化アニ
ール後、SiNx膜をフッ酸でエッチングして除去した。次
に、ウェーハ表面のソース、ドレインのパッドとチャン
ネル領域となる部分以外の活性層は塩酸系のエッチャン
トでメサエッチングして除去し、各素子間を分離した。
その後、レジストを被着して露光、パターニングを行な
い、その上にAuGe/Ni/Au層を蒸着してから、リフトオフ
法でソース、ドレインのパッド部に金属層を残し、350
℃で３分間熱処理してオーミック電極を形成した。
SiNx膜を1500Å堆積させた。その後、赤外線加熱炉によ
り620℃で15分間活性化アニールを行った。活性化アニ
ール後、SiNx膜をフッ酸でエッチングして除去した。次
に、ウェーハ表面のソース、ドレインのパッドとチャン
ネル領域となる部分以外の活性層は塩酸系のエッチャン
トでメサエッチングして除去し、各素子間を分離した。
その後、レジストを被着して露光、パターニングを行な
い、その上にAuGe/Ni/Au層を蒸着してから、リフトオフ
法でソース、ドレインのパッド部に金属層を残し、350
℃で３分間熱処理してオーミック電極を形成した。
以上のような処理を施したウェーハを、石英アンプル
中に赤リンとともに入れ、10-6Torrまで真空排気した
後、酸素ガスを導入して封入した。この際、赤リンの量
としては加熱温度での蒸気圧が0.5atmとなるように、ま
た酸素の量は加熱温度で1.0atmとなるように決定し、封
入した。次に、ウェーハを入れた上記石英アンプルを35
0℃で１時間熱処理し、均一な酸化膜からなるゲート絶
縁膜をチャンネル領域の表面に形成した。このとき、残
留活性層の側壁とその周囲のウェーハ表面にも酸化膜が
形成される。
中に赤リンとともに入れ、10-6Torrまで真空排気した
後、酸素ガスを導入して封入した。この際、赤リンの量
としては加熱温度での蒸気圧が0.5atmとなるように、ま
た酸素の量は加熱温度で1.0atmとなるように決定し、封
入した。次に、ウェーハを入れた上記石英アンプルを35
0℃で１時間熱処理し、均一な酸化膜からなるゲート絶
縁膜をチャンネル領域の表面に形成した。このとき、残
留活性層の側壁とその周囲のウェーハ表面にも酸化膜が
形成される。
最後にアルミニウム層をウェーハ全面に蒸着した後、
リフトオフ法で上記アルミニウム層をパターニングし
て、ゲート電極を作った。
リフトオフ法で上記アルミニウム層をパターニングし
て、ゲート電極を作った。
第３図（Ａ）〜（Ｃ）に本実施例を適用して作成した
MESFETの構造を示す。同図において、符号１は活性層、
2a,2bはオーミック電極、３はゲート絶縁膜、４はゲー
ト電極である。なお、作成したMESFETのゲート電極長は
２μｍ、ゲート幅は10μｍ、ソース・ドレイン電極間は
６μｍ、各FETの間隔は200μｍとした。
MESFETの構造を示す。同図において、符号１は活性層、
2a,2bはオーミック電極、３はゲート絶縁膜、４はゲー
ト電極である。なお、作成したMESFETのゲート電極長は
２μｍ、ゲート幅は10μｍ、ソース・ドレイン電極間は
６μｍ、各FETの間隔は200μｍとした。
以上のようにして作ったMESFETのしきい値電圧Vth
を、ウェーハの中心部で直線上に飽和領域で測定した。
その測定結果を表１に示す。
を、ウェーハの中心部で直線上に飽和領域で測定した。
その測定結果を表１に示す。
表１よりしきい値電圧Vthの平均値は−0.8V、ばらつき
σVthは9.6mVであることがわかる。
σVthは9.6mVであることがわかる。
以上説明したごとくこの発明は、石英アンプル中に化
合物半導体基板とその構成元素のうち蒸気圧の高い方の
元素および酸素ガスを入れて封じ、上記化合物半導体基
板を熱酸化させて、表面に酸化膜を形成させてからその
上に電極金属層を形成するようにしたので、例えばInP
の場合には、アンプル中に予めリン及び酸素を入れるた
め、リン蒸気から結晶表面ヘリンが補給されて酸化膜表
面がリン不足になるのが防止され、均一な酸化膜が成長
し、かつ酸化膜成長に伴ってもとの基板表面が酸化膜中
に取り込まれ、界面準位密度の小さな酸化膜が得られ
る。また、リンと酸素をP2O5（固体）としてアンプル中
に入れないで、ＰとO2とを別々に入れているので蒸気圧
の制御がし易くしかもアンプル中に水分が持ち込まれな
いようになり、これによって安定かつ均一な熱酸化膜が
形成される。
合物半導体基板とその構成元素のうち蒸気圧の高い方の
元素および酸素ガスを入れて封じ、上記化合物半導体基
板を熱酸化させて、表面に酸化膜を形成させてからその
上に電極金属層を形成するようにしたので、例えばInP
の場合には、アンプル中に予めリン及び酸素を入れるた
め、リン蒸気から結晶表面ヘリンが補給されて酸化膜表
面がリン不足になるのが防止され、均一な酸化膜が成長
し、かつ酸化膜成長に伴ってもとの基板表面が酸化膜中
に取り込まれ、界面準位密度の小さな酸化膜が得られ
る。また、リンと酸素をP2O5（固体）としてアンプル中
に入れないで、ＰとO2とを別々に入れているので蒸気圧
の制御がし易くしかもアンプル中に水分が持ち込まれな
いようになり、これによって安定かつ均一な熱酸化膜が
形成される。
さらに、形成する酸化膜の厚みを100Å以下とした場
合には、電子が酸化膜をトンネル効果で突き抜けるた
め、バリアハイトが高く理想因子が小さいショットキ電
極が得られ、これによって順方向電流−電圧特性が良好
で逆方向電流が低く整流性のすぐれたショットキ・ダイ
オードおよびしきい値電圧のバラツキの小さいMESFETが
得られるという効果がある。
合には、電子が酸化膜をトンネル効果で突き抜けるた
め、バリアハイトが高く理想因子が小さいショットキ電
極が得られ、これによって順方向電流−電圧特性が良好
で逆方向電流が低く整流性のすぐれたショットキ・ダイ
オードおよびしきい値電圧のバラツキの小さいMESFETが
得られるという効果がある。
産業上の利用可能性 上記実施例ではInP単結晶基板上にMOSFETやショット
キ・ダイオードおよびMESFETを形成した場合について説
明したが、InおよびＰを含む三元、四元混晶基板上にMO
SFETを形成する場合はもちろんGaAs等他の化合物半導体
基板上にMOSFETやショットキ・ダイオードおよびMESFET
を形成する場合に適用することができ、同様の効果が得
られる。
キ・ダイオードおよびMESFETを形成した場合について説
明したが、InおよびＰを含む三元、四元混晶基板上にMO
SFETを形成する場合はもちろんGaAs等他の化合物半導体
基板上にMOSFETやショットキ・ダイオードおよびMESFET
を形成する場合に適用することができ、同様の効果が得
られる。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−150340（ＪＰ，Ａ) 特開 昭58−139431（ＪＰ，Ａ) 特開 昭54−20672（ＪＰ，Ａ)
Claims (2)
- 【請求項１】化合物半導体基板上に酸化膜を介して電極
としての金属層が形成される化合物半導体装置を製造す
るにあたり、化合物半導体の構成元素のうち蒸気圧の高
い元素を所定量予め石英アンプル中に上記化合物半導体
基板とともに入れて真空にしてから酸素ガスを導入した
のちアンプルを封じ、このアンプルを加熱して上記化合
物半導体基板上に上記酸化膜を形成するようにしたこと
を特徴とする化合物半導体装置の製造方法。 - 【請求項２】請求項１記載の化合物半導体基板はInP単
結晶基板であることを特徴とする化合物半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50764390A JP2660252B2 (ja) | 1989-05-31 | 1990-05-29 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14002989 | 1989-05-31 | ||
| JP1-140029 | 1990-02-14 | ||
| JP2-33423 | 1990-02-14 | ||
| JP3342390 | 1990-02-14 | ||
| JP50764390A JP2660252B2 (ja) | 1989-05-31 | 1990-05-29 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2660252B2 true JP2660252B2 (ja) | 1997-10-08 |
Family
ID=27288066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50764390A Expired - Lifetime JP2660252B2 (ja) | 1989-05-31 | 1990-05-29 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2660252B2 (ja) |
-
1990
- 1990-05-29 JP JP50764390A patent/JP2660252B2/ja not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| JP2812832B2 (ja) | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 | |
| JP3184320B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| DE19900171A1 (de) | Siliziumkarbid-Halbleiteranordnung und Verfahren zu deren Herstellung | |
| US5135885A (en) | Method of manufacturing silicon carbide fets | |
| US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| JP2002057167A (ja) | 半導体素子及びその製造方法 | |
| JP2660252B2 (ja) | 化合物半導体装置の製造方法 | |
| EP0426877B1 (en) | Method of producing compound semiconductor devices | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2000106350A (ja) | オーミック電極の製造方法及び半導体素子の製造方法 | |
| JPH039534A (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JP2707436B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH02239666A (ja) | 化合物半導体装置の製造方法 | |
| JPH034532A (ja) | 化合物半導体装置の製造方法 | |
| JPS6032370A (ja) | 燐化インジウムショットキ障壁半導体装置 | |
| JP2731194B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0364073A (ja) | 化合物半導体装置およびその製造方法 | |
| JPS60136264A (ja) | 半導体装置の製造方法 | |
| JPH02239667A (ja) | 化合物半導体装置の製造方法 | |
| JPH0291938A (ja) | 化合物半導体素子の表面安定化保護膜形成方法 | |
| JPH06275549A (ja) | 半導体ウェハにおける導電層の形成方法 | |
| JPH04106928A (ja) | 化合物半導体表面の酸化膜形成方法 |