JPH06275549A - 半導体ウェハにおける導電層の形成方法 - Google Patents
半導体ウェハにおける導電層の形成方法Info
- Publication number
- JPH06275549A JPH06275549A JP5872093A JP5872093A JPH06275549A JP H06275549 A JPH06275549 A JP H06275549A JP 5872093 A JP5872093 A JP 5872093A JP 5872093 A JP5872093 A JP 5872093A JP H06275549 A JPH06275549 A JP H06275549A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- conductive layer
- sulfur
- forming
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 化合物半導体の表面に浅いｎ型の導電層を容
易に形成することができる半導体ウェハにおける導電層
の形成方法を提供する。 【構成】 ウェハの裏側の面や導電層形成領域以外の領
域に、アニール保護膜又はフォトレジスト膜をフォトリ
ソグラフィ技術により形成し、ウェハを過硫化アンモニ
ウムの溶液中に浸漬させた後に乾燥させて硫化処理を行
い、導電層形成領域の表面に硫黄を数原子層だけ残存さ
せる。しかる後、この硫黄を活性化させるために熱処理
を行なう。硫化処理工程の前に、予め、シリコンをイオ
ン注入法により注入しておき、上述した熱処理により硫
黄とともにシリコンも活性化させるようにしてもよい。 【効果】 半導体領域と電極とのオーミック接触抵抗を
低減させることができる。従来に較べてよりウェハ表面
に近接した領域のキャリアプロファイルを測定すること
ができる。
易に形成することができる半導体ウェハにおける導電層
の形成方法を提供する。 【構成】 ウェハの裏側の面や導電層形成領域以外の領
域に、アニール保護膜又はフォトレジスト膜をフォトリ
ソグラフィ技術により形成し、ウェハを過硫化アンモニ
ウムの溶液中に浸漬させた後に乾燥させて硫化処理を行
い、導電層形成領域の表面に硫黄を数原子層だけ残存さ
せる。しかる後、この硫黄を活性化させるために熱処理
を行なう。硫化処理工程の前に、予め、シリコンをイオ
ン注入法により注入しておき、上述した熱処理により硫
黄とともにシリコンも活性化させるようにしてもよい。 【効果】 半導体領域と電極とのオーミック接触抵抗を
低減させることができる。従来に較べてよりウェハ表面
に近接した領域のキャリアプロファイルを測定すること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、III−V族化合物半導体
などからなるウェハにおけるｎ型の導電層の形成方法、
例えばヒ化ガリウム（ＧａＡｓ）ＦＥＴの動作層やソー
ス・ドレイン領域となるｎ型の導電層の形成に利用して
好適な方法に関するものである。
などからなるウェハにおけるｎ型の導電層の形成方法、
例えばヒ化ガリウム（ＧａＡｓ）ＦＥＴの動作層やソー
ス・ドレイン領域となるｎ型の導電層の形成に利用して
好適な方法に関するものである。
【０００２】
【従来の技術】従来、例えばIII−V族化合物半導体ウェ
ハに、硫黄（Ｓ）を不純物とするｎ型の導電層を形成す
る方法として、封管法による熱拡散やイオン注入法が公
知である。
ハに、硫黄（Ｓ）を不純物とするｎ型の導電層を形成す
る方法として、封管法による熱拡散やイオン注入法が公
知である。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た熱拡散法においては、石英アンプルの封止や切開に多
大な手間を要すだけでなく、材料コストがかかり工業的
な大量処理に適さないという問題点があった。また、処
理温度が一般に９００℃〜１３００℃であるので、約５
５０℃以上の高温下において容易に生じ得る表面よりの
V族元素の蒸発による熱分解の抑制策を構じなければな
らないという問題点もあった。さらに、III−V族化合物
半導体における硫黄の拡散は、本来V族元素の原子が占
めるべき多数の格子位置に生じた空格子点を硫黄原子が
占めることにより行われるので、熱処理中に上述した熱
分解により多数の新たな空格子点が生じると、硫黄が拡
散し易くなってしまう。そのため、拡散速度の制御は極
めて困難であり、理想の又はそれに近いプロファイルの
不純物濃度を有する半導体を製作することは極めて困難
であるという問題点もあった。
た熱拡散法においては、石英アンプルの封止や切開に多
大な手間を要すだけでなく、材料コストがかかり工業的
な大量処理に適さないという問題点があった。また、処
理温度が一般に９００℃〜１３００℃であるので、約５
５０℃以上の高温下において容易に生じ得る表面よりの
V族元素の蒸発による熱分解の抑制策を構じなければな
らないという問題点もあった。さらに、III−V族化合物
半導体における硫黄の拡散は、本来V族元素の原子が占
めるべき多数の格子位置に生じた空格子点を硫黄原子が
占めることにより行われるので、熱処理中に上述した熱
分解により多数の新たな空格子点が生じると、硫黄が拡
散し易くなってしまう。そのため、拡散速度の制御は極
めて困難であり、理想の又はそれに近いプロファイルの
不純物濃度を有する半導体を製作することは極めて困難
であるという問題点もあった。
【０００４】一方、上述したイオン注入法においては、
例えばF.H.Eisen.(1984) in "Ion Implantation and be
am Processing" edited by J.S.Williams and J.M.Poat
e,p.337.ACADEMIC PRESS,Sydneyに記載されているよう
に、注入した硫黄が活性化熱処理中に急速に拡散してし
まい、半導体の表面に浅いｎ型の導電層を形成すること
は極めて困難であるという問題点があった。また、注入
されたイオン（即ち、不純物）の深さ方向の分布は、一
般にその飛程領域内において平均注入深さを中心とする
ガウス分布に基いて分散しているため、半導体の最表面
における不純物濃度が低くなり、表面空乏層が広がる。
その広がった表面空乏層の影響により、例えばｎ型導電
層のキャリアプロファイルを容量−電圧法で求める場合
に、より表面に近い領域におけるプロファイルを得るこ
とができないという問題点もあった。
例えばF.H.Eisen.(1984) in "Ion Implantation and be
am Processing" edited by J.S.Williams and J.M.Poat
e,p.337.ACADEMIC PRESS,Sydneyに記載されているよう
に、注入した硫黄が活性化熱処理中に急速に拡散してし
まい、半導体の表面に浅いｎ型の導電層を形成すること
は極めて困難であるという問題点があった。また、注入
されたイオン（即ち、不純物）の深さ方向の分布は、一
般にその飛程領域内において平均注入深さを中心とする
ガウス分布に基いて分散しているため、半導体の最表面
における不純物濃度が低くなり、表面空乏層が広がる。
その広がった表面空乏層の影響により、例えばｎ型導電
層のキャリアプロファイルを容量−電圧法で求める場合
に、より表面に近い領域におけるプロファイルを得るこ
とができないという問題点もあった。
【０００５】本発明は、上記問題点を解決するためにな
されたもので、その目的とするところは、化合物半導体
の表面にｎ型の導電層を形成することを容易ならしめる
ことにある。また本発明の他の目的は、ｎ型導電層のよ
り表面に近い領域におけるキャリアプロファイルを容量
−電圧法により求めることを可能ならしめることであ
る。
されたもので、その目的とするところは、化合物半導体
の表面にｎ型の導電層を形成することを容易ならしめる
ことにある。また本発明の他の目的は、ｎ型導電層のよ
り表面に近い領域におけるキャリアプロファイルを容量
−電圧法により求めることを可能ならしめることであ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体ウェハにおける導電層の形成方
法においては、III−V族化合物半導体よりなるウェハの
表面にｎ型の導電層を形成するにあたり、過硫化アンモ
ニウム及びその類似物のうち少なくとも一方を溶解して
なる溶液に前記ウェハの導電層形成領域の表面を曝す硫
化処理工程と、その硫化処理により前記半導体ウェハの
表面に残存する硫黄を活性化させる熱処理工程とを経る
ようにした。
に、本発明に係る半導体ウェハにおける導電層の形成方
法においては、III−V族化合物半導体よりなるウェハの
表面にｎ型の導電層を形成するにあたり、過硫化アンモ
ニウム及びその類似物のうち少なくとも一方を溶解して
なる溶液に前記ウェハの導電層形成領域の表面を曝す硫
化処理工程と、その硫化処理により前記半導体ウェハの
表面に残存する硫黄を活性化させる熱処理工程とを経る
ようにした。
【０００７】また、本発明に係る半導体ウェハにおける
導電層の形成方法においては、III−V族化合物半導体よ
りなるウェハの表面にｎ型の導電層を形成するにあた
り、ウェハの導電層形成領域にIV族元素不純物を注入す
る注入処理工程と、不純物注入後の導電層形成領域の表
面を、過硫化アンモニウム及びその類似物のうち少なく
とも一方を溶解してなる溶液に曝す硫化処理工程と、そ
の硫化処理により前記半導体ウェハの表面に残存する硫
黄を活性化させる熱処理工程とを経るようにした。
導電層の形成方法においては、III−V族化合物半導体よ
りなるウェハの表面にｎ型の導電層を形成するにあた
り、ウェハの導電層形成領域にIV族元素不純物を注入す
る注入処理工程と、不純物注入後の導電層形成領域の表
面を、過硫化アンモニウム及びその類似物のうち少なく
とも一方を溶解してなる溶液に曝す硫化処理工程と、そ
の硫化処理により前記半導体ウェハの表面に残存する硫
黄を活性化させる熱処理工程とを経るようにした。
【０００８】具体的には、ウェハの裏側の面や上記導電
層形成領域以外の領域に、熱処理工程においてストイキ
オメトリからずれるのを回避するためのアニール保護膜
或はフォトレジスト膜をフォトリソグラフィ技術により
形成し、ウェハを上記溶液中に浸漬させた後に乾燥させ
て、導電層形成領域の表面に硫黄を数原子層だけ残存さ
せる。しかる後、この導電層形成領域の表面をアニール
保護膜で覆った後、表面に残存している硫黄を拡散活性
化させるために熱処理を行なう。
層形成領域以外の領域に、熱処理工程においてストイキ
オメトリからずれるのを回避するためのアニール保護膜
或はフォトレジスト膜をフォトリソグラフィ技術により
形成し、ウェハを上記溶液中に浸漬させた後に乾燥させ
て、導電層形成領域の表面に硫黄を数原子層だけ残存さ
せる。しかる後、この導電層形成領域の表面をアニール
保護膜で覆った後、表面に残存している硫黄を拡散活性
化させるために熱処理を行なう。
【０００９】上記溶液としては、例えば過硫化アンモニ
ウム（（ＮＨ4）2ＳX）を溶質として含む溶液以外に
も、硫黄および硫黄を含む化合物を溶質とし、ウェハ等
を腐食せず、且つウェハの表面を硫化処理することがで
きるものであれば如何なる溶液でもよい。また、上記熱
処理工程における処理温度は、ウェハの組成などに応じ
て決められるものであるが、熱処理温度の上限として
は、熱処理中にウェハ表面が熱分解して劣化を生じない
温度とし、また、熱処理温度の下限としては、少なくと
も前記表面に残存している硫黄の拡散活性化が実施でき
る温度とする。例えば、ＧａＡｓウェハの場合には、５
２０℃以上９５０℃以下が望ましい。
ウム（（ＮＨ4）2ＳX）を溶質として含む溶液以外に
も、硫黄および硫黄を含む化合物を溶質とし、ウェハ等
を腐食せず、且つウェハの表面を硫化処理することがで
きるものであれば如何なる溶液でもよい。また、上記熱
処理工程における処理温度は、ウェハの組成などに応じ
て決められるものであるが、熱処理温度の上限として
は、熱処理中にウェハ表面が熱分解して劣化を生じない
温度とし、また、熱処理温度の下限としては、少なくと
も前記表面に残存している硫黄の拡散活性化が実施でき
る温度とする。例えば、ＧａＡｓウェハの場合には、５
２０℃以上９５０℃以下が望ましい。
【００１０】なお、上述した硫化処理工程の前に、予
め、シリコン（Ｓｉ）などの不純物をイオン注入法によ
り注入しておき、このシリコンの活性化を、上記硫化処
理による硫黄の活性化と同時に行なうようにしてもよ
い。
め、シリコン（Ｓｉ）などの不純物をイオン注入法によ
り注入しておき、このシリコンの活性化を、上記硫化処
理による硫黄の活性化と同時に行なうようにしてもよ
い。
【００１１】
【作用】上記した手段によれば、硫化処理工程において
ウェハの導電層形成領域の表面を硫化し、その後の熱処
理工程においてウェハの表面から硫黄を拡散させて活性
化させているため、例えばＧａＡｓウェハの場合、８２
０℃で１０分間の熱処理における硫黄の拡散長は約０．
０３μｍと極めて短く、従って、比較的低温での熱処理
によっても硫黄が電気的に活性化し、ウェハの表面の極
めて浅い領域にｎ型の導電層が形成される。また、ウェ
ハ中に拡散する硫黄の総量は、硫化処理によりウェハ表
面に残留した量（その量は非常に僅かである。）のみで
あり、その量は決まった量（或は、再現性のある量）で
あるので、ウェハ表面に形成されるｎ型の導電層は極め
て浅くなる。
ウェハの導電層形成領域の表面を硫化し、その後の熱処
理工程においてウェハの表面から硫黄を拡散させて活性
化させているため、例えばＧａＡｓウェハの場合、８２
０℃で１０分間の熱処理における硫黄の拡散長は約０．
０３μｍと極めて短く、従って、比較的低温での熱処理
によっても硫黄が電気的に活性化し、ウェハの表面の極
めて浅い領域にｎ型の導電層が形成される。また、ウェ
ハ中に拡散する硫黄の総量は、硫化処理によりウェハ表
面に残留した量（その量は非常に僅かである。）のみで
あり、その量は決まった量（或は、再現性のある量）で
あるので、ウェハ表面に形成されるｎ型の導電層は極め
て浅くなる。
【００１２】また、硫化処理工程後、熱処理工程前に、
導電層形成領域の表面をアニール保護膜で覆うことによ
り、熱処理時における半導体の熱分解が防止されるの
で、熱処理中に多数の新たな空格子点が生じるのが抑制
される。従って、硫黄原子の拡散に寄与する空格子点は
アニール保護膜で覆う前に既に導電層形成領域に存在し
ていたものだけであるため、熱処理の温度により硫黄原
子の拡散し易さが決まり、熱処理温度で硫黄の拡散速度
の制御が可能となり、キャリアプロファイルの再現性が
よい。
導電層形成領域の表面をアニール保護膜で覆うことによ
り、熱処理時における半導体の熱分解が防止されるの
で、熱処理中に多数の新たな空格子点が生じるのが抑制
される。従って、硫黄原子の拡散に寄与する空格子点は
アニール保護膜で覆う前に既に導電層形成領域に存在し
ていたものだけであるため、熱処理の温度により硫黄原
子の拡散し易さが決まり、熱処理温度で硫黄の拡散速度
の制御が可能となり、キャリアプロファイルの再現性が
よい。
【００１３】さらに、従来と同様にシリコンのイオン注
入を行った後、硫化処理及び熱処理を行うため、シリコ
ンと硫黄の活性化熱処理が一度で済むだけでなく、シリ
コンがガウス分布に基いて分散することによりキャリア
濃度が低くなった半導体の最表面において、硫黄がキャ
リアとなるので、理想に近いキャリアプロファイルを得
ることができる。また、シリコンのみをキャリアとして
いた従来のｎ型導電層の形成方法に比べて、表面空乏層
の幅を狭めることができ、容量−電圧法による正確なキ
ャリアプロファイルの測定が可能となる。
入を行った後、硫化処理及び熱処理を行うため、シリコ
ンと硫黄の活性化熱処理が一度で済むだけでなく、シリ
コンがガウス分布に基いて分散することによりキャリア
濃度が低くなった半導体の最表面において、硫黄がキャ
リアとなるので、理想に近いキャリアプロファイルを得
ることができる。また、シリコンのみをキャリアとして
いた従来のｎ型導電層の形成方法に比べて、表面空乏層
の幅を狭めることができ、容量−電圧法による正確なキ
ャリアプロファイルの測定が可能となる。
【００１４】
【実施例】本発明に係る導電層の形成方法を適用してシ
ョットキダイオードを作製し、そのキャリアプロファイ
ルを容量−電圧法で測定することにより、本発明の特徴
とするところを明らかにする。III−V族半導体よりなる
ウェハとして、ＬＥＣ（液体封止チョクラルスキー）法
により育成されたＧａＡｓ単結晶より切り出した、（１
００）面を主面とする半絶縁性のＧａＡｓ基板を用い
た。
ョットキダイオードを作製し、そのキャリアプロファイ
ルを容量−電圧法で測定することにより、本発明の特徴
とするところを明らかにする。III−V族半導体よりなる
ウェハとして、ＬＥＣ（液体封止チョクラルスキー）法
により育成されたＧａＡｓ単結晶より切り出した、（１
００）面を主面とする半絶縁性のＧａＡｓ基板を用い
た。
【００１５】先ず、ウェハの裏側の面が硫化処理により
導電性になるのを防ぐために、ウェハの裏側をアニール
保護膜で覆った。この保護膜は（ＮＨ4）2ＳXに対する
バリアとして作用する。続いて、ウェハの主面にフォト
レジストを被着させ、フォトリソグラフィ技術により、
導電層を形成する領域、即ち選択（ＮＨ4）2ＳX処理を
行なう領域の表面を露出させ、レジスト膜のポストベー
ク処理を行なった。フォトレジストには市販のノボラッ
ク系ポジ型レジストを使用した。
導電性になるのを防ぐために、ウェハの裏側をアニール
保護膜で覆った。この保護膜は（ＮＨ4）2ＳXに対する
バリアとして作用する。続いて、ウェハの主面にフォト
レジストを被着させ、フォトリソグラフィ技術により、
導電層を形成する領域、即ち選択（ＮＨ4）2ＳX処理を
行なう領域の表面を露出させ、レジスト膜のポストベー
ク処理を行なった。フォトレジストには市販のノボラッ
ク系ポジ型レジストを使用した。
【００１６】次いで、レジストの残存部分をマスクとし
てシリコンのイオン注入処理を行った。本実施例におい
ては、例えば、注入エネルギーを１２０keV、注入量を
１．５×１０12cm-2とした。しかる後、（ＮＨ4）2ＳX
を溶解させてなる溶液中にウェハを室温で数分程度、例
えば１分間浸漬し、窒素ガスを吹き付けることによりウ
ェハを乾燥させて、硫化処理を行った。
てシリコンのイオン注入処理を行った。本実施例におい
ては、例えば、注入エネルギーを１２０keV、注入量を
１．５×１０12cm-2とした。しかる後、（ＮＨ4）2ＳX
を溶解させてなる溶液中にウェハを室温で数分程度、例
えば１分間浸漬し、窒素ガスを吹き付けることによりウ
ェハを乾燥させて、硫化処理を行った。
【００１７】続いて、残存するフォトレジストをアセト
ンで除去してから、ウェハの表面にアニール保護膜を形
成した。例えば、この膜として酸化珪素（ＳｉＯ2）や
窒化珪素（Ｓｉ3Ｎ4）やそれらの中間の組成などを用い
ることができ、その膜をプラズマＣＶＤ法やスパッタ法
などにより形成することができる。この膜形成処理にお
いて、ウェハを３００℃で１×１０-4Ｐａの真空中に保
つことにより、硫化処理による過剰な硫黄は除去され、
１〜３原子層程度の硫黄のみが残る。
ンで除去してから、ウェハの表面にアニール保護膜を形
成した。例えば、この膜として酸化珪素（ＳｉＯ2）や
窒化珪素（Ｓｉ3Ｎ4）やそれらの中間の組成などを用い
ることができ、その膜をプラズマＣＶＤ法やスパッタ法
などにより形成することができる。この膜形成処理にお
いて、ウェハを３００℃で１×１０-4Ｐａの真空中に保
つことにより、硫化処理による過剰な硫黄は除去され、
１〜３原子層程度の硫黄のみが残る。
【００１８】しかる後、シリコン及び硫黄を活性化させ
るために、窒素雰囲気においてウェハを例えば８２０℃
で１０分間加熱した。この時の処理温度は、ウェハの組
成や活性化させるイオン種によって最適に決められる。
そして、アニール保護膜を弗化水素酸（ＨＦ）を用いて
除去した後、フォトリソグラフィ技術、真空蒸着技術、
リフトオフ法などの一般的な手法を用いてショットキダ
イオードを作製した。
るために、窒素雰囲気においてウェハを例えば８２０℃
で１０分間加熱した。この時の処理温度は、ウェハの組
成や活性化させるイオン種によって最適に決められる。
そして、アニール保護膜を弗化水素酸（ＨＦ）を用いて
除去した後、フォトリソグラフィ技術、真空蒸着技術、
リフトオフ法などの一般的な手法を用いてショットキダ
イオードを作製した。
【００１９】以上のように硫化処理を行って作製したダ
イオードのキャリアプロファイルを通常の容量−電圧法
により測定した。また、比較のために、硫化処理を行わ
ずにショットキダイオードを作製し、そのキャリアプロ
ファイルも測定した。それらの結果を図１に示す。同図
において、符号Ａのプロット群は本実施例のものであ
り、符号Ｂのプロット群は比較例のものである。図１に
おいては、プロファイルの測定可能範囲が、硫化処理を
していないものでは０．２μｍより深い領域であるのに
対して、硫化処理したものでは０．０９μｍより深い領
域となっている。これより、硫化処理したもののゼロバ
イアス時における空乏層の幅ｈAの方が、硫化処理して
いないもののゼロバイアス時における空乏層の幅ｈBよ
りも狭いということがわかる。
イオードのキャリアプロファイルを通常の容量−電圧法
により測定した。また、比較のために、硫化処理を行わ
ずにショットキダイオードを作製し、そのキャリアプロ
ファイルも測定した。それらの結果を図１に示す。同図
において、符号Ａのプロット群は本実施例のものであ
り、符号Ｂのプロット群は比較例のものである。図１に
おいては、プロファイルの測定可能範囲が、硫化処理を
していないものでは０．２μｍより深い領域であるのに
対して、硫化処理したものでは０．０９μｍより深い領
域となっている。これより、硫化処理したもののゼロバ
イアス時における空乏層の幅ｈAの方が、硫化処理して
いないもののゼロバイアス時における空乏層の幅ｈBよ
りも狭いということがわかる。
【００２０】ところで、ウェハの表面近傍におけるキャ
リア濃度Ｎdを近似的に一定であるとすると、表面空乏
層の幅ｈは、 ｈ＝√（２ε・Ｖbi／ｑ／Ｎd） で表されるので（εはウェハの誘電率、Ｖbiはビルトイ
ン電圧、ｑは電気素量である。）、ビルトイン電圧Ｖbi
が同じならば空乏層の幅ｈの違いはキャリア濃度Ｎdに
依存することになる。従って、上述したように、ｈAが
ｈBよりも狭いということは、硫化処理したものにおい
てはキャリアプロファイルに現れない部分のキャリア濃
度が高いことの現れであり、そのキャリアは硫化処理に
よる硫黄が拡散して活性化したものである。また、硫化
処理したもののシート抵抗値は１４０Ω／□であり、一
方硫化処理していないもののシート抵抗値は２７００Ω
／□であった。これより、硫化処理したものの表面に高
濃度の硫黄による導電層が形成されていることが確かめ
られた。
リア濃度Ｎdを近似的に一定であるとすると、表面空乏
層の幅ｈは、 ｈ＝√（２ε・Ｖbi／ｑ／Ｎd） で表されるので（εはウェハの誘電率、Ｖbiはビルトイ
ン電圧、ｑは電気素量である。）、ビルトイン電圧Ｖbi
が同じならば空乏層の幅ｈの違いはキャリア濃度Ｎdに
依存することになる。従って、上述したように、ｈAが
ｈBよりも狭いということは、硫化処理したものにおい
てはキャリアプロファイルに現れない部分のキャリア濃
度が高いことの現れであり、そのキャリアは硫化処理に
よる硫黄が拡散して活性化したものである。また、硫化
処理したもののシート抵抗値は１４０Ω／□であり、一
方硫化処理していないもののシート抵抗値は２７００Ω
／□であった。これより、硫化処理したものの表面に高
濃度の硫黄による導電層が形成されていることが確かめ
られた。
【００２１】以上、詳述したように、ウェハの表面に浅
いｎ型の導電層を容易に形成することができるだけでな
く、シリコン等のイオン注入処理の後に硫化処理を行
い、活性化させることにより、理想に近いキャリアプロ
ファイルが得られる。また、容量−電圧法でより広い範
囲、特にウェハの表面近傍におけるキャリアプロファイ
ルの測定が可能となり、ウェハ表面における情報が得ら
れる。さらに、シリコン等のイオン注入処理によるダメ
ージで生じたV族元素の空格子を硫黄で選択的に埋める
ことができる。
いｎ型の導電層を容易に形成することができるだけでな
く、シリコン等のイオン注入処理の後に硫化処理を行
い、活性化させることにより、理想に近いキャリアプロ
ファイルが得られる。また、容量−電圧法でより広い範
囲、特にウェハの表面近傍におけるキャリアプロファイ
ルの測定が可能となり、ウェハ表面における情報が得ら
れる。さらに、シリコン等のイオン注入処理によるダメ
ージで生じたV族元素の空格子を硫黄で選択的に埋める
ことができる。
【００２２】なお、実施例ではショットキダイオードの
作製に本発明を適用しているが、電界効果トランジスタ
や、レーザダイオードやフォトダイオード等の発光・受
光素子など、化合物半導体デバイスの作製に本発明を適
用可能であるのは勿論である。また、本発明は、ＧａＡ
ｓウェハに導電層を形成する場合に限らず、燐化インジ
ウム（ＩｎＰ）など他のIII−V族化合物半導体ウェハに
導電層を形成するのにも適用可能である。
作製に本発明を適用しているが、電界効果トランジスタ
や、レーザダイオードやフォトダイオード等の発光・受
光素子など、化合物半導体デバイスの作製に本発明を適
用可能であるのは勿論である。また、本発明は、ＧａＡ
ｓウェハに導電層を形成する場合に限らず、燐化インジ
ウム（ＩｎＰ）など他のIII−V族化合物半導体ウェハに
導電層を形成するのにも適用可能である。
【００２３】
【発明の効果】本発明に係る半導体ウェハにおける導電
層の形成方法によれば、硫化処理及び熱処理工程を設け
たことにより、ウェハの表面の極めて浅い領域にｎ型の
導電層を容易に形成することができるとともに、比較的
低い熱処理温度で硫黄が活性化するので、比較的低い温
度で熱処理を行うことができ、V族元素の蒸気圧が高い
ことにより起こる半導体の熱分解を抑えることができ
る。また、従来のシリコンのみのイオン注入による導電
層の形成方法と、本発明に係る硫黄の熱拡散による導電
層の形成方法とを併用することにより、シリコンのキャ
リアによる半導体表面におけるキャリアの低濃度領域を
硫黄のキャリアで補うことができ、理想に近いキャリア
プロファイルを得ることができる。
層の形成方法によれば、硫化処理及び熱処理工程を設け
たことにより、ウェハの表面の極めて浅い領域にｎ型の
導電層を容易に形成することができるとともに、比較的
低い熱処理温度で硫黄が活性化するので、比較的低い温
度で熱処理を行うことができ、V族元素の蒸気圧が高い
ことにより起こる半導体の熱分解を抑えることができ
る。また、従来のシリコンのみのイオン注入による導電
層の形成方法と、本発明に係る硫黄の熱拡散による導電
層の形成方法とを併用することにより、シリコンのキャ
リアによる半導体表面におけるキャリアの低濃度領域を
硫黄のキャリアで補うことができ、理想に近いキャリア
プロファイルを得ることができる。
【００２４】従って、本発明を例えばＦＥＴの製造に利
用すればソース・ドレイン領域と電極とのオーミック接
触抵抗を低減させることができるし、チャネルを容易に
形成することもできる。また、III−V族系の超格子構造
を硫黄の拡散原子により乱雑にしてその組成を選択的に
変えることもできるし、或は超格子構造を有する半導体
領域に超格子構造を崩すことなく導電層を形成すること
もでき、この場合には本発明に係る方法は特に有効であ
る。さらに、表面空乏層の幅が狭まることにより、キャ
リアプロファイルを容量−電圧法で求める場合に、より
表面に近いキャリアプロファイルを知ることができ、分
析法の改善にも役立つ。
用すればソース・ドレイン領域と電極とのオーミック接
触抵抗を低減させることができるし、チャネルを容易に
形成することもできる。また、III−V族系の超格子構造
を硫黄の拡散原子により乱雑にしてその組成を選択的に
変えることもできるし、或は超格子構造を有する半導体
領域に超格子構造を崩すことなく導電層を形成すること
もでき、この場合には本発明に係る方法は特に有効であ
る。さらに、表面空乏層の幅が狭まることにより、キャ
リアプロファイルを容量−電圧法で求める場合に、より
表面に近いキャリアプロファイルを知ることができ、分
析法の改善にも役立つ。
【図１】本発明に係る形成方法により導電層を形成して
なるショットキダイオードのキャリアプロファイルと、
従来の方法により導電層を形成してなるショットキダイ
オードのキャリアプロファイルを示す特性図である。
なるショットキダイオードのキャリアプロファイルと、
従来の方法により導電層を形成してなるショットキダイ
オードのキャリアプロファイルを示す特性図である。
Ａ 硫化処理をしたダイオードのキャリアプロファイル
を示すプロット群 Ｂ 硫化処理をしないダイオードのキャリアプロファイ
ルを示すプロット群 ｈA 硫化処理をしたダイオードのゼロバイアス時にお
ける空乏層の幅 ｈB 硫化処理をしないダイオードのゼロバイアス時に
おける空乏層の幅
を示すプロット群 Ｂ 硫化処理をしないダイオードのキャリアプロファイ
ルを示すプロット群 ｈA 硫化処理をしたダイオードのゼロバイアス時にお
ける空乏層の幅 ｈB 硫化処理をしないダイオードのゼロバイアス時に
おける空乏層の幅
Claims (2)
- 【請求項１】 III−V族化合物半導体よりなるウェハの
表面にｎ型の導電層を形成するにあたり、過硫化アンモ
ニウム及びその類似物のうち少なくとも一方を溶解して
なる溶液に前記ウェハの導電層形成領域の表面を曝す硫
化処理工程と、その硫化処理により前記半導体ウェハの
表面に残存する硫黄を活性化させる熱処理工程とを施す
ようにしたことを特徴とする半導体ウェハにおける導電
層の形成方法。 - 【請求項２】 III−V族化合物半導体よりなるウェハの
表面にｎ型の導電層を形成するにあたり、前記ウェハの
導電層形成領域にIV族元素不純物を注入する注入処理工
程と、不純物注入後の導電層形成領域の表面を、過硫化
アンモニウム及びその類似物のうち少なくとも一方を溶
解してなる溶液に曝す硫化処理工程と、その硫化処理に
より前記半導体ウェハの表面に残存する硫黄および前記
不純物を同時に活性化させる熱処理工程とを施すように
したことを特徴とする半導体ウェハにおける導電層の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5872093A JPH06275549A (ja) | 1993-03-18 | 1993-03-18 | 半導体ウェハにおける導電層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5872093A JPH06275549A (ja) | 1993-03-18 | 1993-03-18 | 半導体ウェハにおける導電層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275549A true JPH06275549A (ja) | 1994-09-30 |
Family
ID=13092338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5872093A Pending JPH06275549A (ja) | 1993-03-18 | 1993-03-18 | 半導体ウェハにおける導電層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275549A (ja) |
-
1993
- 1993-03-18 JP JP5872093A patent/JPH06275549A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5114876A (en) | Selective epitaxy using the gild process | |
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| US4990466A (en) | Method for fabricating index-guided semiconductor laser | |
| US4799088A (en) | High electron mobility single heterojunction semiconductor devices and methods for production thereof | |
| KR940007668B1 (ko) | 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법 | |
| JPH03774B2 (ja) | ||
| JPS5833716B2 (ja) | シヨツトキ−シヨウヘキガタデンカイコウカトランジスタノ セイゾウホウホウ | |
| JPH05234927A (ja) | 半導体デバイスの固相拡散による拡散領域の形成方法 | |
| US3936321A (en) | Method of making a compound semiconductor layer of high resistivity | |
| JPH06275549A (ja) | 半導体ウェハにおける導電層の形成方法 | |
| WO1982001619A1 (en) | Method of making a planar iii-v bipolar transistor by selective ion implantation and a device made therewith | |
| JP2660252B2 (ja) | 化合物半導体装置の製造方法 | |
| KR940006710B1 (ko) | Mes fet의 제조방법 | |
| JP2757915B2 (ja) | Ｉｉ−ｖｉ族半導体デバイス及びその製造方法 | |
| US20040207045A1 (en) | Method of fabricating semiconductor device having semiconductor resistance element | |
| JPS60251631A (ja) | 不均一不純物密度分布を有する半導体装置の製造方法 | |
| JP2707436B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2003092270A (ja) | 化合物半導体の処理方法 | |
| KR100404169B1 (ko) | 반도체소자의제조방법 | |
| JPH0291938A (ja) | 化合物半導体素子の表面安定化保護膜形成方法 | |
| JPS60257177A (ja) | 化合物半導体素子の作製方法 | |
| JPS6086870A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01187884A (ja) | 電極形成法 | |
| JPS60254672A (ja) | 電界効果型トランジスタの製造方法 | |
| Mak et al. | Influence of doping density and deposition technology on ohmic contacts to n-type gallium arsenide |