JPS58134478A - 化合物半導体fetの製造方法 - Google Patents

化合物半導体fetの製造方法

Info

Publication number
JPS58134478A
JPS58134478A JP1727182A JP1727182A JPS58134478A JP S58134478 A JPS58134478 A JP S58134478A JP 1727182 A JP1727182 A JP 1727182A JP 1727182 A JP1727182 A JP 1727182A JP S58134478 A JPS58134478 A JP S58134478A
Authority
JP
Japan
Prior art keywords
layer
insulating film
compound semiconductor
substrate
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1727182A
Other languages
English (en)
Inventor
Yasoo Harada
原田 八十雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1727182A priority Critical patent/JPS58134478A/ja
Publication of JPS58134478A publication Critical patent/JPS58134478A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は化合物半導体FITの製造方法に関する0 第1図に現存する化合物半導体FITの断面構造が示さ
れており、同図に於て、(1)はGa45等のせん亜鉛
鉱型結晶構造を有する■−V族化合物半導体結晶基板で
、抵抗率はlXl0’Ω−ax8度で半絶縁性である。
(2)はこの基板(1)上に設けられたN型の動作層で
、GaAa等の気相成長層に依って形取されているo(
311;tこの動作層(2)のリセスエッチング箇所(
4)に設けられたゲート電極で、アルミニウム等から成
っている。151161はこのゲート電極(3)を挾ん
で動作−+21 K設けられたソース、ドレイン電極で
、動作m (21とオーミックコンタクトを為す例えば
(Au+Ge)−M1材料にて構成さねている。
斯るリセス構造を有するFIT[ソース、ゲート各電極
+51 +31間並びにゲート、ドレイン各電極(3)
16)間の抵抗値Ra、RDを低くする事が出来、高周
波特性面で秀れている。
然し乍ら斯る構造のFBTに於てにリセスエッチング箇
所(4)の形成の再現性に問題がある。即ち勘るFIT
の特性はリセスエッチング箇所(4)の動作層の膜厚に
極めて大きく左右されるので、リセスエッチング深さを
1oof以下の精成で制御する必要がある。然し乍ら通
常一般に行われている化学エツチング法にてはこれ程の
高精度の再現性は得られず、また再現性の点からだけ云
えば陽極酸化法が適用され得るが、この陽極酸化法は工
程数が極めて増加し、オタ製造工穆が限定される問題が
あり、量産化には今−歩である。
本発明はこのような現状に鑑みて為されたものであって
、以下に第2図以降を参照しつつ詳述する0 (1)にfIX1図で示したと(ロ)じeaag等の牛
絶縁性の結晶基板で、結晶表面は(100)で、この結
晶基板(1)表面の所定の箇所K B i O,等で代
表される絶縁膜(7)が設けられる(8g2図)0この
絶縁膜(7)は8102等を化学堆積法、或いはスパッ
タ法で結晶基板(1)全面に約1μmの膜厚に成長させ
た後、工費箇所を例えばドライエツチング技術にてエツ
チング除去して所定形状に残存させる事に依って形成さ
れる。このエツチング工程In、後工程のエビ!キシャ
ル放畏等の必要性から絶縁膜(7)のバメーン化は、例
えば主結晶表面が(100)11iである場合は(01
1)結晶軸と平行にする0尚、この時の絶1111(7
1の差し渡しくLlは約40μm及びそれ以下とする〇 次に結晶基板(1)表面1に清浄化処理した後、皺基板
(1)表面にトリメチルガリウム((CHs)sGIL
)、アルシン(^5Hs)、水素(Hl)を用いた熱分
解法、或いは三塩化砒素(ムscl、)、ガリウム(G
a)、水素(H,)を用いたハライド情相成長法にてG
aAs結晶から放る動作層(2)を形成する◇この時の
結晶温ft!700〜750℃、(100)結晶軸方向
の結晶達&は0.005〜1μn7m1nで、・0色・
−結晶の成長は絶縁膜(7)Kて覆われていない結晶基
板(1)表面から開始され(第3図)、結晶が絶縁膜(
7)の膜厚以上になると、第4図に示す如く結晶の横方
向の成長が(Too)の縦方向より20〜30倍の速度
で生じて絶縁膜(7)は直ちにGaAs結晶から成る動
作$ +21に霞め込まれる事になり、その握□は絶m
l II (7)上の結晶は(100〕方向に成長する
(第5図)。絶縁II 17)上Kff長せしめる動作
層(2)の厚み(t)Fiy ICT (0種類に依っ
て異るが、通常は1000へ2000ム程駄である。尚
、この絶縁膜(7)上に横方向に結晶がS!長するのは
該絶縁膜17)の差し渡しが50μmまでが一応の限度
と考えられる。このように絶縁膜(7)上に横方向に成
長した動作層(2)の電気的緒特性は絶縁膜(7)以外
の箇所に成長゛したものと大差なく、例えば電子移動縦
は3 X 10”an−”のキャリヤ製置の時で約50
0−A・seaであった。
最後に動作層(2)上にゲート電極(31、ソース電極
(51、ドレイン電極?61を設けて本発明に係るP1
1!Tを完成する(jli6図)〇 一般に此種FlfTに於てはチャンネル領域、即ち絶縁
膜(7)、ヒの動作liI +21の厚さく1)が′l
要であるが、上述の工程にて得られる厚さくt)ri2
インチウェファに於′C100A以下の精度で制御可能
であった0即ち絶縁膜(7)の差し渡しくL)が40μ
m以下であり、また横方向の結晶成長速度は縦方向のそ
れより20〜30倍速いので、絶@ @ +7)ri極
めて短時間に結晶動作層+21 K埋め込まれる。従つ
1絶縁膜(7)上の動作層(2)の厚さく1)の制御1
iIlは殆ど縦方向の成兼速度で制御小米、その取長速
IKを50〜1001J’minに制御する事は十分可
能であった。
本発明は以上の説明から明らかな如く、絶縁膜を動作層
で埋め込む事に依ってチャンネル領域を得ているので、
絶縁膜上の動作層の厚みが100Aのオーダで制御小米
、此種νITの歩留りを格段に高める事が出来る。
尚、本発明riGaAsK@る事なく % GaAaと
同様なせん亜鉛鉱型結晶構造を有するGa^1Aa%G
ap 。
Xnps rmxn細P等にも適用出来るであろう0
【図面の簡単な説明】
第1図は現存するFICTの構造を示す断面図、第2図
乃至第6図は本発明方法を工f111[rc示した断面
図であって、(1)は結晶基板、(21は動作層、(3
)はゲート電極、(5)はソース電極、16)はドレイ
ン電極、(7)は絶縁膜、を夫々示しているO第1図 第5図 第6図

Claims (1)

    【特許請求の範囲】
  1. 1)せん亜鉛鉱型結晶構造を有する半絶縁性化合物半導
    体結晶基板の所定の箇所に絶縁層を配置した後、該結晶
    基板を、E記構造の化合物半導体のエピタキシャル成長
    雰囲気中rcW!Iいて絶縁層の存在しない基板結晶表
    面から化合物半導体成長層を成長せしめると共に1紀絶
    縁層の表面には該半導体成長暫25=ら横方向に延長成
    長せしめて絶縁層を成長層内に埋没し、この埋没絶縁層
    直上の成長層表面にFITのゲート電極を、またこの絶
    縁lII埋没箇所の両側成長層上にソース、ドレイン電
    極を夫々設ける事を特徴とした化合物半導体FITの製
    造方法。
JP1727182A 1982-02-04 1982-02-04 化合物半導体fetの製造方法 Pending JPS58134478A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1727182A JPS58134478A (ja) 1982-02-04 1982-02-04 化合物半導体fetの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1727182A JPS58134478A (ja) 1982-02-04 1982-02-04 化合物半導体fetの製造方法

Publications (1)

Publication Number Publication Date
JPS58134478A true JPS58134478A (ja) 1983-08-10

Family

ID=11939301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1727182A Pending JPS58134478A (ja) 1982-02-04 1982-02-04 化合物半導体fetの製造方法

Country Status (1)

Country Link
JP (1) JPS58134478A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247976A (ja) * 1984-05-23 1985-12-07 Nec Corp 半導体装置
JPH0262054A (ja) * 1988-08-26 1990-03-01 Fujitsu Ltd 化合物半導体装置
WO2022230293A1 (ja) * 2021-04-30 2022-11-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247976A (ja) * 1984-05-23 1985-12-07 Nec Corp 半導体装置
JPH0812867B2 (ja) * 1984-05-23 1996-02-07 日本電気株式会社 半導体装置
JPH0262054A (ja) * 1988-08-26 1990-03-01 Fujitsu Ltd 化合物半導体装置
WO2022230293A1 (ja) * 2021-04-30 2022-11-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JPS5898982A (ja) 砒化ガリウムmesfet素子の製造方法
JPH01289108A (ja) ヘテロエピタキシャル成長方法
US4948751A (en) Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor
US3994755A (en) Liquid phase epitaxial process for growing semi-insulating GaAs layers
JPH05251339A (ja) 半導体基板およびその製造方法
JPS58134478A (ja) 化合物半導体fetの製造方法
US4028147A (en) Liquid phase epitaxial process for growing semi-insulating GaAs layers
JP2793837B2 (ja) 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ
JPS5856322A (ja) 半導体基板の製造方法
US4032950A (en) Liquid phase epitaxial process for growing semi-insulating gaas layers
JP2577544B2 (ja) 半導体装置の製造方法
JPH04206932A (ja) 半導体装置及びその製造方法
JPS5853863A (ja) 半導体装置の製造方法
JPS60251631A (ja) 不均一不純物密度分布を有する半導体装置の製造方法
JP2694260B2 (ja) 半導体素子
JP2527016B2 (ja) 半導体膜の製造方法
JPS588151B2 (ja) 接合型電界効果トランジスタの製造方法
JP2002137994A (ja) 単結晶薄膜の形成方法
JP2541230B2 (ja) 電界効果トランジスタの製造方法
JP2737152B2 (ja) Soi形成方法
JPS6060716A (ja) 半導体基板の製造方法
JP2819556B2 (ja) 半導体レーザの製造方法
JPS6039820A (ja) 半導体装置の製造方法
JPS63190329A (ja) 薄膜結晶成長法
JPH0216008B2 (ja)