JP2002137994A - 単結晶薄膜の形成方法 - Google Patents
単結晶薄膜の形成方法Info
- Publication number
- JP2002137994A JP2002137994A JP2000332425A JP2000332425A JP2002137994A JP 2002137994 A JP2002137994 A JP 2002137994A JP 2000332425 A JP2000332425 A JP 2000332425A JP 2000332425 A JP2000332425 A JP 2000332425A JP 2002137994 A JP2002137994 A JP 2002137994A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- single crystal
- mask
- crystal thin
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】クラックや特性バラツキの少ない良好な単結晶
薄膜を安定的に形成することが可能な単結晶薄膜の形成
方法を提供する。 【解決手段】単結晶シリコンから成る基板１の上面に、
開口部２ａを有したマスク２を被着させる工程と、該マ
スク２をその軟化点以上の温度で加熱しつつ、前記マス
ク２の開口部２ａ内に露出する基板表面に化合物半導体
をエピタキシャル成長させて単結晶薄膜３を形成する工
程と、によって単結晶薄膜３を形成する。
薄膜を安定的に形成することが可能な単結晶薄膜の形成
方法を提供する。 【解決手段】単結晶シリコンから成る基板１の上面に、
開口部２ａを有したマスク２を被着させる工程と、該マ
スク２をその軟化点以上の温度で加熱しつつ、前記マス
ク２の開口部２ａ内に露出する基板表面に化合物半導体
をエピタキシャル成長させて単結晶薄膜３を形成する工
程と、によって単結晶薄膜３を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＥＤ（Light Em
itting Diode）、ＬＤ（Laser diode）、ＭＥＳＦＥＴ
（Metal-Semiconductor Field Effect Transistor）、
ＨＥＭＴ（High Electron Mobility Transistor）等を
構成する化合物半導体の単結晶薄膜を基板上にエピタキ
シャル成長させる方法に関するものである。
itting Diode）、ＬＤ（Laser diode）、ＭＥＳＦＥＴ
（Metal-Semiconductor Field Effect Transistor）、
ＨＥＭＴ（High Electron Mobility Transistor）等を
構成する化合物半導体の単結晶薄膜を基板上にエピタキ
シャル成長させる方法に関するものである。
【０００２】
【従来の技術】従来より、単結晶シリコンから成る基板
の上面にＧａＡｓ等の化合物半導体をエピタキシャル成
長させて単結晶薄膜を形成することが行われている。
の上面にＧａＡｓ等の化合物半導体をエピタキシャル成
長させて単結晶薄膜を形成することが行われている。
【０００３】このような従来の単結晶薄膜の形成方法に
おいては、単結晶薄膜の成長領域を限定するために、所
定パターンの開口を有したマスクが用いられており、か
かるマスクを単結晶薄膜が形成される基板上面に予め被
着させておくことにより、マクスの開口部内に露出する
基板表面にのみ単結晶薄膜を選択的にエピタキシャル成
長させていた。
おいては、単結晶薄膜の成長領域を限定するために、所
定パターンの開口を有したマスクが用いられており、か
かるマスクを単結晶薄膜が形成される基板上面に予め被
着させておくことにより、マクスの開口部内に露出する
基板表面にのみ単結晶薄膜を選択的にエピタキシャル成
長させていた。
【０００４】尚、前記マスクの材質としてはＳｉＯ2や
ＳｉＮX等の無機質材料が用いられ、該マスクは従来周
知のスパッタリング法やＣＶＤ（Chemical Vapor Depos
ition）法等を採用し、上述の無機質材料を基板の上面
に例え０．２μｍ〜１．０μｍの厚みに被着させること
により形成されていた。
ＳｉＮX等の無機質材料が用いられ、該マスクは従来周
知のスパッタリング法やＣＶＤ（Chemical Vapor Depos
ition）法等を採用し、上述の無機質材料を基板の上面
に例え０．２μｍ〜１．０μｍの厚みに被着させること
により形成されていた。
【０００５】
【発明が解決しようとする課題】ところで、上述した従
来の単結晶薄膜の形成方法においては、単結晶薄膜を基
板上面にエピタキシャル成長させる際、基板のみならず
マスクも高温（４５０℃〜８００℃）に加熱されるよう
になっており、マスク上で熱分解された中間反応物がマ
スクの開口内まで移動できずにマスク表面に結合して多
結晶の固まりを形成することがある。このような多結晶
体は、図３に示すように、多角形の粒状を成しているこ
とが多く、これらの多結晶体１３がマスク１２の開口付
近に形成されると、開口部内の単結晶薄膜１４に多結晶
体１３を起点としたクラック１５が入り、単結晶薄膜１
４の品質が著しく劣化する上に、単結晶薄膜１４を形成
する化合物半導体の組成や不純物のドーピング量が変化
し、所望する特性が得られなくなる欠点を有していた。
来の単結晶薄膜の形成方法においては、単結晶薄膜を基
板上面にエピタキシャル成長させる際、基板のみならず
マスクも高温（４５０℃〜８００℃）に加熱されるよう
になっており、マスク上で熱分解された中間反応物がマ
スクの開口内まで移動できずにマスク表面に結合して多
結晶の固まりを形成することがある。このような多結晶
体は、図３に示すように、多角形の粒状を成しているこ
とが多く、これらの多結晶体１３がマスク１２の開口付
近に形成されると、開口部内の単結晶薄膜１４に多結晶
体１３を起点としたクラック１５が入り、単結晶薄膜１
４の品質が著しく劣化する上に、単結晶薄膜１４を形成
する化合物半導体の組成や不純物のドーピング量が変化
し、所望する特性が得られなくなる欠点を有していた。
【０００６】本発明は上記欠点に鑑み案出されたもの
で、その目的は、クラックや特性バラツキの少ない良好
な単結晶薄膜を安定的に形成することが可能な単結晶薄
膜の形成方法を提供することにある。
で、その目的は、クラックや特性バラツキの少ない良好
な単結晶薄膜を安定的に形成することが可能な単結晶薄
膜の形成方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の単結晶薄膜の形
成方法は、単結晶シリコンから成る基板の上面に、開口
部を有したマスクを被着させる工程と、該マスクをその
軟化点以上の温度で加熱しつつ、前記マスクの開口部内
に露出する基板表面に化合物半導体をエピタキシャル成
長させて単結晶薄膜を形成する工程と、を含むことを特
徴とするものである。
成方法は、単結晶シリコンから成る基板の上面に、開口
部を有したマスクを被着させる工程と、該マスクをその
軟化点以上の温度で加熱しつつ、前記マスクの開口部内
に露出する基板表面に化合物半導体をエピタキシャル成
長させて単結晶薄膜を形成する工程と、を含むことを特
徴とするものである。
【０００８】また本発明の単結晶薄膜の形成方法は、前
記単結晶薄膜がＭＯＣＶＤ法またはＭＢＥ法により形成
されることを特徴とするものである。
記単結晶薄膜がＭＯＣＶＤ法またはＭＢＥ法により形成
されることを特徴とするものである。
【０００９】更に本発明の単結晶薄膜の形成方法は、前
記マスクが、硼素、燐、ゲルマニウム、有機シランのい
ずれか一種を１％〜１５％含有する酸化珪素から成り、
スパッタリング法またはＣＶＤ法にて形成されることを
特徴とするものである。
記マスクが、硼素、燐、ゲルマニウム、有機シランのい
ずれか一種を１％〜１５％含有する酸化珪素から成り、
スパッタリング法またはＣＶＤ法にて形成されることを
特徴とするものである。
【００１０】また更に本発明の単結晶薄膜の形成方法
は、前記単結晶薄膜が、ＧａＡｓ、ＡｌＧａＡｓ、Ａｌ
ＧａＩｎＰのいずれかより成ることを特徴とするもので
ある。
は、前記単結晶薄膜が、ＧａＡｓ、ＡｌＧａＡｓ、Ａｌ
ＧａＩｎＰのいずれかより成ることを特徴とするもので
ある。
【００１１】更にまた本発明の単結晶薄膜の形成方法
は、前記マスクの軟化温度が４００℃〜５００℃に設定
されていることを特徴とするものである。
は、前記マスクの軟化温度が４００℃〜５００℃に設定
されていることを特徴とするものである。
【００１２】更にまた本発明の単結晶薄膜の形成方法
は、前記単結晶薄膜の形成時、前記マスクの加熱温度が
４５０℃〜８００℃に設定されることを特徴とするもの
である。
は、前記単結晶薄膜の形成時、前記マスクの加熱温度が
４５０℃〜８００℃に設定されることを特徴とするもの
である。
【００１３】本発明の単結晶薄膜の形成方法によれば、
マスクを軟化点以上に加熱して軟化させた状態でマスク
の開口部内に単結晶薄膜をエピタキシャル成長させるよ
うにしたことから、マスク上で熱分解された中間反応物
がマスクの表面に結合して粒状の多結晶体が析出しよう
とするのを有効に抑えることができ、これによりマスク
の開口内に形成される単結晶薄膜の特性を安定させて、
クラックの殆ど無い良好な単結晶薄膜を形成することが
可能となる。
マスクを軟化点以上に加熱して軟化させた状態でマスク
の開口部内に単結晶薄膜をエピタキシャル成長させるよ
うにしたことから、マスク上で熱分解された中間反応物
がマスクの表面に結合して粒状の多結晶体が析出しよう
とするのを有効に抑えることができ、これによりマスク
の開口内に形成される単結晶薄膜の特性を安定させて、
クラックの殆ど無い良好な単結晶薄膜を形成することが
可能となる。
【００１４】また本発明の形成方法によれば、単結晶薄
膜の形成時、マスクは軟化していることから、その表面
は平滑化されて、マスクのエッジや開口付近に存在する
角部には適度な丸みが付けられ、単結晶薄膜中のクラッ
クの発生がより有効に防止される利点もある。
膜の形成時、マスクは軟化していることから、その表面
は平滑化されて、マスクのエッジや開口付近に存在する
角部には適度な丸みが付けられ、単結晶薄膜中のクラッ
クの発生がより有効に防止される利点もある。
【００１５】
【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。図１は本発明の方法により形成した
単結晶薄膜を具備する半導体装置の断面図であり、１は
基板、２はマスク、２ａはマスク２の開口部、３は単結
晶薄膜である。
て詳細に説明する。図１は本発明の方法により形成した
単結晶薄膜を具備する半導体装置の断面図であり、１は
基板、２はマスク、２ａはマスク２の開口部、３は単結
晶薄膜である。
【００１６】前記基板１は、単結晶シリコンにより形成
されており、その上面にはマスク２と単結晶薄膜３とが
被着・形成され、これらを支持する支持母材として機能
する。
されており、その上面にはマスク２と単結晶薄膜３とが
被着・形成され、これらを支持する支持母材として機能
する。
【００１７】尚、前記基板１は、従来周知のチョコラル
スキー法（引き上げ法）等を採用することによって単結
晶シリコンのインゴット（塊）を形成し、これを所定厚
みにスライスした上、表面を研磨することによって製作
される。
スキー法（引き上げ法）等を採用することによって単結
晶シリコンのインゴット（塊）を形成し、これを所定厚
みにスライスした上、表面を研磨することによって製作
される。
【００１８】また前記基板１の上面に設けられているマ
スク２は、単結晶薄膜３の成長領域を限定するためのも
のであり、所定パターンの開口部２ａを有し、該開口部
２ａの内側に位置する基板表面に単結晶薄膜３が選択的
に形成される。
スク２は、単結晶薄膜３の成長領域を限定するためのも
のであり、所定パターンの開口部２ａを有し、該開口部
２ａの内側に位置する基板表面に単結晶薄膜３が選択的
に形成される。
【００１９】前記マスク２は、硼素、燐、ゲルマニウ
ム、有機シランのいずれか一種を１％〜１５％含有する
酸化珪素をスパッタリング法やＣＶＤ法により例えば６
０００Å〜１００００Åの厚みに被着させて成り、その
軟化温度は４００℃〜５００℃に設定される。
ム、有機シランのいずれか一種を１％〜１５％含有する
酸化珪素をスパッタリング法やＣＶＤ法により例えば６
０００Å〜１００００Åの厚みに被着させて成り、その
軟化温度は４００℃〜５００℃に設定される。
【００２０】尚、このようなマスク２のエッジや開口付
近に存在する角部には適度な丸み（曲率半径：０．１μ
ｍ〜１．０μｍ）が付けられている。
近に存在する角部には適度な丸み（曲率半径：０．１μ
ｍ〜１．０μｍ）が付けられている。
【００２１】一方、前記マスク２の開口部２ａ内に選択
的に形成される単結晶薄膜３は、ＡｌＧａＡｓやＡｌＧ
ａＩｎＰ等の化合物半導体から成り、例えば３．０μｍ
〜６．０μｍの厚みを有している。
的に形成される単結晶薄膜３は、ＡｌＧａＡｓやＡｌＧ
ａＩｎＰ等の化合物半導体から成り、例えば３．０μｍ
〜６．０μｍの厚みを有している。
【００２２】前記単結晶薄膜３は、ＬＥＤやＬＤ，ＭＥ
ＳＦＥＴ，ＨＥＭＴ等の半導体素子として機能するもの
であり、例えばＬＥＤに適用する場合、図示しない電極
等を介して単結晶薄膜３に所定の電圧が印加されると、
単結晶薄膜３が所定の輝度で発光するようになってい
る。
ＳＦＥＴ，ＨＥＭＴ等の半導体素子として機能するもの
であり、例えばＬＥＤに適用する場合、図示しない電極
等を介して単結晶薄膜３に所定の電圧が印加されると、
単結晶薄膜３が所定の輝度で発光するようになってい
る。
【００２３】次に上述した半導体装置の単結晶薄膜３を
形成する方法について図２を用いて説明する。
形成する方法について図２を用いて説明する。
【００２４】（１）まず単結晶シリコンから成る基板１
を準備し、その上面に、開口部２ａを有したマスク２を
被着させる。
を準備し、その上面に、開口部２ａを有したマスク２を
被着させる。
【００２５】前記マスク２は、従来周知のスパッタリン
グ法またはＣＶＤ法を採用し、図２（ａ）に示すよう
に、前述の無機質材料を６０００Å〜１００００Åの厚
みに被着させ、しかる後、これを、図２（ｂ）に示すよ
うに、従来周知のフォトリソグラフィー技術及びエッチ
ング技術により所定パターンに加工することで開口部２
ａが形成される。
グ法またはＣＶＤ法を採用し、図２（ａ）に示すよう
に、前述の無機質材料を６０００Å〜１００００Åの厚
みに被着させ、しかる後、これを、図２（ｂ）に示すよ
うに、従来周知のフォトリソグラフィー技術及びエッチ
ング技術により所定パターンに加工することで開口部２
ａが形成される。
【００２６】（２）次に図２（ｃ）に示すように、マス
ク２の開口部２ａ内に露出する基板１の表面に化合物半
導体をエピタキシャル成長させて単結晶薄膜３を形成す
る。
ク２の開口部２ａ内に露出する基板１の表面に化合物半
導体をエピタキシャル成長させて単結晶薄膜３を形成す
る。
【００２７】ここで重要なことは、前記マスク２をその
軟化点以上の温度で加熱し、マスク２を軟化させた状態
で単結晶薄膜３を形成することである。
軟化点以上の温度で加熱し、マスク２を軟化させた状態
で単結晶薄膜３を形成することである。
【００２８】例えばマスク２の軟化温度が４００℃の場
合、単結晶薄膜３の形成時、マスク２は常に４５０℃〜
８００℃の温度に加熱され、この状態を維持しつつ、Ａ
ｌＧａＡｓやＡｌＧａＩｎＰ等の化合物半導体を開口部
２ａの内側に露出された基板表面にエピタキシャル成長
させることにより単結晶薄膜３が形成される。
合、単結晶薄膜３の形成時、マスク２は常に４５０℃〜
８００℃の温度に加熱され、この状態を維持しつつ、Ａ
ｌＧａＡｓやＡｌＧａＩｎＰ等の化合物半導体を開口部
２ａの内側に露出された基板表面にエピタキシャル成長
させることにより単結晶薄膜３が形成される。
【００２９】前記単結晶薄膜３は従来周知のＭＯＣＶＤ
（Metal Organic Chemical Vapor Deposition）法また
はＭＢＥ（Molecular Beam Epitaxy）法を採用すること
によって３．０μｍ〜６．０μｍの厚みに形成され、単
結晶薄膜３がＡｌＧａＡｓから成る場合、その原料とし
てトリメチルガリウム（Ｇａ（ＣＨ3）3）、トリメチル
アルミニウム（Ａｌ（ＣＨ3）3）、アルシン（Ａｓ
Ｈ3）等が用いられる。
（Metal Organic Chemical Vapor Deposition）法また
はＭＢＥ（Molecular Beam Epitaxy）法を採用すること
によって３．０μｍ〜６．０μｍの厚みに形成され、単
結晶薄膜３がＡｌＧａＡｓから成る場合、その原料とし
てトリメチルガリウム（Ｇａ（ＣＨ3）3）、トリメチル
アルミニウム（Ａｌ（ＣＨ3）3）、アルシン（Ａｓ
Ｈ3）等が用いられる。
【００３０】以上のような本発明の形成方法によれば、
マスク２を軟化点以上に加熱して軟化させた状態でマス
ク２の開口部２ａ内に単結晶薄膜３をエピタキシャル成
長させるようにしたことから、マスク２上で熱分解され
た中間反応物がマスク２の表面に結合して粒状の多結晶
体が析出しようとするのを有効に抑えることができ、こ
れによりマスク２の開口２ａ内に形成される単結晶薄膜
３の特性を安定させて、クラックの殆ど無い良好な単結
晶薄膜３を形成することが可能となる。
マスク２を軟化点以上に加熱して軟化させた状態でマス
ク２の開口部２ａ内に単結晶薄膜３をエピタキシャル成
長させるようにしたことから、マスク２上で熱分解され
た中間反応物がマスク２の表面に結合して粒状の多結晶
体が析出しようとするのを有効に抑えることができ、こ
れによりマスク２の開口２ａ内に形成される単結晶薄膜
３の特性を安定させて、クラックの殆ど無い良好な単結
晶薄膜３を形成することが可能となる。
【００３１】尚、マスク２を軟化させた状態で単結晶薄
膜３をエピタキシャル成長させることにより、多結晶体
の析出が有効に抑えられる理由は、マスク２上で熱分解
された反応中間体が、軟化したマスク２の内部に拡散・
浸透することによるものと考えられる。
膜３をエピタキシャル成長させることにより、多結晶体
の析出が有効に抑えられる理由は、マスク２上で熱分解
された反応中間体が、軟化したマスク２の内部に拡散・
浸透することによるものと考えられる。
【００３２】また本発明の形成方法によれば、単結晶薄
膜３の形成時、マスク２は軟化していることから、その
表面は平滑化され、マスク２のエッジや開口部２ａ付近
に存在する角部には適度な丸みが付けられる。これによ
り、単結晶薄膜３中のクラックの発生がより有効に防止
される。
膜３の形成時、マスク２は軟化していることから、その
表面は平滑化され、マスク２のエッジや開口部２ａ付近
に存在する角部には適度な丸みが付けられる。これによ
り、単結晶薄膜３中のクラックの発生がより有効に防止
される。
【００３３】尚、本発明は上述の形態に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲において種々
の変更、改良等が可能である。
ではなく、本発明の要旨を逸脱しない範囲において種々
の変更、改良等が可能である。
【００３４】例えば上述の形態において、基板１とマス
ク２との間に窒化珪素から成る拡散防止層を５００Å〜
１０００Åの厚みに介在させておけば、マスク２中に拡
散した化合物半導体を構成元素が基板１中に侵入しよう
とするのをこの拡散防止層でもって良好に遮蔽し、基板
１の電気的特性を維持することができるとともに、素子
間の分離抵抗を高くすることができる。従って、基板１
とマスク２との間に窒化珪素から成る拡散防止層を介在
させておくことが好ましい。
ク２との間に窒化珪素から成る拡散防止層を５００Å〜
１０００Åの厚みに介在させておけば、マスク２中に拡
散した化合物半導体を構成元素が基板１中に侵入しよう
とするのをこの拡散防止層でもって良好に遮蔽し、基板
１の電気的特性を維持することができるとともに、素子
間の分離抵抗を高くすることができる。従って、基板１
とマスク２との間に窒化珪素から成る拡散防止層を介在
させておくことが好ましい。
【００３５】
【発明の効果】本発明の単結晶薄膜の形成方法によれ
ば、マスクを軟化点以上に加熱して軟化させた状態でマ
スクの開口部無いに単結晶薄膜をエピタキシャル成長さ
せるようにしたことから、マスク上で熱分解された中間
反応物がマスクの表面に結合して粒状の多結晶体が析出
しようとするのを有効に抑えることができ、これにより
マスクの開口内に形成される単結晶薄膜の特性を安定さ
せて、クラックの殆ど無い良好な単結晶薄膜を形成する
ことが可能となる。
ば、マスクを軟化点以上に加熱して軟化させた状態でマ
スクの開口部無いに単結晶薄膜をエピタキシャル成長さ
せるようにしたことから、マスク上で熱分解された中間
反応物がマスクの表面に結合して粒状の多結晶体が析出
しようとするのを有効に抑えることができ、これにより
マスクの開口内に形成される単結晶薄膜の特性を安定さ
せて、クラックの殆ど無い良好な単結晶薄膜を形成する
ことが可能となる。
【００３６】また本発明の形成方法によれば、単結晶薄
膜の形成時、マスクは軟化していることから、その表面
は平滑化されて、マスクのエッジや開口付近に存在する
角部には適度な丸みが付けられ、単結晶薄膜中のクラッ
クの発生がより有効に防止される利点もある。
膜の形成時、マスクは軟化していることから、その表面
は平滑化されて、マスクのエッジや開口付近に存在する
角部には適度な丸みが付けられ、単結晶薄膜中のクラッ
クの発生がより有効に防止される利点もある。
【図１】本発明の方法により形成した単結晶薄膜を具備
する半導体装置の断面図である。
する半導体装置の断面図である。
【図２】（ａ）〜（ｃ）は本発明の単結晶薄膜の形成方
法を説明するための工程毎の断面図である。
法を説明するための工程毎の断面図である。
【図３】従来の単結晶薄膜の形成方法における課題を説
明するための平面図である。
明するための平面図である。
１・・・基板、２・・・マスク、２ａ・・・開口部、３
・・・単結晶薄膜
・・・単結晶薄膜
フロントページの続き Ｆターム(参考） 4G077 AA03 BE46 BE47 DA05 DB08 EE07 SC10 TB05 TC13 TK13 5F045 AA04 AA05 AB10 AB17 AB18 AC01 AC08 AF03 AF20 BB12 BB13 CA06 CA07 CA10 CA12 DB02 5F052 CA01 CA02 DA04 DB01 DB06 DB10 EA00 GA01 JA07 5F103 AA04 DD03 DD05 DD30 GG01 HH03 LL02 RR05
Claims (6)
- 【請求項１】単結晶シリコンから成る基板の上面に、開
口部を有したマスクを被着させる工程と、 該マスクをその軟化点以上の温度で加熱しつつ、前記マ
スクの開口部内に露出する基板表面に化合物半導体をエ
ピタキシャル成長させて単結晶薄膜を形成する工程と、
を含む単結晶薄膜の形成方法。 - 【請求項２】前記単結晶薄膜がＭＯＣＶＤ法またはＭＢ
Ｅ法により形成されることを特徴とする請求項１に記載
の単結晶薄膜の形成方法。 - 【請求項３】前記マスクが、硼素、燐、ゲルマニウム、
有機シランのいずれか一種を１％〜１５％含有する酸化
珪素から成り、スパッタリング法またはＣＶＤ法にて形
成されることを特徴とする請求項１に記載の単結晶薄膜
の形成方法。 - 【請求項４】前記単結晶薄膜が、ＧａＡｓ、ＡｌＧａＡ
ｓ、ＡｌＧａＩｎＰのいずれかより成ることを特徴とす
る請求項１または請求項２に記載の単結晶薄膜の形成方
法。 - 【請求項５】前記マスクの軟化温度が４００℃〜５００
℃に設定されていることを特徴とする請求項１または請
求項３に記載の単結晶薄膜の形成方法。 - 【請求項６】前記単結晶薄膜の形成時、前記マスクの加
熱温度が４５０℃〜８００℃に設定されることを特徴と
する請求項１乃至請求項５のいずれかに記載の単結晶薄
膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332425A JP2002137994A (ja) | 2000-10-31 | 2000-10-31 | 単結晶薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332425A JP2002137994A (ja) | 2000-10-31 | 2000-10-31 | 単結晶薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002137994A true JP2002137994A (ja) | 2002-05-14 |
Family
ID=18808634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000332425A Pending JP2002137994A (ja) | 2000-10-31 | 2000-10-31 | 単結晶薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002137994A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195493A (ja) * | 2011-03-17 | 2012-10-11 | Seiko Epson Corp | 半導体基板及び半導体基板の製造方法 |
| JP2015128168A (ja) * | 2015-02-05 | 2015-07-09 | セイコーエプソン株式会社 | 半導体基板 |
| WO2022025080A1 (ja) * | 2020-07-29 | 2022-02-03 | 京セラ株式会社 | 半導体素子の製造方法、半導体素子及び半導体装置 |
-
2000
- 2000-10-31 JP JP2000332425A patent/JP2002137994A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195493A (ja) * | 2011-03-17 | 2012-10-11 | Seiko Epson Corp | 半導体基板及び半導体基板の製造方法 |
| US8986464B2 (en) | 2011-03-17 | 2015-03-24 | Seiko Epson Corporation | Semiconductor substrate and method for producing semiconductor substrate |
| JP2015128168A (ja) * | 2015-02-05 | 2015-07-09 | セイコーエプソン株式会社 | 半導体基板 |
| WO2022025080A1 (ja) * | 2020-07-29 | 2022-02-03 | 京セラ株式会社 | 半導体素子の製造方法、半導体素子及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101380717B1 (ko) | 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층 | |
| TWI323943B (en) | Highly uniform group iii nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| KR101151933B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| US7951685B2 (en) | Method for manufacturing semiconductor epitaxial crystal substrate | |
| US6176925B1 (en) | Detached and inverted epitaxial regrowth & methods | |
| JP2008522447A (ja) | シリコン基板からなるｉｉｉ族窒化物材料構造体 | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JP6271020B2 (ja) | 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法 | |
| EP2019155A2 (en) | Gallium nitride substrate and gallium nitride film deposition method | |
| JP2002137994A (ja) | 単結晶薄膜の形成方法 | |
| WO2020045172A1 (ja) | エピタキシャル基板 | |
| JP2000315656A (ja) | エピタキシャルシリコン基板の製造方法 | |
| JP2735190B2 (ja) | 分子線エピタキシヤル成長方法及び成長装置 | |
| JPH06104193A (ja) | 化合物半導体結晶の気相成長方法及びその装置 | |
| EP4289995A1 (en) | Nitride semiconductor substrate and method for producing same | |
| JP3771679B2 (ja) | 化合物半導体膜の気相堆積方法 | |
| JPH06267867A (ja) | 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法 | |
| KR100374479B1 (ko) | 질화물계 반도체 성장 방법 | |
| JP3251667B2 (ja) | 半導体装置 | |
| EP2051286B1 (en) | Reactor and method for nitride-based semiconductor manufacturing | |
| JPS58134478A (ja) | 化合物半導体ｆｅｔの製造方法 | |
| KR100949007B1 (ko) | 선택적 나노 구조체의 제조방법 | |
| JP2002367918A (ja) | Ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JPH1197456A (ja) | 半導体層の成長方法および化合物半導体装置の製造方法 |