CN110691867A - 氮化物晶体基板、半导体层叠物、半导体层叠物的制造方法以及半导体装置的制造方法 - Google Patents

氮化物晶体基板、半导体层叠物、半导体层叠物的制造方法以及半导体装置的制造方法 Download PDF

Info

Publication number
CN110691867A
CN110691867A CN201880035191.1A CN201880035191A CN110691867A CN 110691867 A CN110691867 A CN 110691867A CN 201880035191 A CN201880035191 A CN 201880035191A CN 110691867 A CN110691867 A CN 110691867A
Authority
CN
China
Prior art keywords
nitride crystal
substrate
crystal substrate
absorption coefficient
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880035191.1A
Other languages
English (en)
Inventor
堀切文正
吉田丈洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sai Auk Faith Co Ltd
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sai Auk Faith Co Ltd, Sumitomo Chemical Co Ltd filed Critical Sai Auk Faith Co Ltd
Publication of CN110691867A publication Critical patent/CN110691867A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

一种氮化物晶体基板，其由III族氮化物的晶体形成，且含有n型杂质，将波长设为λ(μm)、将27℃下的氮化物晶体基板的吸收系数设为α(cm‑1)、将氮化物晶体基板中的自由电子浓度设为n(cm‑3)、将K和a各自设为常数时，在至少1μm以上且3.3μm以下的波长范围内的吸收系数α由以下的式(1)(α＝nKλa，其中，1.5×10‑19≤K≤6.0×10‑19、a＝3)进行近似。

Description

氮化物晶体基板、半导体层叠物、半导体层叠物的制造方法以 及半导体装置的制造方法
技术领域
本发明涉及氮化物晶体基板、半导体层叠物、半导体层叠物的制造方法以及半导体装置的制造方法。
背景技术
III族氮化物半导体广泛用作构成发光设备、电子设备等半导体装置的材料。在制造这些半导体装置时，例如有时会进行使半导体层在由III族氮化物半导体形成的氮化物晶体基板上进行外延生长的工序、使该半导体层中的杂质活化的工序等加热该氮化物晶体基板的工序(例如参见专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2015-185576号公报
发明内容
发明要解决的问题
上述这种加热氮化物晶体基板的工序要求以良好的精度以及良好的再现性对该氮化物晶体基板进行加热。
本发明的目的在于提供能够以良好的精度以及良好的再现性对该氮化物晶体基板进行加热的技术。
用于解决问题的方案
根据本发明的一个方案，
提供一种氮化物晶体基板及与其相关的技术，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质，
将波长设为λ(μm)、将27℃下的前述氮化物晶体基板的吸收系数设为α(cm-1)、将前述氮化物晶体基板中的自由电子浓度设为n(cm-3)、将K和a各自设为常数时，在至少1μm以上且3.3μm以下的波长范围内的前述吸收系数α由以下的式(1)进行近似。
α＝nKλa…(1)
(其中，1.5×10-19≤K≤6.0×10-19、a＝3)
发明的效果
根据本发明，能够以良好的精度以及良好的再现性对该氮化物晶体基板进行加热。
附图说明
图1的(a)是示出本发明的第一实施方式的氮化物晶体基板10的俯视示意图，图1的(b)是示出本发明的第一实施方式的氮化物晶体基板10的截面示意图。
图2是示出维恩位移定律的图。
图3是示出由本发明的第一实施方式的制造方法制造的GaN晶体在室温(27℃)下测得的吸收系数的、自由电子浓度依赖性的图。
图4是示出本征载流子浓度相对于GaN晶体的温度的图。
图5的(a)是示出由本发明的第一实施方式的制造方法制造的GaN晶体的、波长2μm下的吸收系数相对于自由电子浓度的关系的图，图5的(b)是对波长2μm下的吸收系数相对于自由电子浓度的关系进行比较的图。
图6是示出本发明的第一实施方式的半导体层叠物1的截面示意图。
图7是气相外延装置200的构成示意图。
图8的(a)是示出使GaN晶体膜6在种基板5上较厚地生长的情况的图，图8的(b)是示出通过将较厚地生长的GaN晶体膜6切片而获得多个氮化物晶体基板10的情况的图。
图9的(a)是示出用于载置氮化物晶体基板10或半导体层叠物1的保持构件300的俯视示意图，图9的(b)是示出用于载置氮化物晶体基板10或半导体层叠物1的保持构件300的正视示意图。
图10的(a)和图10的(b)是示出半导体装置的制造工序的截面示意图。
图11的(a)和图11的(b)是示出半导体装置的制造工序的截面示意图。
图12是示出本发明的第一实施方式的半导体装置2的截面示意图。
图13的(a)是示出本发明的第二实施方式的半导体层叠物1的截面示意图，图13的(b)是示出半导体装置的制造工序的截面示意图。
图14的(a)和图14的(b)是示出半导体装置的制造工序的截面示意图。
图15的(a)是示出半导体装置的制造工序的截面示意图，图15的(b)是示出本发明的第二实施方式的半导体装置2的截面示意图。
具体实施方式
<本发明的第一实施方式>
以下边参照附图边对本发明的第一实施方式进行说明。
(1)氮化物晶体基板
使用图1对本实施方式的氮化物晶体基板10进行说明。图1的(a)是示出本实施方式的氮化物晶体基板10的俯视示意图，图1的(b)是示出本实施方式的氮化物晶体基板10的截面示意图。
在下文中，基板等的主面主要是指基板等的上侧主面，有时也会指基板等的表面。另外，基板等的背面是指基板等的下侧主面。
如图1的(a)和(b)所示，本实施方式的氮化物晶体基板10(以下也称为基板10)构成为制造后述的半导体层叠物1和半导体装置2时使用的圆板状的基板。基板10由III族氮化物半导体的单晶形成，本实施方式中，例如由氮化镓(GaN)的单晶形成。
基板10的主面的晶面方向例如为(0001)面(+c面、Ga极性面)。需要说明的是，构成基板10的GaN晶体可以相对于基板10的主面具有规定的偏离角。偏离角是指基板10的主面的法线方向与构成基板10的GaN晶体的主轴(c轴)所成的角度。具体而言，基板10的偏离角例如为0°以上且1.2°以下。
另外，基板10的主面的位错密度例如为5×106个/cm2以下。若基板10的主面的位错密度超过5×106个/cm2，则有可能会在形成于基板10上的后述的半导体层20中降低局部的耐压。与此相对，如本实施方式这样，通过使基板10的主面的位错密度为5×106个/cm2以下，能够在形成于基板10上的半导体层20中抑制局部的耐压降低。
需要说明的是，基板10的主面为开盒即用表面(Epi-ready surface)，基板10的主面的表面粗糙度(算术平均粗糙度Ra)例如为10nm以下，优选为5nm以下。
另外，基板10的直径D并没有特别限制，例如为25mm以上。若基板10的直径D小于25mm，则后述的半导体装置2的生产率容易降低。因此，基板10的直径D优选为25mm以上。另外，基板10的厚度T例如为150μm以上且2mm以下。若基板10的厚度T小于150μm，则基板10的机械强度有可能降低而难以维持自支撑状态。因此，基板10的厚度T优选设定为150μm以上。此处，例如将基板10的直径D设定为2英寸，将基板10的厚度T设定为400μm。
另外，基板10例如含有n型杂质(施主)。作为基板10中含有的n型杂质，例如可列举出硅(Si)和锗(Ge)。通过在基板10中掺杂了n型杂质，可在基板10中生成规定浓度的自由电子。
(关于吸收系数等)
本实施方式中，基板10在红外区域的吸收系数上满足规定条件。以下，对细节进行说明。
在制造半导体层叠物1和半导体装置2时，例如如后所述，有时会进行使半导体层20在基板10上进行外延生长的工序、使该半导体层20中的杂质活化的工序等加热该基板10的工序。例如，在对基板10照射红外线来加热基板10的情况下，重要的是基于基板10的吸收系数来设定加热条件。
此处，图2是示出维恩位移定律的图。在图2中，横轴表示黑体温度(℃)，纵轴表示黑体辐射的峰值波长(μm)。根据图2所示的维恩位移定律，黑体辐射的峰值波长与黑体温度成反比。设峰值波长为λ(μm)、设温度为T(℃)时，具有λ＝2896/(T+273)的关系。假设加热基板10的工序中来自规定的加热源的辐射为黑体辐射，则会从加热源对基板10照射具有与加热温度对应的峰值波长的红外线。例如，在温度约为1200℃时，红外线的峰值波长λ为2μm，在温度约为600℃时，红外线的峰值波长λ为3.3μm。
若对基板10照射具有这种波长的红外线，则基板10中产生由自由电子引起的吸收(自由载流子吸收)，由此将基板10加热。
因此，本实施方式中，基于基板10的自由载流子吸收，基板10的红外区域的吸收系数满足以下规定条件。
图3是示出由本实施方式的制造方法制造的GaN晶体在室温(27℃)下测得的吸收系数的、自由电子浓度依赖性的图。需要说明的是，图3示出由利用后述的制造方法掺杂Si所制造的GaN晶体形成的基板的测定结果。图3中，横轴表示波长(nm)，纵轴表示GaN晶体的吸收系数α(cm-1)。另外，设GaN晶体中的自由电子浓度为n，针对每个规定的自由电子浓度n，对GaN晶体的吸收系数α进行描点。如图3所示，由后述的制造方法制造的GaN晶体在至少1μm以上且3.3μm以下的波长范围内，由于自由载流子吸收，显示出随着向长波长的推进而GaN晶体的吸收系数α增大(单调递增)的倾向。另外，显示出随着GaN晶体中的自由电子浓度n升高而GaN晶体中的自由载流子吸收增大的倾向。
本实施方式中使用的基板10由通过后述的制造方法制造的GaN晶体形成，因此本实施方式的基板10形成晶体畸变小、而且几乎不含除氧(O)、n型杂质以外的杂质(例如对n型杂质进行补偿的杂质等)的状态。由此，显示出如上述图3这样的吸收系数的自由电子浓度依赖性。结果，本实施方式的基板10如下所述，能够以自由载流子浓度和波长的函数的形式对红外区域的吸收系数进行近似。
具体而言，设波长为λ(μm)、设27℃下的基板10的吸收系数为α(cm-1)、设基板10中的自由电子浓度为n(cm-3)、设K和a各自为常数时，本实施方式的基板10在至少1μm以上且3.3μm以下(优选为1μm以上且2.5μm以下)的波长范围内的吸收系数α可由以下的式(1)进行近似。
α＝nKλa…(1)
(其中，1.5×10-19≤K≤6.0×10-19、a＝3)
需要说明的是，“吸收系数α由式(1)进行近似”是指，吸收系数α可用最小二乘法由式(1)进行近似。即，上述规定不仅包括吸收系数与式(1)完全一致(满足式(1))的情况，而且还包括在规定误差的范围内满足式(1)的情况。需要说明的是，规定误差例如在波长2μm下为±0.1α以内，优选为±0.01α以内。
需要说明的是，可以认为上述波长范围内的吸收系数α满足以下的式(1)’。
1.5×10-19nλ3≤α≤6.0×10-19nλ3…(1)’
另外，满足上述规定的基板10当中，高质量的基板在上述波长范围内的吸收系数α由以下的式(1)”进行近似(满足式(1)”)。
α＝2.2×10-19nλ3…(1)”
需要说明的是，“吸收系数α由式(1)”进行近似”的规定与上述规定同样，不仅包括吸收系数与式(1)”完全一致(满足式(1)”)的情况，而且还包括在规定误差的范围内满足式(1)”的情况。需要说明的是，规定误差例如在波长2μm下为±0.1α以内，优选为±0.01α以内。
上述图3以细线示出由后述的制造方法制造的GaN晶体的吸收系数α的实测值。具体而言，以细的实线示出自由电子浓度n为1.0×1017cm-3时的吸收系数α的实测值，以细的虚线示出自由电子浓度n为1.2×1018cm-3时的吸收系数α的实测值，以细的单点划线示出自由电子浓度n为2.0×1018cm-3时的吸收系数α的实测值。另一方面，上述图3以粗线示出上述式(1)的函数。具体而言，以粗的实线示出自由电子浓度n为1.0×1017cm-3时的式(1)的函数，以粗的虚线示出自由电子浓度n为1.2×1018cm-3时的式(1)的函数，以粗的单点划线示出自由电子浓度n为2.0×1018cm-3时的式(1)的函数。如图3所示，由后述的制造方法制造的GaN晶体的吸收系数α的实测值可以通过式(1)的函数以良好的精度拟合。需要说明的是，在图3的情况(Si掺杂的情况)下，设为K＝2.2×10-19时，吸收系数α可精度良好地近似为式(1)。
如此，通过由式(1)对基板10的吸收系数进行近似，能够基于基板10中的自由电子的浓度n以良好的精度设计基板10的吸收系数。
另外，本实施方式中，例如在至少1μm以上且3.3μm以下的波长范围内，基板10的吸收系数α满足以下的式(2)。
0.15λ3≤α≤6λ3…(2)
若α<0.15λ3，则无法使基板10充分吸收红外线，基板10的加热有可能会变得不稳定。与此相对，通过使0.15λ3≤α，能够使基板10充分吸收红外线，能够稳定地加热基板10。另一方面，若6λ3<α，则如后所述地相当于基板10中的n型杂质的浓度超过规定值(超过1×1019at·cm-3)，基板10的结晶性有可能会降低。与此相对，通过使α≤6λ3，相当于基板10中的n型杂质的浓度为规定值以下，能够确保基板10的良好的结晶性。
需要说明的是，基板10的吸收系数α优选满足以下的式(2)’或(2)”。
0.15λ3≤α≤3λ3…(2)’
0.15λ3≤α≤1.2λ3…(2)”
由此，在可以稳定地加热基板10的同时能够确保基板10的更良好的结晶性。
另外，本实施方式中，例如在至少1μm以上且3.3μm以下的波长范围内，设基板10的主面内的吸收系数α的最大值与最小值之差(用最大值减去最小值的差。以下也称为“基板10的面内吸收系数差”)为Δα时，Δα(cm-1)满足式(3)。
Δα≤1.0…(3)
若Δα>1.0，则基于红外线照射的加热效率有可能会在基板10的主面内不均匀。与此相对，通过使Δα≤1.0，能够使基于红外线照射的加热效率在板10的主面内均匀。
需要说明的是，Δα优选满足式(3)’。
Δα≤0.5…(3)’
通过使Δα≤0.5，能够使基于红外线照射的加热效率在基板10的主面内稳定且均匀。
关于上述吸收系数α和Δα的式(2)和(3)的规定例如可以替换成波长2μm下的规定。
即，本实施方式中，例如基板10的波长2μm下的吸收系数为1.2cm-1以上且48cm-1以下。需要说明的是，基板10的波长2μm下的吸收系数优选为1.2cm-1以上且24cm-1以下，更优选为1.2cm-1以上且9.6cm-1以下。
另外，本实施方式中，例如基板10的主面内的波长2μm下的吸收系数的最大值与最小值之差在1.0cm-1以内，优选在0.5cm-1以内。
需要说明的是，对基板10的面内吸收系数差的上限值进行了记载，而基板10的面内吸收系数差的下限值越小越好，因此优选为零。需要说明的是，即使基板10的面内吸收系数差为0.01cm-1，也能够充分获得本实施方式的效果。
此处，在与温度约为1200℃时的红外线的峰值波长相当的波长2μm下，规定了基板10的吸收系数的条件。然而，在基板10的吸收系数方面满足上述条件所带来的效果并不限于温度约为1200℃时。这是由于，从加热源照射的红外线的光谱根据斯蒂芬-玻尔兹曼定律具有规定波长宽度，即使温度为1200℃以外，也具有波长2μm的成分。因此，只要基板10的吸收系数在与温度为1200℃相当的波长2μm下满足上述条件，则在与温度为1200℃以外相当的波长下，基板10的吸收系数、基板10的主面内的吸收系数的最大值与最小值之差也在规定的范围内。由此，即使温度为1200℃以外，也能够稳定地加热基板10，并且使对基板10的加热效率在主面内均匀。
然而，上述图3是在室温(27℃)下测定GaN晶体的吸收系数的结果。因此，在考虑到加热基板10的工序中的规定温度条件下的基板10的吸收系数的情况下，需要考虑规定温度条件下的GaN晶体的自由载流子吸收相对于室温的温度条件下的GaN晶体的自由载流子吸收是如何变化的。
图4是示出本征载流子浓度相对于GaN晶体的温度的图。如图4所示，构成基板10的GaN晶体随着温度升高，在带间(价带与导带之间)被热激发的本征载流子浓度ni的浓度升高。然而，即使GaN晶体的温度在1300℃附近，在GaN晶体的带间被热激发的本征载流子浓度ni的浓度也低于7×1015cm-3，充分低于因掺杂n型杂质而在GaN晶体中生成的自由载流子的浓度(例如1×1017cm-3)。即可以说，GaN晶体的自由载流子浓度在GaN晶体的温度低于1300℃的温度条件下，处于自由载流子浓度通过n型杂质的掺杂而确定的、所谓的非本征区内。
即，本实施方式中，在至少后述的半导体层叠物1和半导体装置2的制造工序的温度条件下(室温(27℃)以上且1250℃以下的温度条件下)在基板10的带间被热激发的本征载流子的浓度要低于在室温的温度条件下因掺杂n型杂质而在基板10中产生的自由电子的浓度(例如1/10倍以下)。由此，可以认为加热基板10的工序中的规定温度条件下的基板10的自由载流子浓度与室温的温度条件下的基板10的自由载流子浓度基本相等，可以认为规定温度条件下的自由载流子吸收与室温下的自由载流子吸收基本相等。即，如上所述，在室温下基板10的红外区域的吸收系数满足上述规定条件的情况下，可以认为在规定温度条件下，基板10的红外区域的吸收系数也基本维持上述规定条件。
另外，本实施方式的基板10由于在至少1μm以上且3.3μm以下的波长范围内的吸收系数α可由式(1)进行近似，因此在规定波长λ下，基板10的吸收系数α与自由电子浓度n具有基本成正比的关系。
图5的(a)是示出由本实施方式的制造方法制造的GaN晶体的、波长2μm下的吸收系数相对于自由电子浓度的关系的图。在图5的(a)中，下侧的实线(α＝1.2×10-18n)为将K＝1.5×10-19和λ＝2.0代入式(1)而得的函数，上侧的实线(α＝4.8×10-18n)为将K＝6.0×10-19和λ＝2.0代入式(1)而得的函数。另外，图5的(a)不仅示出了掺杂有Si的GaN晶体，而且还示出了掺杂有Ge的GaN晶体。还示出了通过透射测定来测定吸收系数的结果以及通过椭圆偏振光谱法来测定吸收系数的结果。如图5的(a)所示，设波长λ为2.0μm时，由后述的制造方法制造的GaN晶体的吸收系数α与自由电子浓度n具有基本成正比的关系。另外，由后述的制造方法制造的GaN晶体的吸收系数α的实测值可以在1.5×10-19≤K≤6.0×10-19的范围内以良好的精度由式(1)的函数进行拟合。需要说明的是，由于由后述的制造方法制造的GaN晶体为高品质，因此吸收系数α的实测值在多数情况下能够由采用K＝2.2×10-19时的式(1)的函数、即α＝1.8×10-18n以良好的精度进行拟合。
本实施方式中，基于上述基板10的吸收系数α与自由电子浓度n成正比的情况，基板10中的自由电子浓度n满足以下规定条件。
本实施方式中，例如基板10中的自由电子浓度n为1.0×1018cm-3以上且1.0×1019cm-3以下。由此，根据式(1)，可以使基板10的波长2μm下的吸收系数为1.2cm-1以上且48cm-1以下。需要说明的是，基板10中的自由电子浓度n优选为1.0×1018cm-3以上且5.0×1018cm-3以下，更优选为1.0×1018cm-3以上且2.0×1018cm-3以下。由此，可以使基板10的波长2μm下的吸收系数优选为1.2cm-1以上且24cm-1以下、更优选为1.2cm-1以上且9.6cm-1以下。
另外，如上所述地设基板10的主面内的吸收系数α的最大值与最小值之差为Δα、设基板10的主面内的自由电子浓度n的最大值与最小值之差为Δn、设波长λ为2.0μm时，通过对式(1)进行微分，可求出以下的式(4)。
Δα＝8KΔn…(4)
本实施方式中，例如基板10的主面内的自由电子浓度n的最大值与最小值之差Δn在8.3×1017cm-3以内，优选在4.2×1017cm-3以内。由此，根据式(4)，可以使波长2μm下的吸收系数的最大值与最小值之差Δα在1.0cm-1以内、优选在0.5cm-1以内。
需要说明的是，对Δn的上限值进行了记载，而Δn的下限值越小越好，因此优选为零。需要说明的是，即使Δn为8.3×1015cm-3，也能够充分获得本实施方式的效果。
本实施方式中，基板10中的自由电子浓度n与基板10中的n型杂质的浓度相等，基板10中的n型杂质的浓度满足以下规定条件。
本实施方式中，例如基板10中的n型杂质的浓度为1.0×1018at·cm-3以上且1.0×1019at·cm-3以下。由此，可以使基板10中的自由电子浓度n为1.0×1018cm-3以上且1.0×1019cm-3以下。需要说明的是，基板10中的n型杂质的浓度优选为1.0×1018at·cm-3以上且5.0×1018at·cm-3以下，更优选为1.0×1018at·cm-3以上且2.0×1018at·cm-3以下。由此，可以使基板10中的自由电子浓度n优选为1.0×1018cm-3以上且5.0×1018cm-3以下、更优选为1.0×1018cm-3以上且2.0×1018cm-3以下。
另外，本实施方式中，例如基板10的主面内的n型杂质的浓度的最大值与最小值之差(以下也称为n型杂质的面内浓度差)在8.3×1017at·cm-3以内，优选在4.2×1017at·cm-3以内。由此，可以使基板10的主面内的自由电子浓度n的最大值与最小值之差Δn与n型杂质的面内浓度差相等地在8.3×1017cm-3以内，优选在4.2×1017cm-3以内。
需要说明的是，对n型杂质的面内浓度差的上限值进行了记载，而n型杂质的面内浓度差的下限值越小越好，因此优选为零。需要说明的是，即使n型杂质的面内浓度差为8.3×1015at·cm-3，也能够充分获得本实施方式的效果。
进而，本实施方式中，基板10中的各元素的浓度满足以下规定条件。
本实施方式中，作为n型杂质使用的Si、Ge和O中的较难控制添加量的O的浓度低至极限，基板10中的n型杂质的浓度由较容易控制添加量的Si和Ge的总浓度来确定。
即，基板10中的O的浓度相对于基板10中的Si和Ge的总浓度低至可以无视的程度，例如1/10以下。具体而言，例如，基板中10的O的浓度低于1×1017at·cm-3，而基板10中的Si和Ge的总浓度为1×1018at·cm-3以上且1.0×1019at·cm-3以下。由此，可以通过较容易控制添加量的Si和Ge的总浓度来控制基板10中的n型杂质的浓度。结果，能够以良好的精度控制基板10中的自由电子浓度n以使其与基板10中的Si和Ge的总浓度相等，能够以良好的精度控制基板10的主面内的自由电子的浓度的最大值与最小值之差Δn以使其满足规定条件。
另外，本实施方式中，基板10中的除n型杂质以外的杂质的浓度相对于基板10中的n型杂质的浓度(即Si和Ge的总浓度)低至可以无视的程度，例如1/10以下。具体而言，例如，基板中10的除n型杂质以外的杂质的浓度低于1×1017at·cm-3。由此，能够减少针对由n型杂质生成自由电子的障碍。结果，能够以良好的精度控制基板10中的自由电子浓度n以使其与基板10中的n型杂质的浓度相等，能够以良好的精度控制基板10的主面内的自由电子的浓度的最大值与最小值之差Δn以使其满足规定条件。
需要说明的是，本发明人等确认到，通过采用后述的制造方法，能够稳定地控制基板10中的各元素的浓度以使其满足上述条件。
根据后述的制造方法，可知能够将基板10中的O和碳(C)的各浓度减小至低于5×1015at·cm-3，进而，可以将基板10中的铁(Fe)、铬(Cr)、硼(B)等的各浓度减小至低于1×1015at·cm-3。另外，根据该方法，可知对于除这些以外的元素，也可以减小至低于基于二次离子质谱(SIMS：Secondary Ion Mass Spectrometry)的测定中的检测下限值的浓度。
进而，对于本实施方式中由后述的制造方法制造的基板10，由于基于自由载流子吸收的吸收系数小于现有的基板的吸收系数，因此推定本实施方式的基板10的迁移率(μ)要高于现有的基板。由此，即使在本实施方式的基板10中的自由电子浓度与现有的基板中的自由电子浓度相等的情况下，本实施方式的基板10的电阻率(ρ＝1/enμ)也低于现有的基板的电阻率。具体而言，基板10中的自由电子浓度n为1.0×1018cm-3以上且1.0×1019cm-3以下时，基板10的电阻率例如为2.2mΩ·cm以上且17.4mΩ·cm以下。
(2)半导体层叠物
接着，使用图6对本实施方式的半导体层叠物(晶体层叠体)1进行说明。图6是示出本实施方式的半导体层叠物1的截面示意图。
首先，对本实施方式的半导体层叠物1的概况进行说明。
如图6所示，本实施方式的半导体层叠物1构成为制造后述的半导体装置2时使用的基板状的中间体。半导体层叠物1例如具有基板10和半导体层(半导体层叠结构、半导体层叠体或外延生长层)20。
基板10是指上述氮化物晶体基板，基板10的红外区域的吸收系数满足上述条件。
半导体层20是通过在基板10的主面上进行外延生长而形成的。半导体层20由III族氮化物半导体的单晶形成，本实施方式例如与基板10同样地由GaN的单晶形成。
本实施方式中，半导体层20的表面(主面)在红外区域的反射率方面满足规定条件。具体而言，半导体层20的表面的反射率在至少1μm以上且3.3μm以下的波长范围内为5％以上且30％以下。由此，在加热基板10(半导体层叠物1)的工序中，能够使红外线充分到达基板10。结果，能够稳定地加热基板10。
需要说明的是，半导体层20的表面的表面粗糙度(算术平均粗糙度Ra)例如为1nm以上且30nm以下。由此，可以使半导体层20的表面的反射率在至少1μm以上且3.3μm以下的波长范围内为5％以上且30％以下。
接着，对本实施方式的半导体层叠物1的具体构成进行说明。
本实施方式的半导体层叠物1例如构成为制造作为高耐压的pn结二极管的半导体装置2时使用的中间体。半导体层叠物1中的半导体层20例如具有层叠结构。具体而言，半导体层20例如具有基底n型半导体层21、漂移层22、第一p型半导体层23以及第二p型半导体层24。
(基底n型半导体层)
基底n型半导体层21作为继承基板10的结晶性并使漂移层22稳定地进行外延生长的缓冲层，以与基板10的主面接触的方式设置。另外，基底n型半导体层12构成为含有n型杂质的n型GaN层。作为基底n型半导体层12中含有的n型杂质，例如与基板10同样地可列举出Si和Ge。基底n型半导体层12中的n型杂质的浓度与基板10基本相等，例如为1.0×1018at·cm-3以上且1.0×1019at·cm-3以下。
基底n型半导体层21的厚度要比漂移层22的厚度薄，例如为0.1μm以上且3μm以下。
(漂移层)
漂移层22设置在基底n型半导体层21上，构成为含有低浓度的n型杂质的n型GaN层。作为漂移层22中的n型杂质，例如与基底n型半导体层21中的n型杂质同样地可列举出Si和Ge。
漂移层22中的n型杂质浓度要低于基板10和基底n型半导体层21各自的n型杂质浓度，例如为1.0×1015at·cm-3以上且5.0×1016at·cm-3以下。通过使漂移层22的n型杂质浓度为1.0×1015at·cm-3以上，能够减小半导体装置2的导通电阻。另一方面，通过使漂移层22的n型杂质浓度为5.0×1016at·cm-3以下，能够确保半导体装置2的规定的耐压。
为了提高半导体装置2的耐压，漂移层22例如设置得要比基底n型半导体层21厚。具体而言，漂移层22的厚度例如为3μm以上且40μm以下。通过将漂移层22的厚度设定为3μm以上，能够确保半导体装置2的规定的耐压。另一方面，通过将漂移层22的厚度设定为40μm以下，能够减小半导体装置2的导通电阻。
(第一p型半导体层)
第一p型半导体层23设置在漂移层22上，构成为含有p型杂质(受主)的p型GaN层。作为第一p型半导体层23中的p型杂质，例如可列举出镁(Mg)。另外，第一p型半导体层23中的p型杂质浓度例如为1.0×1017at·cm-3以上且2.0×1019at·cm-3以下。
需要说明的是，第一p型半导体层23的厚度要比漂移层22的厚度薄，例如为100nm以上且500nm以下。
(第二p型半导体层)
第二p型半导体层24设置在第一p型半导体层23上，构成为含有高浓度的p型杂质的p型GaN层。作为第二p型半导体层24中的p型杂质，与第一p型半导体层23同样，例如可列举出Mg。另外，第二p型半导体层24中的p型杂质浓度要高于第一p型半导体层23中的p型杂质浓度，例如为5.0×1019at·cm-3以上且2.0×1020at·cm-3以下。通过使第二p型半导体层24中的p型杂质浓度在上述范围内，能够减小第二p型半导体层24与后述的p型电极的接触电阻。
需要说明的是，第二p型半导体层24的厚度要比第一p型半导体层23的厚度薄，例如为10nm以上且50nm以下。
(3)半导体层叠物的制造方法和半导体装置的制造方法
接着，使用图6～图12对本实施方式的半导体层叠物1的制造方法和半导体装置2的制造方法进行说明。图7是气相外延装置200的构成示意图。图8的(a)是示出使GaN晶体膜6在种基板5上较厚地生长的情况的图，图8的(b)是示出通过将较厚地生长的GaN晶体膜6切片而获得多个氮化物晶体基板10的情况的图。图9的(a)是示出用于载置氮化物晶体基板10或半导体层叠物1的保持构件300的俯视示意图，图9的(b)是示出用于载置氮化物晶体基板10或半导体层叠物1的保持构件300的正视示意图。图10的(a)、(b)、图11的(a)和(b)是示出半导体装置的制造工序的截面示意图。图12是示出本实施方式的半导体装置2的截面示意图。以下，将步骤简记为S。
(S110：基板准备工序)
首先，进行准备基板10的基板准备工序S110。本实施方式的基板准备工序S110例如具有基板制作工序S112、测定工序S114以及判定工序S116。
(S112：基板制作工序)
使用以下所示的氢化物气相外延装置(HVPE装置)200制作基板10。
(HVPE装置的构成)
对于基板10的制造中使用的HVPE装置(气相外延装置)200的构成，边参照图7边进行详细说明。
HVPE装置200具备在内部构成有成膜室(反应室)201的反应容器(气密容器)203。在成膜室201内设置有内盖204，并且在被该内盖204包围的位置设置有作为用于配置晶种基板(以下也称为种基板)5的基台的基座208。基座208与旋转机构216所具有的旋转轴215连接，以能够配合该旋转机构216的驱动来转动的方式构成。
在反应容器203的一端连接有用于向气体生成器233a内供给氯化氢(HCl)气体的气体供给管232a、用于向内盖204内供给氨(NH3)气的气体供给管232b、用于向内盖204内供给后述的掺杂气体的气体供给管232c、用于向内盖204内供给作为吹扫气体的氮(N2)气和氢(H2)气的混合气体(N2/H2气体)的气体供给管232d、以及用于向成膜室201内供给作为吹扫气体的N2气体的气体供给管232e。在气体供给管232a～232e上从上游侧起依次分别设置有流量控制器241a～241e、阀243a～243e。在气体供给管232a的下游设置有用于容纳作为原料的Ga熔液的气体生成器233a。在气体生成器233a上设置有用于将通过HCl气体与Ga熔液的反应而生成的氯化镓(GaCl)气体向配置在基座208上的种基板5等进行供给的喷嘴249a。在气体供给管232b、232c的下游侧分别连接有用于将从这些气体供给管供给的各种气体向在基座208上配置的种基板5等进行供给的喷嘴249b、249c。喷嘴249a～249c以使气体沿着相对于基座208的表面交叉的方向流动的方式配置。从喷嘴249c供给的掺杂气体为掺杂原料气体与N2/H2气体等载气的混合气体。关于掺杂气体，出于抑制掺杂原料的卤化物气体的热分解的目的，可以与HCl气体一起流通。作为构成掺杂气体的掺杂原料气体，例如若是在硅(Si)掺杂的情况下，可考虑使用二氯硅烷(SiH2Cl2)气体或硅烷(SiH4)气体，若是在锗(Ge)掺杂的情况下，可考虑使用四氯锗烷(GeCl4)气体、二氯锗烷(GeH2Cl2)气体或锗烷(GeH4)气体，但并不一定限定于它们。
在反应容器203的另一端设置有用于对成膜室201内进行排气的排气管230。在排气管230上设置有泵(或鼓风机)231。在反应容器203的外周设置有用于将气体生成器233a内、基座208上的种基板5等按区域加热到期望的温度的区域加热器207a、207b。另外，在反应容器203内设置有用于测定成膜室201内的温度的温度传感器(但未图示)。
关于上述HVPE装置200的构成构件、尤其是用于形成各种气体的气流的各构件，为了可以进行如后所述的低杂质浓度的晶体生长，例如可如下所述地构成。
具体而言，在图7中，以可根据阴影种类加以识别的方式所示，作为构成反应容器203中的高温区域的构件，优选使用由不含石英且不含硼的材料形成的构件，所述高温区域是受到区域加热器207a、207b的辐射而被加热到晶体生长温度(例如1000℃以上)的区域，且与向种基板5供给的气体接触。具体而言，作为构成高温区域的构件，优选使用例如由碳化硅(SiC)涂层石墨形成的构件。另一方面，在较低温区域优选使用高纯度石英构成构件。即，在成为较高温并与HCl气体等接触的高温区域不使用高纯度石英，而是使用SiC涂层石墨来构成各构件。详细而言，由SiC涂层石墨构成内盖204、基座208、旋转轴215、气体生成器233a、各喷嘴249a～249c等。需要说明的是，由于构成反应容器203的炉心管只能采用石英，因此在成膜室201内设置有包围基座208、气体生成器233a等的内盖204。关于反应容器203的两端的壁部、排气管230等，使用不锈钢等金属材料构成即可。
例如，根据“Polyakov et al.J.Appl.Phys.115,183706(2014)”，公开了通过在950℃下生长可实现低杂质浓度的GaN晶体的生长。然而，这种低温生长会招致所得晶体质量的降低，无法得到在热物性、电特性等方面良好的晶体。
与此相对，根据本实施方式的上述HVPE装置200，在成为较高温并与HCl气体等接触的高温区域使用SiC涂层石墨来构成各构件。由此，即使在例如1050℃以上这样的适于GaN晶体的生长的温度区域中，也能够隔断由石英、不锈钢等引起的Si、O、C、Fe、Cr、Ni等杂质向晶体生长部的供给。结果，可以实现使高纯度且在热物性和电特性方面也显示出良好的特性的GaN晶体进行生长。
需要说明的是，HVPE装置200所具备的各构件以如下方式构成：与以计算机的形式构成的控制器280连接，通过在控制器280上执行的程序来控制后述的处理步骤、处理条件。
(基板10的制造工序)
接着，针对从使用上述HVPE装置200使GaN单晶在种基板5上进行外延生长、然后将生长的晶体切片而获得基板10为止的一系列处理，边参照图7边进行详细说明。在以下说明中，构成HVPE装置200的各部分的操作通过控制器280来控制。
基板10的制造工序具有搬入步骤、晶体生长步骤、搬出步骤以及切片步骤。
(搬入步骤)
具体而言，首先，打开反应容器203的炉口，将种基板5载置于基座208上。载置于基座208上的种基板5成为用于制造后述基板10的基底(种子)，是由氮化物半导体的一个例子即GaN的单晶形成的板状物。
在基座208上载置种基板5时，使载置于基座208上的状态的种基板5的表面、即与喷嘴249a～249c相对一侧的主面(晶体生长面、基底面)为GaN晶体的(0001)面、即+C面(Ga极性面)。
(晶体生长步骤)
本步骤中，在完成种基板5向成膜室201内的搬入后，关闭炉口，一边实施成膜室201内的加热和排气，一边开始向成膜室201内供给H2气体或者H2气体与N2气体。并且，在成膜室201内达到期望的处理温度、处理压力且成膜室201内的气氛成为期望的气氛的状态下，开始从气体供给管232a、232b供给HCl气体、NH3气体，分别对种基板5的表面供给GaCl气体和NH3气体。
由此，如图8的(a)的截面图所示，使GaN晶体在种基板5的表面上沿c轴方向进行外延生长，形成GaN晶体6。此时，通过供给SiH2Cl2气体，可以在GaN晶体6中添加作为n型杂质的Si。
需要说明的是，本步骤中，为了防止构成种基板5的GaN晶体的热分解，优选在种基板5的温度达到500℃的时刻、或者在该时刻之前开始向成膜室201内供给NH3气体。另外，为了提高GaN晶体6的面内膜厚均匀性等，本步骤优选在使基座208转动的状态下实施。
本步骤中，区域加热器207a、207b的温度优选的是，对包括气体生成器233a在内的成膜室201内的上游侧的部分进行加热的加热器207a例如设定为700～900℃的温度，对包括基座208在内的成膜室201内的下游侧的部分进行加热的加热器207b例如设定为1000～1200℃的温度。由此，基座208被调节为1000～1200℃的规定温度。本步骤中，内部加热器(但未图示)也可以以关闭的状态使用，但只要基座208的温度为上述1000～1200℃的范围，则实施使用内部加热器的温度控制也无妨。
作为本步骤的其他处理条件，以下进行例示。
处理压力：0.5～2个大气压
GaCl气体的分压：0.1～20kPa
NH3气体的分压/GaCl气体的分压：1～100
H2气体的分压/GaCl气体的分压：0～100
SiH2Cl2气体的分压：2.5×10-5～1.3×10-3kPa
另外，对种基板5的表面供给GaCl气体和NH3气体时，可以分别从气体供给管232a～232b添加作为载气的N2气体。通过添加N2气体来调节从喷嘴249a～249b供给的气体的吹出流速，能够恰当地控制种基板5的表面的原料气体的供给量等的分布，在整个面内区域实现均匀的生长速度分布。需要说明的是，也可以添加Ar气体、He气体等稀有气体来代替N2气体。
(搬出步骤)
在种基板5上生长出期望厚度的GaN晶体6后，在一边向成膜室201内供给NH3气体、N2气体并且一边对成膜室201内进行排气的状态下，分别停止向气体生成器233a供给HCl气体、向成膜室201内供给H2气体、基于区域加热器207a、207b的加热。然后，在成膜室201内的温度降温至500℃以下后，停止供给NH3气体，将成膜室201内的气氛置换成N2气体、使其恢复至大气压。然后，使成膜室201内降温至例如200℃以下的温度，即可以从反应容器203内搬出GaN的晶锭(在主面上形成有GaN晶体6的种基板5)的温度。然后，将晶锭从成膜室201内搬出到外部。
(切片步骤)
然后，通过将搬出的晶锭例如沿与GaN晶体6的生长面平行的方向切片，如图8的(b)所示，能够得到1张以上的基板10。基板10的各种组成、各种物性等如上所述，因此省略说明。该切片加工例如可以使用线锯、放电加工机等来进行。基板10的厚度采用250μm以上、例如400μm左右的厚度。然后，通过对基板10的表面(+c面)实施规定的研磨加工，将该面制成开盒即用(Epi-ready)的镜面。需要说明的是，基板10的背面(-c面)制成研磨面或镜面。
(S114：测定工序)
制作多个基板10后，分别对多个基板10照射光，在多个基板10中分别测定红外区域的吸收系数。此时，在基板10的主面内的至少2点以上测定红外区域的吸收系数。需要说明的是，此时，基板10的主面内的测定部位例如设为2点以上且10点以下，优选设为3点以上且5点以下。若测定部位仅为1点，则无法求出基板10的主面内的吸收系数差。另一方面，若测定部位超过10点，则测定工序的时间变长，基板10的生产率有可能降低。
另外，优选至少在基板10的主面的中心以及从基板10的主面的中心起沿径方向离开规定距离的位置测定吸收系数。此处，由于上述基板制作工序S112中一边使种基板5旋转一边使GaN晶体6生长，因此存在基板10的吸收系数相对于基板10的主面的中心以同心圆状相等的倾向。因此，通过至少在基板10的主面的中心以及从基板10的主面的中心起沿径方向离开规定距离的位置测定吸收系数，能够准确把握(预测)基板10的主面内的吸收系数的分布。需要说明的是，基板10的主面的中心以外的测定位置例如设为从基板10的主面的中心起沿径方向仅离开相对于基板10的半径为20％以上且80％以下的距离的位置。
(S116：判定工序)
接着，基于所测得的基板10的吸收系数，判定基板10的红外区域的吸收系数是否满足规定条件。具体而言，例如判定在至少1μm以上且3.3μm以下的波长范围内的吸收系数α是否可由上述式(1)进行近似。另外，例如判定基板10的波长2μm下的吸收系数是否为1.2cm-1以上且48cm-1以下、且基板10的主面内的波长2μm下的吸收系数的最大值与最小值之差是否在1.0cm-1以内。此时，针对基板制作工序S112中得到的多个基板10分别进行上述判定。
接着，基于上述判定结果，选出多个基板10中在红外区域的吸收系数上满足上述条件的基板10作为佳品，将不满足上述条件的基板10排除。由此，能够选出可以在后述的加热基板10的工序中以良好的精度以及良好的再现性进行加热的基板10作为佳品，另外，能够选出可以使后述的加热基板10的工序的加热效率均匀的基板10作为佳品。
需要说明的是，也可以判定基板10的波长2μm下的吸收系数是否为1.2cm-1以上且24cm-1以下、且基板10的主面内的波长2μm下的吸收系数的最大值与最小值之差是否在0.5cm-1以内，并选出多个基板10中在红外区域的吸收系数上满足上述条件的基板10作为最佳品。
由上，如图1所示，制造本实施方式的基板10。
以下，使用作为佳品(或最佳品)选出的基板10，制造半导体层叠物1和半导体装置2。以下的工序中，作为至少1个工序，进行对基板10至少照射红外线来加热基板10的工序。在本实施方式中作为加热基板10的工序，例如可列举出半导体层形成工序S120、活化退火工序S130、保护膜形成工序S143、欧姆合金工序S146等。
(S120：半导体层形成工序)
接着，例如通过金属有机物气相外延法(MOVPE：Metal Organic Vapor PhaseEpitaxy)对基板10至少照射红外线来使半导体层20在基板10上进行外延生长。
此时，由于基板10在红外区域的吸收系数上满足上述条件，因此能够通过对基板10照射红外线来稳定地加热基板10，以良好的精度控制基板10的温度。另外，能够使基于红外线照射的加热效率在该基板10的主面内均匀。结果，能够以良好的精度控制半导体层20的结晶性、厚度、各种杂质浓度等，使其在基板10的主面内均匀。
具体而言，例如按照以下步骤形成本实施方式的半导体层20。
首先，将基板10搬入MOVPE装置(未图示)的处理室内。
此时，如图9的(a)和(b)所示，将基板10载置于保持构件300上。保持构件300例如具有3个凸部300p，并以利用这3个凸部300p来保持基板10的方式构成。由此，加热基板10时，可以并非通过从保持构件300到基板10的传热，而是主要通过对基板10照射红外线来进行基板10的加热。此处，在通过来自板状的保持构件的传热来进行基板10的加热的情况(或与传热组合而进行的情况)下，根据基板10的背面状态、保持构件的表面状态，难以将基板10在其整个面内均匀地加热。另外，有可能伴随基板10的加热而在基板10中产生翘曲，基板10与保持构件的接触程度缓慢变化。因此，也存在基板10的加热条件在其整个面内不均匀的情况。与此相对，本实施方式通过使用上述这种保持构件300，主要通过对基板10照射红外线来进行基板10的加热，能够解决这种问题，能够将基板10在主面内稳定且均匀地加热。
需要说明的是，为了减小由传热带来的影响，优选适当地选择凸部300p的形状、尺寸，以使凸部300p与基板10之间的接触面积为基板10的被支撑面的5％以下、优选为3％以下的大小。
将基板10载置于保持构件300上后，向MOVPE装置的处理室内供给氢气和NH3气体(进一步为N2气体)，从规定的加热源(例如灯加热器)对基板10照射红外线来加热基板10。基板10的温度达到规定的生长温度(例如1000℃以上且1100℃以下)后，例如对基板10供给作为III族有机金属原料的三甲基镓(TMG)以及作为V族原料的NH3气体。与此同时，例如对基板10供给作为n型杂质原料的SiH4气体。由此，使作为n型GaN层的基底n型半导体层21在基板10上进行外延生长。
接着，在基底n型半导体层21上使作为含有浓度比基底n型半导体层21低的n型杂质的n型GaN层的漂移层22进行外延生长。
接着，使作为p型GaN层的第一p型半导体层23在漂移层22上进行外延生长。此时，代替n型杂质原料，例如对基板10供给作为p型杂质原料的双环戊二烯基镁(Cp2Mg)。
接着，使作为含有浓度比第一p型半导体层23高的p型杂质的p型GaN层的第二p型半导体层24在第一p型半导体层23上进行外延生长。
第二p型半导体层24的生长完成后，停止III族有机金属原料的供给以及基板10的加热。并且，基板10的温度达到500℃以下后，停止V族原料的供给。然后，将MOVPE装置的处理室内的气氛置换成N2气体、使其恢复至大气压，并且降低至可将基板从处理室内搬出的温度后，将生长后的基板10从处理室内搬出。
由此，如图6所示，制造本实施方式的半导体层叠物1。
(S130：活化退火工序)
接着，例如利用规定的加热处理装置(未图示)，在非活性气体的气氛下，对基板10至少照射红外线来对半导体层叠物1进行退火。由此，使与p型杂质结合的氢(H)分别从第一p型半导体层23和第二p型半导体层24脱离，使第一p型半导体层23和第二p型半导体层24各自中的p型杂质进行(电)活化。
此时，半导体层20中，至少漂移层22的自由电子浓度低、在红外区域的吸收系数低，因此难以加热。与此相对，本实施方式通过照射来自规定的加热源(例如灯加热器)的红外线来至少加热基板10，加热第一p型半导体层23和第二p型半导体层24。
另外，此时，由于基板10在红外区域的吸收系数上满足上述条件，能够通过对基板10照射红外线来稳定地加热基板10，以良好的精度控制基板10的温度。另外，能够使基于红外线照射的加热效率在该基板10的主面内均匀。结果，能够以良好的精度控制第一p型半导体层23和第二p型半导体层24各自中的p型杂质的活化程度(活化率、自由空穴浓度)，使其在基板10的主面内均匀。
另外，此时使用图9的(a)和(b)所示的保持构件300来加热基板10。由此，可以并非通过从保持构件300到基板10的传热，而是主要通过对基板10照射红外线来进行基板10的加热。结果，能够将基板10在主面内稳定且均匀地加热。
需要说明的是，此时，非活性气体气氛例如采用含有N2气体、或氩(Ar)气等稀有气体的气氛。另外，将基板10(半导体层叠物1)的温度例如设定为500℃以上且700℃以下，将退火时间例如设定为3分钟以上且30分钟以下。
(S140：半导体装置制作工序)
接着，进行使用上述半导体层叠物1制作半导体装置2的半导体装置制作工序S140。本实施方式的半导体装置制作工序S140例如具有台面形成工序S141、第一p型电极形成工序S142、保护膜形成工序S143、第二p型电极形成工序S144、n型电极形成工序S145以及欧姆合金工序S146。
(S141：台面形成工序)
接着，以在第二p型半导体层24上形成有规定的抗蚀图案(未图示)的状态，利用例如反应离子蚀刻法(RIE：Reactive Ion Etching)对第二p型半导体层24、第一p型半导体层23和漂移层22的一部分进行蚀刻。
由此，如图10的(a)所示，在第二p型半导体层24、第一p型半导体层23和漂移层22上形成台面结构29。然后，将抗蚀图案去除。
(S142：第一p型电极形成工序)
接着，以覆盖台面结构29和漂移层22的表面的方式，利用例如溅射法形成钯(Pd)/镍(Ni)膜，利用光刻法对Pd/Ni膜进行图案化形成规定的形状。
由此，如图10的(b)所示，在台面结构29的上表面、即第二p型半导体层24上形成第一p型电极(第一阳极)320。
(S143：保护膜形成工序)
接着，以覆盖台面结构29和漂移层22的表面方式，利用例如旋转涂布法形成SOG(Spin On Glass，旋涂玻璃)膜。此时，将SOG膜的厚度例如设定为100nm以上且500nm以下。
接着，例如通过规定的加热处理装置(未图示)，在例如N2气体等非活性气体的气氛下，对基板10至少照射红外线来对半导体层叠物1进行退火。由此，使有机溶剂成分从SOG膜挥发，使SOG膜固化。
此时，由于SOG膜在红外区域的吸收系数低，因此SOG膜自身难以通过照射红外线来加热。与此相对，本实施方式通过照射来自规定的加热源(例如灯加热器)的红外线来至少加热基板10，加热SOG膜。
另外，此时，通过基板10在红外区域的吸收系数上满足上述条件，能够通过对基板10照射红外线来稳定地加热基板10，以良好的精度控制基板10的温度。另外，能够使基于红外线照射的加热效率在该基板10的主面内均匀。结果，能够以良好的精度控制SOG膜的膜质(溶剂从SOG膜的挥发程度、固化程度等)，使其在基板10的主面内均匀。
另外，此时使用图9的(a)和(b)所示的保持构件300来加热基板10。由此，可以并非通过从保持构件300到基板10的传热，而是主要通过对基板10照射红外线来进行基板10的加热。结果，能够将基板10在主面内稳定且均匀地加热。
需要说明的是，此时，非活性气体气氛例如采用含有N2气体或Ar气体等稀有气体的气氛。另外，将基板10(半导体层叠物1)的温度例如设定为200℃以上且500℃以下，将退火时间例如设定为30分钟以上且3小时以下。
形成SOG膜后，在SOG膜上利用例如溅射法形成硅氧化膜(SiO2膜)。需要说明的是，将SiO2膜的厚度例如设定为100nm以上且500nm以下。在SOG膜上形成SiO2膜后，利用光刻法对这些氧化膜进行图案化形成规定的形状。
由此，如图11的(a)所示，以覆盖台面结构29的外侧的漂移层22的表面、台面结构29的侧面以及第二p型半导体层24的表面的一部分(台面结构29的上表面的周围)的方式形成保护膜40。
(S144：第二p型电极形成工序)
接着，以覆盖保护膜40的开口内的第一p型电极32和保护膜40的方式利用例如溅射法形成Ti/Al膜，利用光刻法对Ti/Al膜进行图案化形成规定的形状。
由此，如图11的(b)所示，以在保护膜40的开口内与第一p型电极32接触、并且在保护膜40上延伸到比第一p型电极32更靠外侧并覆盖台面结构29的方式形成第二p型电极(p型电极极板)34。详细而言，第二p型电极34以从上方俯视半导体层叠物1时与台面结构29的外侧的漂移层22的表面的一部分、台面结构29的侧面以及台面结构29的上表面重叠的方式形成。由此，能够抑制电场集中在第一p型电极32的端部、台面结构29的侧面附近的pn结界面附近。
(S145：n型电极形成工序)
接着，在基板10的背面侧利用例如溅射法形成Ti/Al膜，利用光刻法对Ti/Al膜进行图案化形成规定的形状。由此，在基板10的背面侧形成n型电极36。
(S146：欧姆合金工序)
接着，例如利用规定的加热处理装置(未图示)，在非活性气体的气氛下，对半导体层叠物1至少照射红外线来对半导体层叠物1进行退火。由此，提高分别构成第一p型电极32、第二p型电极34和n型电极36的各金属膜的密合性，并且减小第一p型电极32对第二p型半导体层24的接触电阻、第二p型电极34对第一p型电极32的接触电阻、以及n型电极36对基板10的接触电阻。
此时，通过照射来自规定的加热源(例如灯加热器)的红外线，直接加热第一p型电极32、第二p型电极34和n型电极36。进而，通过照射红外线来加热基板10，加热第一p型电极32、第二p型电极34和n型电极36。
另外，此时，通过基板10在红外区域的吸收系数上满足上述条件，能够通过对基板10照射红外线来稳定地加热基板10，以良好的精度控制基板10的温度。另外，能够使基于红外线照射的加热效率在该基板10的主面内均匀。结果，能够使第一p型电极32对第二p型半导体层24的接触电阻、第二p型电极34对第一p型电极32的接触电阻、以及n型电极36对基板10的接触电阻在基板10的主面内均匀。
另外，此时使用图9的(a)和(b)所示的保持构件300来加热基板10。由此，可以并非通过从保持构件300到基板10的传热，而是主要通过对基板10照射红外线来进行基板10的加热。结果，能够将基板10在主面内稳定且均匀地加热。
需要说明的是，此时，非活性气体气氛例如采用含有N2气体、或Ar气体等稀有气体的气氛。另外，将基板10(半导体层叠物1)的温度例如设定为500℃以上且700℃以下，将退火时间例如设定为30分钟以上且3小时以下。
然后，将半导体层叠物1进行切割，切分成规定大小的芯片。
由上，如图12所示，制造本实施方式的半导体装置2。
(4)由本实施方式获得的效果
根据本实施方式，可获得以下所示的1种或多种效果。
(a)由本实施方式的制造方法制造的基板10成为晶体畸变小、而且几乎不含O、除n型杂质以外的杂质(例如对n型杂质进行补偿的杂质等)的状态。由此，本实施方式的基板10能够使用规定的常数K和常数a由上述式(1)(α＝nKλa)对至少1μm以上且3.3μm以下的波长范围内的吸收系数α进行近似。结果，能够容易地设定对基板10至少照射红外线来加热基板10的工序中的加热条件，能够以良好的精度以及良好的再现性对该基板10进行加热。
需要说明的是，仅供参考，由现有的制造方法制造的GaN晶体难以使用上述规定的常数K和常数a由上述式(1)以良好的精度来近似吸收系数α。
此处，图5的(b)是对波长2μm下的吸收系数相对于自由电子浓度的关系进行比较的图。在图5的(b)中，不仅示出了由本实施方式的制造方法制造的GaN晶体的吸收系数，还示出了论文(A)～(D)记载的GaN晶体的吸收系数。
论文(A)：A.S.Barker Physical Review B 7(1973)p743Fig.8
论文(B)：P.Perlin,Physicsl Review Letter 75(1995)p296Fig.1由0.3GPa的曲线推定。
论文(C)：G.Bentoumi,Materical Science Engineering B50(1997)p142-147Fig.1
论文(D)：S.Porowski,J.Crystal Growth 189-190(1998)p.153-158Fig.3其中，T＝12K
如图5的(b)所示，论文(A)～(D)记载的现有的GaN晶体的吸收系数α大于由本实施方式的制造方法制造的GaN晶体的吸收系数α。另外，现有的GaN晶体的吸收系数α的斜率与由本实施方式的制造方法制造的GaN晶体的吸收系数α的斜率不同。需要说明的是，论文(A)和(C)中，还可看出吸收系数α的斜率随着自由电子浓度n增大而变化。因此，论文(A)～(D)记载的现有的GaN晶体难以使用上述规定的常数K和常数a由上述式(1)以良好的精度来近似吸收系数α。具体而言，例如存在常数K高于上述规定范围、或常数a为3以外的值的可能性。
认为这是基于以下理由。认为在现有的GaN晶体中，由于其制造方法而产生了较大的晶体畸变。若在GaN晶体中产生了晶体畸变，则在GaN晶体中位错增多。认为因此现有的GaN晶体中产生位错散射，由于位错散射导致吸收系数α增大或不均。或者，认为在由现有的制造方法制造的GaN晶体中意外混入的O的浓度高。若O以高浓度混入GaN晶体中，则GaN晶体的晶格常数a和c增大(参考：Chris G.Van de Walle,Physical Review B vol.68,165209(2003))。认为因此在现有的GaN晶体中，在被O污染的部分与纯度较高的部分之间发生局部的晶格失配，在GaN晶体中发生了晶体畸变。认为结果现有的GaN晶体的吸收系数α增大或不均。或者，认为在由现有的制造方法制造的GaN晶体中意外混入对n型杂质进行补偿的补偿杂质，补偿杂质的浓度高。若补偿杂质的浓度高，则为了获得规定的自由电子浓度，需要高浓度的n型杂质。认为因此现有的GaN晶体的补偿杂质和含有n型杂质的总杂质浓度升高、晶体畸变增大。认为结果现有的GaN晶体的吸收系数α增大或不均。需要说明的是，已确认到，实际上含有O而产生了晶格畸变的GaN自支撑基板与具有相同自由电子浓度的本实施方式的基板10相比，(迁移率低)吸收系数α高。
基于这种理由，现有的GaN晶体难以使用上述规定的常数K和常数a由上述式(1)以良好的精度来近似吸收系数α。即，现有的GaN晶体难以基于自由电子的浓度n以良好的精度设计吸收系数。因此，由现有的GaN晶体形成的基板在对基板至少照射红外线来加热基板的工序中，根据基板的不同，加热效率容易变得不均，难以控制基板的温度。结果，存在各个基板的温度的再现性降低的可能性。
与此相对，由本实施方式的制造方法制造的基板10成为晶体畸变小、而且几乎不含O、除n型杂质以外的杂质的状态。本实施方式的基板10的吸收系数由晶体畸变引起的散射(位错散射)所造成的影响小，主要取决于离子化杂质散射。由此，能够减小基板10的吸收系数α的不均，能够使用规定的常数K和常数a由上述式(1)对基板10的吸收系数α进行近似。通过可由上述式(1)对基板10的吸收系数α进行近似，能够基于通过向基板10中掺杂n型杂质而产生的自由电子的浓度n以良好的精度设计基板10的吸收系数。通过基于自由电子的浓度n以良好的精度设计基板10的吸收系数，在对基板10至少照射红外线来加热基板10的工序中，能够容易地设定加热条件，能够以良好的精度控制基板10的温度。结果，能够提高各个基板10的温度的再现性。如此，本实施方式可以以良好的精度以及良好的再现性加热基板10。
(b)本实施方式通过使半导体层30在晶体畸变小的基板10上生长，在半导体层30中也能够减小晶体畸变，能够提高半导体层30的结晶性。另外，通过以良好的精度控制基板10的温度，能够以良好的精度控制在基板10上生长的半导体层20等的结晶性、厚度、各种杂质浓度等。通过这些，能够高质量地制造半导体层20，能够使半导体装置2整体的特性均匀。
例如在半导体装置2为发光二极管、激光二极管等发光元件的情况下，通过减小发光层的晶体畸变，能够提高作为发光元件的半导体装置2的发光效率。另外，由于铟(In)的导入量取决于发光层的生长温度，因此通过以良好的精度控制基板10的温度，能够以良好的精度控制发光层中的In的组成比。由此，能够使作为发光元件的半导体装置2整体的发光波长均匀。
(c)由本实施方式的制造方法制造的基板10由于基于自由载流子吸收的吸收系数小于现有的基板的吸收系数，因此本实施方式的基板10的电阻率要低于现有的基板的电阻率。
此处，仅供参考，认为现有的GaN晶体如图5的(b)所示，由于规定的自由电子浓度下的基于自由载流子吸收的吸收系数大，因此迁移率(μ)低。认为因此现有的GaN晶体的电阻率(ρ＝1/enμ)高。认为结果使用由现有的GaN晶体形成的基板的半导体装置的导通电阻高。
为了在现有的GaN晶体中获得期望的电阻率，可考虑提高n型杂质的浓度。然而，若提高n型杂质的浓度，则存在迁移率降低的倾向，因此为了在现有的GaN晶体中获得期望的电阻率，需要过度提高n型杂质的浓度。因此，现有的GaN晶体的晶体畸变容易增大。结果，现有的GaN晶体的吸收系数α容易增大或不均。
与此相对，由本实施方式的制造方法制造的基板10由于基于自由载流子吸收的吸收系数小于现有的基板的吸收系数，因此推定本实施方式的基板10的迁移率要高于现有的基板。由此，即使在本实施方式的基板10中的自由电子浓度与现有的基板中的自由电子浓度相等的情况下，本实施方式的基板10的电阻率也要低于现有的基板的电阻率。结果，能够使使用本实施方式的基板10的半导体装置2的导通电阻较低。
另外，本实施方式的基板10能够使用于获得期望的电阻率的n型杂质的浓度低于现有的基板中的n型杂质浓度。由此，能够减小晶体畸变，提高基板10的结晶性。结果，能够在减小基板10的吸收系数α的不均的同时获得基板10的期望的电阻率。
(d)关于本实施方式的基板10的吸收系数α，通过使0.15λ3≤α，能够使基板10充分吸收红外线，能够稳定地加热基板10。另外，通过使Δα≤1.0，能够在加热基板10的工序中使基于红外线照射的加热效率在基板10的主面内均匀。由此，能够使使用基板10制造的半导体层叠物1的质量在基板10的主面内均匀。结果，能够提高使用半导体层叠物1制造的半导体装置2的质量和成品率。
(e)在27℃以上且1250℃以下的温度条件下在基板10的带间被热激发的本征载流子的浓度要低于在27℃的温度条件下因n型杂质的掺杂而在基板10中产生的自由电子的浓度。通过满足该条件，可以认为加热基板10的工序中的规定温度条件下的基板10的自由载流子浓度与室温的温度条件下的基板10的自由载流子浓度基本相等。由此，可以认为规定温度条件下的自由载流子吸收与室温下的自由载流子吸收基本相等。即，如上所述，在室温下基板10的红外区域的吸收系数满足上述规定条件的情况下，可以认为在规定温度条件下基板10的红外区域的吸收系数也基本维持上述规定条件。
(f)因n型杂质的掺杂而在基板10中产生的自由电子的浓度在27℃的温度条件下为1×1018cm-3以上，基板10的主面内的自由电子浓度的最大值与最小值之差在8.3×1017cm-3以内。由此，能够使基板10的波长2μm下的吸收系数为1.2cm-1以上，能够使基板10的主面内的波长2μm下的吸收系数的最大值与最小值之差在1.0cm-1以内。
(g)基板10中的O的浓度相对于基板10中的Si和Ge的总浓度为1/10倍以下。由此，能够通过较容易控制添加量的Si和Ge的总浓度来控制基板10中的n型杂质的浓度。通过可以容易地控制基板10中的n型杂质的浓度，能够以良好的精度控制基板10中的自由电子浓度n以使其满足规定条件，能够以良好的精度控制基板10的主面内的自由电子的浓度的最大值与最小值之差Δn以使其满足规定条件。结果，能够以良好的精度以及良好的再现性调节基板10的吸收系数，能够使基板10的主面内的吸收系数稳定且均匀。
<本发明的第二实施方式>
上述实施方式中，对以制造作为pn结二极管的半导体装置2的方式构成半导体层叠物1的情况进行了说明，但也可以如以下的第二实施方式这样，以制造其他设备的方式构成半导体层叠物1。本实施方式仅对与上述实施方式不同的要素进行说明。
(1)半导体层叠物
使用图13的(a)对本实施方式的半导体层叠物1进行说明。图13的(a)是示出本实施方式的半导体层叠物1的截面示意图。
如图13的(a)所示，本实施方式的半导体层叠物1例如构成为制造作为肖特基势垒二极管(SBD)的半导体装置2时使用的中间体。半导体层叠物1例如具有基板10和半导体层20。另外，半导体层20例如具有基底n型半导体层21和漂移层22，可以具有p型半导体层。需要说明的是，基板10、基底n型半导体层21和漂移层22分别与第一实施方式的基板10、基底n型半导体层21和漂移层22相同。其中，漂移层22具有p型杂质的被注入部(附图标记未图示)。
(2)半导体层叠物的制造方法和半导体装置的制造方法
接着，使用图13～图15对本实施方式的半导体层叠物1的制造方法和半导体装置2的制造方法进行说明。图13的(b)、图14的(a)、(b)、图15的(a)是示出半导体装置的制造工序的截面示意图，图15的(b)是示出本实施方式的半导体装置2的截面示意图。
(S210～S220：基板准备工序和半导体层形成工序)
如图13的(a)所示，除了不形成p型半导体层这一点以外，与第一实施方式的基板准备工序S110～半导体层形成工序S120同样进行，制造半导体层叠物1。
(S240：半导体装置制作工序)
接着，进行使用上述半导体层叠物1制作半导体装置2的半导体装置制作工序S240。本实施方式的半导体装置制作工序S240例如具有离子注入工序S241、活化退火工序S242、保护膜形成工序S243、p型电极形成工序S244、n型电极形成工序S245以及欧姆合金工序S246。
(S241：离子注入工序)
首先，如图13的(b)所示，在半导体层20上利用例如溅射法形成由硅氮化膜(SiNx膜)或氮化铝膜(AlN膜)形成的表面侧盖层52。由此，在对漂移层22进行离子注入时，能够抑制对漂移层22的损伤，另外，在后述的活化退火工序S242中，能够抑制氮(N)从漂移层22的缺失。需要说明的是，此时，将表面侧盖层52的厚度例如设定为20nm以上且50nm以下。
形成表面侧盖层52后，如图14的(a)所示，在表面侧盖层52上形成规定的抗蚀图案54。此时，在抗蚀图案54中，在俯视下漂移层22的被注入部的位置形成开口(附图标记未图示)。需要说明的是，本实施方式中，抗蚀图案54的开口例如在俯视下形成为环状。
形成抗蚀图案54后，经由抗蚀图案54的开口对漂移层22的被注入部进行p型杂质的离子注入。由此，在漂移层22中(例如漂移层22的表面侧区域的一部分)形成含有p型杂质的p型区域25。需要说明的是，p型区域25例如在俯视下为环状。
此时，进行离子注入的p型杂质例如采用选自由Mg、C、铁(Fe)、铍(Be)、锌(Zn)、钒(V)和锑(Sb)组成的组中的至少任一种。另外，此时，将使p型杂质进行离子注入时的加速电压例如设定为10keV以上且100keV以下，将剂量例如设定为1×1013cm-2以上且1×1015cm-2以下。由此，p型区域25中的p型杂质浓度的最大值例如为1×1018at·cm-3以上且1×1020at·cm-3以下，p型区域25距离漂移层22的表面的深度例如为50nm以上且300nm以下。
对p型杂质进行离子注入后，将抗蚀图案54去除。
(S242：活化退火工序)
接着，如图14的(b)所示，在基板10的背面侧利用例如溅射法形成由SiNx膜或AlN膜形成的背面侧盖层56。由此，在后述的活化退火工序S242中，能够抑制氮(N)从基板10的缺失。需要说明的是，此时，将背面侧盖层56的厚度例如设定为20nm以上且50nm以下。
形成背面侧盖层56后，例如利用规定的加热处理装置(未图示)，在非活性气体的气氛下，对基板10至少照射红外线来对半导体层叠物1进行退火。由此，使在离子注入工序S241中半导体层20所受的晶体损伤恢复，将p型区域25中的p型杂质导入晶格中进行(电)活化。
此时，半导体层20中，至少漂移层22的自由电子浓度低、在红外区域的吸收系数低，因此难以加热。与此相对，本实施方式通过照射来自规定的加热源(例如灯加热器)的红外线来至少加热基板10，加热半导体层20。
另外，此时，通过基板10在红外区域的吸收系数上满足上述条件，能够通过对基板10照射红外线来稳定地加热基板10，以良好的精度控制基板10的温度。另外，能够使基于红外线照射的加热效率在该基板10的主面内均匀。结果，能够以良好的精度控制p型区域25中的p型杂质的活化程度(活化率、自由空穴浓度)，使其在基板10的主面内均匀。
另外，此时使用图9的(a)和(b)所示的保持构件300来加热基板10。由此，可以并非通过从保持构件300到基板10的传热，而是主要通过对基板10照射红外线来进行基板10的加热。结果，能够将基板10在主面内稳定且均匀地加热。
另外，此时，退火处理例如按如下处理步骤、处理条件进行：以3～30秒的范围内的时间进行从开始温度到退火温度的升温，以20秒～3分钟的范围内的时间进行退火温度下的保持，然后，以1～10分钟的范围内的时间进行从退火温度到停止温度的降温。分别将停止温度和开始温度例如设定为500～800℃的范围内的温度。将退火温度例如设定为1100℃以上且1250℃以下的范围内的温度。退火处理的非活性气体气氛采用包含N2气体、或Ar气体等稀有气体的气氛，将其压力例如设定为100～250kPa的范围内的压力。
退火处理完成后，如图15的(a)所示，用规定的溶剂将表面侧盖层52和背面侧盖层56去除。
(S244：p型电极形成工序)
接着，以覆盖半导体层20的方式利用例如溅射法形成Pd/Ni膜，利用光刻法对Pd/Ni膜进行图案化形成规定的形状。由此，以在俯视下p型电极31的外周部与p型区域25重叠的方式形成p型电极31。
(S145：n型电极形成工序)
接着，在基板10的背面侧利用例如溅射法形成Ti/Al膜，利用光刻法对Ti/Al膜进行图案化形成规定的形状。由此，在基板10的背面侧形成n型电极36。
(S246：欧姆合金工序)
接着，与第一实施方式的欧姆合金工序S146同样进行欧姆合金工序S246。
然后，将半导体层叠物1进行切割，切分成规定大小的芯片。
由上，如图15的(b)所示，制造本实施方式的半导体装置2。半导体装置2通过在漂移层22的表面侧形成作为保护环的p型区域25，能够抑制p型电极31周边的电场集中。结果，能够提高半导体装置2的耐压。
(3)由本实施方式获得的效果
本实施方式在离子注入后的活化退火工序S242中，通过将在红外区域的吸收系数上满足上述条件的基板10加热，从而加热半导体层20，使p型区域25中的p型杂质活化。
此处，离子注入后的活化退火工序由于一边抑制晶体损伤一边使p型杂质活化，因此多在高温下以短时间进行。因此，如果像由现有的GaN晶体形成的基板那样难以通过自由电子浓度n来设计吸收系数，则有可能根据基板的不同，加热效率产生大幅偏差。结果，有可能各个基板在p型杂质的活化程度上产生偏差，或各个基板在半导体层的晶体损伤(例如N缺失)上产生偏差。另外，若在基板的主面内加热效率产生偏差，则有可能在基板的主面内p型杂质的活化程度产生偏差，或半导体层的晶体损伤在基板的主面内产生不均。
与此相对，本实施方式通过基板10在红外区域的吸收系数上满足上述条件，在离子注入后的活化退火工序S242中，能够以良好的精度控制通过照射红外线来加热的基板10的温度，提高各个基板10的温度的再现性。由此，能够抑制各个基板的p型杂质的活化程度的偏差。另外，能够抑制各个基板的半导体层的晶体损伤的偏差，能够通过形成合适的盖层来容易地抑制半导体层的晶体损伤本身。另外，通过基板10在红外区域的吸收系数上满足上述条件，能够使基于红外线照射的加热效率在该基板10的主面内均匀。由此，在活化退火工序S242中，能够使p型杂质的活化程度在基板10(半导体层20)的主面内均匀，能够在半导体层20中抑制局部的晶体损伤的产生。上述的结果，能够提高使用半导体层叠物1制造的半导体装置2的质量和成品率。
<其他实施方式>
以上对本发明的实施方式进行了具体说明。然而，本发明并不限定于上述实施方式，可以在不脱离其主旨的范围内进行各种变更。
上述实施方式中，对基板10和半导体层20分别由GaN形成的情况进行了说明，而基板10和半导体层20不限于GaN，例如可以由AlN、氮化铝镓(AlGaN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)等III族氮化物半导体、即AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式所示的III族氮化物半导体形成。
上述实施方式中，对半导体层20由与基板10相同的III族氮化物半导体(GaN)形成的情况进行了说明，而半导体层20也可以由与基板10不同的III族氮化物半导体形成。
上述实施方式中，对在基板制作工序S112中使用由GaN单晶形成的种基板5来制作基板10的情况进行了说明，而也可以通过以下方法制作基板10。例如，可以使用在蓝宝石基板等异种基板上设置的GaN层作为基底层，将隔着纳米掩模等使GaN层较厚地生长而得到的晶锭自异种基板剥离，由该晶锭切出多个基板10。
上述实施方式中，对在半导体层形成工序S120中利用MOVPE法形成半导体层20的情况进行了说明，而也可以利用HVPE法等其他气相外延法、助熔剂法、氨热法等液相生长法形成半导体层20。
上述第一实施方式中，对半导体装置2为pn结二极管的情况进行了说明，上述第二实施方式中，对半导体装置2为SBD的情况进行了说明，而半导体装置2只要使用含有n型杂质的基板10，就也可以构成为其他设备。例如，半导体装置2可以是发光二极管、激光二极管、结势垒肖特基二极管(JBS)、双极晶体管等。
上述第二实施方式中，对在离子注入工序S241中对半导体层20进行p型杂质的离子注入的情况进行了说明，而根据需要也可以对半导体层20进行n型杂质等其他杂质的离子注入。
<本发明的优选方式>
以下附上本发明的优选方式。
(附记1)
一种氮化物晶体基板，其由III族氮化物的晶体形成，且含有n型杂质，
将波长设为λ(μm)、将27℃下的前述氮化物晶体基板的吸收系数设为α(cm-1)、将前述氮化物晶体基板中的自由电子浓度设为n(cm-3)、将K和a各自设为常数时，在至少1μm以上且3.3μm以下的波长范围内的前述吸收系数α由以下的式(1)进行近似。
α＝nKλa…(1)
(其中，1.5×10-19≤K≤6.0×10-19、a＝3)
(附记2)
根据附记1所述的氮化物晶体基板，其中，
在至少1μm以上且3.3μm以下的波长范围内的前述吸收系数α由以下的式(1)”进行近似。
α＝2.2×10-19nλ3…(1)”
(附记3)
根据附记1或2所述的氮化物晶体基板，其中，
将前述氮化物晶体基板的主面内的前述吸收系数α的最大值与最小值之差设为Δα时，在至少1μm以上且3.3μm以下的波长范围内，前述吸收系数α和前述Δα满足以下的式(2)和(3)。
α≥0.15λ3…(2)
Δα≤1.0…(3)
(附记4)
一种氮化物晶体基板，其由III族氮化物的晶体形成，且含有n型杂质，
前述氮化物晶体基板的波长2μm下的吸收系数为1.2cm-1以上，
前述氮化物晶体基板的主面内的波长2μm下的吸收系数的最大值与最小值之差在1.0cm-1以内。
(附记5)
根据附记1～4中的任一项所述的氮化物晶体基板，其中，
在27℃以上且1250℃以下的温度条件下在前述氮化物晶体基板的带间被热激发的本征载流子的浓度低于在27℃的温度条件下因前述n型杂质的掺杂而在前述氮化物晶体基板中产生的自由电子的浓度。
(附记6)
根据附记1～5中的任一项所述的氮化物晶体基板，其中，
因前述n型杂质的掺杂而在前述氮化物晶体基板中产生的自由电子的浓度在27℃的温度条件下为1×1018cm-3以上，
前述氮化物晶体基板的主面内的自由电子浓度的最大值与最小值之差在8.3×1017cm-3以内。
(附记7)
根据附记1～6中的任一项所述的氮化物晶体基板，其中，
前述氮化物晶体基板中的前述n型杂质的浓度为1.0×1018at·cm-3以上，
前述氮化物晶体基板的主面内的前述n型杂质的浓度的最大值与最小值之差在8.3×1017at·cm-3以内。
(附记8)
根据附记1～7中的任一项所述的氮化物晶体基板，其中，
前述氮化物晶体基板中的氧的浓度相对于前述氮化物晶体基板中的硅和锗的总浓度为1/10倍以下。
(附记9)
根据附记8所述的氮化物晶体基板，其中，
前述氮化物晶体基板中的氧的浓度低于1×1017at·cm-3，
前述氮化物晶体基板中的硅和锗的总浓度为1×1018at·cm-3以上。
(附记10)
一种半导体层叠物，其具有：
氮化物晶体基板，其由III族氮化物的晶体形成，且含有n型杂质；以及
半导体层，其设置在前述氮化物晶体基板上，且由III族氮化物半导体形成，
将波长设为λ(μm)、将27℃下的前述氮化物晶体基板的吸收系数设为α(cm-1)、将前述氮化物晶体基板中的自由电子浓度设为n(cm-3)、将K和a各自设为常数时，在至少1μm以上且3.3μm以下的波长范围内的前述吸收系数α由以下的式(1)进行近似。
α＝nKλa…(1)
(其中，1.5×10-19≤K≤6.0×10-19、a＝3)
(附记11)
一种半导体层叠物，其具有：
氮化物晶体基板，其由III族氮化物的晶体形成，且含有n型杂质；以及
半导体层，其设置在前述氮化物晶体基板上，且由III族氮化物半导体形成，
前述氮化物晶体基板的波长2μm下的吸收系数为1.2cm-1以上，
前述氮化物晶体基板的主面内的波长2μm下的吸收系数的最大值与最小值之差在1.0cm-1以内。
(附记12)
根据附记10或11所述的半导体层叠物，其中，
前述半导体层的表面的反射率在至少1μm以上且3.3μm以下的波长范围内为5％以上且30％以下。
(附记13)
根据附记10～12中的任一项所述的半导体层叠物，其中，
前述半导体层具有设置在前述氮化物晶体基板上、且含有p型杂质的p型半导体层。
(附记14)
根据附记10～12中的任一项所述的半导体层叠物，其中，
前述半导体层具有杂质的被注入部。
(附记15)
一种半导体层叠物的制造方法，其具有：
准备氮化物晶体基板的工序，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质；以及
对前述氮化物晶体基板至少照射红外线来加热前述氮化物晶体基板的工序，
前述准备氮化物晶体基板的工序中，
作为前述氮化物晶体基板，准备如下基板：将波长设为λ(μm)、将27℃下的前述氮化物晶体基板的吸收系数设为α(cm-1)、将前述氮化物晶体基板中的自由电子浓度设为n(cm-3)、将K和a各自设为常数时，在至少1μm以上且3.3μm以下的波长范围内的前述吸收系数α由以下的式(1)进行近似。
α＝nKλa…(1)
(其中，1.5×10-19≤K≤6.0×10-19、a＝3)
(附记16)
一种半导体层叠物的制造方法，其具有：
准备氮化物晶体基板的工序，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质；以及
对前述氮化物晶体基板至少照射红外线来加热前述氮化物晶体基板的工序，
前述准备氮化物晶体基板的工序中，
作为前述氮化物晶体基板，准备波长2μm下的吸收系数为1.2cm-1以上、并且主面内的波长2μm下的吸收系数的最大值与最小值之差在1.0cm-1以内的基板。
(附记17)
根据附记15或16所述的半导体层叠物的制造方法，其中，
作为加热前述氮化物晶体基板的工序，具有使由III族氮化物半导体形成的半导体层在前述氮化物晶体基板上进行外延生长的工序。
(附记18)
根据附记17所述的半导体层叠物的制造方法，其具有：
使含有p型杂质的p型半导体层作为构成前述半导体层的层而在前述氮化物晶体基板上进行外延生长的工序；以及
作为加热前述氮化物晶体基板的工序的、加热前述氮化物晶体基板而使前述p型半导体层中的前述p型杂质活化的工序。
(附记19)
根据附记17所述的半导体层叠物的制造方法，其具有：
在前述半导体层中将规定的导电型的杂质进行离子注入的工序；以及
作为加热前述氮化物晶体基板的工序的、加热前述氮化物晶体基板而使前述半导体层中的前述杂质活化的工序。
(附记20)
根据附记17～19中的任一项所述的半导体层叠物的制造方法，其具有：
以与前述氮化物晶体基板的背面和前述半导体层的主面中的至少一者接触的方式形成电极的工序；以及
作为加热前述氮化物晶体基板的工序的、加热前述氮化物晶体基板而减小前述电极的接触电阻的工序。
(附记21)
根据附记17～20中的任一项所述的半导体层叠物的制造方法，其具有：
在前述半导体层上形成保护膜的工序；以及
作为加热前述氮化物晶体基板的工序的、加热前述氮化物晶体基板而使前述保护膜固化的工序。
(附记22)
根据附记17～21中的任一项所述的半导体层叠物的制造方法，其中，
前述准备氮化物晶体基板的工序具有如下的晶体生长工序：通过向反应容器内搬入晶种基板和含有III族元素的原料，对加热到规定的晶体生长温度的前述晶种基板供给前述原料的卤化物和氮化剂，从而使前述III族元素的氮化物的晶体在前述晶种基板上生长，
前述晶体生长工序中，
作为构成前述反应容器内中的高温区域的构件，使用至少其表面由不含石英和不含硼的材料形成的构件，所述高温区域是至少加热到前述晶体生长温度的区域，且与向前述晶种基板供给的气体接触。
(附记23)
根据附记22所述的半导体层叠物的制造方法，其中，
作为构成前述高温区域的构件，使用由碳化硅涂层石墨形成的构件。
(附记24)
一种半导体层叠物的制造方法，其具有：
准备氮化物晶体基板的工序，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质；以及
对前述氮化物晶体基板至少照射红外线来加热前述氮化物晶体基板的工序，
前述准备氮化物晶体基板的工序具有：
测定前述氮化物晶体基板在27℃下的红外区域的吸收系数的工序；以及
基于所测得的前述氮化物晶体基板的吸收系数，判定将波长设为λ(μm)、将前述氮化物晶体基板的吸收系数设为α(cm-1)、将前述氮化物晶体基板中的自由电子浓度设为n(cm-3)、将K和a各自设为常数时，在至少1μm以上且3.3μm以下的波长范围内的前述吸收系数α是否可由以下的式(1)进行近似的工序。
α＝nKλa…(1)
(其中，1.5×10-19≤K≤6.0×10-19、a＝3)
(附记25)
一种半导体层叠物的制造方法，其具有：
准备氮化物晶体基板的工序，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质；以及
对前述氮化物晶体基板至少照射红外线来加热前述氮化物晶体基板的工序，
前述准备氮化物晶体基板的工序具有：
在前述氮化物晶体基板的主面内的至少2点以上测定红外区域的吸收系数的工序；以及
基于所测得的前述氮化物晶体基板的吸收系数，判定前述氮化物晶体基板的波长2μm下的吸收系数是否为1.2cm-1以上、且前述氮化物晶体基板的主面内的波长2μm下的吸收系数的最大值与最小值之差是否在1.0cm-1以内的工序。
(附记26)
一种半导体装置的制造方法，其具有：
准备氮化物晶体基板的工序，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质；以及
对前述氮化物晶体基板至少照射红外线来加热前述氮化物晶体基板的工序，
前述准备氮化物晶体基板的工序中，
作为前述氮化物晶体基板，准备如下基板：将波长设为λ(μm)、将27℃下的前述氮化物晶体基板的吸收系数设为α(cm-1)、将前述氮化物晶体基板中的自由电子浓度设为n(cm-3)、将K和a各自设为常数时，在至少1μm以上且3.3μm以下的波长范围内的前述吸收系数α由以下的式(1)进行近似。
α＝nKλa…(1)
(其中，1.5×10-19≤K≤6.0×10-19、a＝3)
(附记27)
一种半导体装置的制造方法，其具有：
准备氮化物晶体基板的工序，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质；以及
对前述氮化物晶体基板至少照射红外线来加热前述氮化物晶体基板的工序，
前述准备氮化物晶体基板的工序中，
作为前述氮化物晶体基板，准备波长2μm下的吸收系数为1.2cm-1以上、并且主面内的波长2μm下的吸收系数的最大值与最小值之差在1.0cm-1以内的基板。
附图标记说明
1 半导体层叠物
2 半导体装置
10 氮化物晶体基板(基板)
20 半导体层

Claims (20)

1.一种氮化物晶体基板，其由III族氮化物的晶体形成，且含有n型杂质，
将波长设为λ(μm)、将27℃下的所述氮化物晶体基板的吸收系数设为α(cm-1)、将所述氮化物晶体基板中的自由电子浓度设为n(cm-3)、将K和a各自设为常数时，在至少1μm以上且3.3μm以下的波长范围内的所述吸收系数α由以下的式(1)进行近似：
α＝nKλa…(1)
其中，1.5×10-19≤K≤6.0×10-19、a＝3。
2.根据权利要求1所述的氮化物晶体基板，其中，在至少1μm以上且3.3μm以下的波长范围内的所述吸收系数α由以下的式(1)”进行近似：
α＝2.2×10-19nλ3…(1)”。
3.根据权利要求1或2所述的氮化物晶体基板，其中，将所述氮化物晶体基板的主面内的所述吸收系数α的最大值与最小值之差设为Δα时，在至少1μm以上且3.3μm以下的波长范围内，所述吸收系数α和所述Δα满足以下的式(2)和(3)：
α≥0.15λ3…(2)，
Δα≤1.0…(3)。
4.一种氮化物晶体基板，其由III族氮化物的晶体形成，且含有n型杂质，
所述氮化物晶体基板的波长2μm下的吸收系数为1.2cm-1以上，
所述氮化物晶体基板的主面内的波长2μm下的吸收系数的最大值与最小值之差在1.0cm-1以内。
5.根据权利要求1～4中的任一项所述的氮化物晶体基板，其中，
在27℃以上且1250℃以下的温度条件下在所述氮化物晶体基板的带间被热激发的本征载流子的浓度低于在27℃的温度条件下因所述n型杂质的掺杂而在所述氮化物晶体基板中产生的自由电子的浓度。
6.根据权利要求1～5中的任一项所述的氮化物晶体基板，其中，
因所述n型杂质的掺杂而在所述氮化物晶体基板中产生的自由电子的浓度在27℃的温度条件下为1×1018cm-3以上，
所述氮化物晶体基板的主面内的自由电子浓度的最大值与最小值之差在8.3×1017cm-3以内。
7.根据权利要求1～6中的任一项所述的氮化物晶体基板，其中，
所述氮化物晶体基板中的所述n型杂质的浓度为1.0×1018at·cm-3以上，
所述氮化物晶体基板的主面内的所述n型杂质的浓度的最大值与最小值之差在8.3×1017at·cm-3以内。
8.根据权利要求1～7中的任一项所述的氮化物晶体基板，其中，
所述氮化物晶体基板中的氧的浓度相对于所述氮化物晶体基板中的硅和锗的总浓度为1/10倍以下。
9.一种半导体层叠物，其具有：
氮化物晶体基板，其由III族氮化物的晶体形成，且含有n型杂质；以及
半导体层，其设置在所述氮化物晶体基板上，由III族氮化物半导体形成；
将波长设为λ(μm)、将27℃下的所述氮化物晶体基板的吸收系数设为α(cm-1)、将所述氮化物晶体基板中的自由电子浓度设为n(cm-3)、将K和a各自设为常数时，在至少1μm以上且3.3μm以下的波长范围内的所述吸收系数α由以下的式(1)进行近似：
α＝nKλa…(1)
其中，1.5×10-19≤K≤6.0×10-19、a＝3。
10.一种半导体层叠物，其具有：
氮化物晶体基板，其由III族氮化物的晶体形成，且含有n型杂质；以及
半导体层，其设置在所述氮化物晶体基板上，且由III族氮化物半导体形成，
所述氮化物晶体基板的波长2μm下的吸收系数为1.2cm-1以上，
所述氮化物晶体基板的主面内的波长2μm下的吸收系数的最大值与最小值之差在1.0cm-1以内。
11.根据权利要求9或10所述的半导体层叠物，其中，
所述半导体层的表面的反射率在至少1μm以上且3.3μm以下的波长范围内为5％以上且30％以下。
12.一种半导体层叠物的制造方法，其具有：
准备氮化物晶体基板的工序，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质；以及
对所述氮化物晶体基板至少照射红外线而加热所述氮化物晶体基板的工序，
所述准备氮化物晶体基板的工序中，
作为所述氮化物晶体基板，准备如下基板：将波长设为λ(μm)、将27℃下的所述氮化物晶体基板的吸收系数设为α(cm-1)、将所述氮化物晶体基板中的自由电子浓度设为n(cm-3)、将K和a各自设为常数时，在至少1μm以上且3.3μm以下的波长范围内的所述吸收系数α由以下的式(1)进行近似：
α＝nKλa…(1)
其中，1.5×10-19≤K≤6.0×10-19、a＝3。
13.一种半导体层叠物的制造方法，其具有：
准备氮化物晶体基板的工序，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质；以及
对所述氮化物晶体基板至少照射红外线而加热所述氮化物晶体基板的工序，
所述准备氮化物晶体基板的工序中，
作为所述氮化物晶体基板，准备波长2μm下的吸收系数为1.2cm-1以上、并且主面内的波长2μm下的吸收系数的最大值与最小值之差在1.0cm-1以内的基板。
14.根据权利要求12或13所述的半导体层叠物的制造方法，其中，
作为加热所述氮化物晶体基板的工序，具有使由III族氮化物半导体形成的半导体层在所述氮化物晶体基板上进行外延生长的工序。
15.根据权利要求14所述的半导体层叠物的制造方法，其具有：
使含有p型杂质的p型半导体层作为构成所述半导体层的层而在所述氮化物晶体基板上进行外延生长的工序；以及
作为加热所述氮化物晶体基板的工序的、加热所述氮化物晶体基板而使所述p型半导体层中的所述p型杂质活化的工序。
16.根据权利要求14所述的半导体层叠物的制造方法，其具有：
在所述半导体层中将规定的导电型的杂质进行离子注入的工序；以及
作为加热所述氮化物晶体基板的工序的、加热所述氮化物晶体基板而使所述半导体层中的所述杂质活化的工序。
17.一种半导体层叠物的制造方法，其具有：
准备氮化物晶体基板的工序，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质；以及
对所述氮化物晶体基板至少照射红外线而加热所述氮化物晶体基板的工序，
所述准备氮化物晶体基板的工序具有：
测定所述氮化物晶体基板在27℃下的红外区域的吸收系数的工序；以及
基于所测得的所述氮化物晶体基板的吸收系数，判定将波长设为λ(μm)、将所述氮化物晶体基板的吸收系数设为α(cm-1)、将所述氮化物晶体基板中的自由电子浓度设为n(cm-3)、将K和a各自设为常数时，在至少1μm以上且3.3μm以下的波长范围内的所述吸收系数α是否可由以下的式(1)进行近似的工序：
α＝nKλa…(1)
其中，1.5×10-19≤K≤6.0×10-19、a＝3。
18.一种半导体层叠物的制造方法，其具有：
准备氮化物晶体基板的工序，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质；以及
对所述氮化物晶体基板至少照射红外线而加热所述氮化物晶体基板的工序，
所述准备氮化物晶体基板的工序具有：
在所述氮化物晶体基板的主面内的至少2点以上测定红外区域的吸收系数的工序；以及
基于所测得的所述氮化物晶体基板的吸收系数，判定所述氮化物晶体基板的波长2μm下的吸收系数是否为1.2cm-1以上、且所述氮化物晶体基板的主面内的波长2μm下的吸收系数的最大值与最小值之差是否在1.0cm-1以内的工序。
19.一种半导体装置的制造方法，其具有：
准备氮化物晶体基板的工序，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质；以及
对所述氮化物晶体基板至少照射红外线而加热所述氮化物晶体基板的工序，
所述准备氮化物晶体基板的工序中，
作为所述氮化物晶体基板，准备如下基板：将波长设为λ(μm)、将27℃下的所述氮化物晶体基板的吸收系数设为α(cm-1)、将所述氮化物晶体基板中的自由电子浓度设为n(cm-3)、将K和a各自设为常数时，在至少1μm以上且3.3μm以下的波长范围内的所述吸收系数α由以下的式(1)进行近似：
α＝nKλa…(1)
其中，1.5×10-19≤K≤6.0×10-19、a＝3。
20.一种半导体装置的制造方法，其具有：
准备氮化物晶体基板的工序，所述氮化物晶体基板由III族氮化物的晶体形成，且含有n型杂质；以及
对所述氮化物晶体基板至少照射红外线而加热所述氮化物晶体基板的工序，
所述准备氮化物晶体基板的工序中，
作为所述氮化物晶体基板，准备波长2μm下的吸收系数为1.2cm-1以上、并且主面内的波长2μm下的吸收系数的最大值与最小值之差在1.0cm-1以内的基板。
CN201880035191.1A 2017-05-29 2018-04-19 氮化物晶体基板、半导体层叠物、半导体层叠物的制造方法以及半导体装置的制造方法 Pending CN110691867A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-105758 2017-05-29
JP2017105758A JP6356315B1 (ja) 2017-05-29 2017-05-29 窒化物結晶基板、半導体積層物、半導体積層物の製造方法および半導体装置の製造方法
PCT/JP2018/016128 WO2018221055A1 (ja) 2017-05-29 2018-04-19 窒化物結晶基板、半導体積層物、半導体積層物の製造方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN110691867A true CN110691867A (zh) 2020-01-14

Family

ID=62843709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880035191.1A Pending CN110691867A (zh) 2017-05-29 2018-04-19 氮化物晶体基板、半导体层叠物、半导体层叠物的制造方法以及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US11339500B2 (zh)
JP (1) JP6356315B1 (zh)
CN (1) CN110691867A (zh)
WO (1) WO2018221055A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110592675A (zh) * 2018-06-13 2019-12-20 赛奥科思有限公司 氮化物晶体基板及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7112879B2 (ja) * 2018-05-15 2022-08-04 株式会社サイオクス 窒化物半導体積層物の製造方法、膜質検査方法および半導体成長装置の検査方法
JP2020191326A (ja) * 2019-05-20 2020-11-26 東京エレクトロン株式会社 処理装置および処理方法
CN116504612B (zh) * 2023-02-09 2023-11-21 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237795A (zh) * 1998-05-28 1999-12-08 住友电气工业株式会社 氮化镓单晶衬底及其制造方法
US6177292B1 (en) * 1996-12-05 2001-01-23 Lg Electronics Inc. Method for forming GaN semiconductor single crystal substrate and GaN diode with the substrate
US20070020872A1 (en) * 2005-07-06 2007-01-25 Isamu Shindo Process and apparatus for producing single crystal
CN1961432A (zh) * 2004-04-27 2007-05-09 松下电器产业株式会社 氮化物半导体元件及其制造方法
CN1979766A (zh) * 2005-12-05 2007-06-13 日立电线株式会社 氮化物系半导体衬底及半导体装置
CN102064471A (zh) * 2010-11-26 2011-05-18 北京化工大学 一种氮化镓基半导体激光器及其制作方法
CN103377915A (zh) * 2012-04-27 2013-10-30 住友电气工业株式会社 氮化镓系半导体的制造方法、iii族氮化物半导体器件及其制造方法
CN109563642A (zh) * 2016-08-08 2019-04-02 三菱化学株式会社 导电性C面GaN基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005298269A (ja) * 2004-04-12 2005-10-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板およびその製造方法ならびにｉｉｉ族窒化物半導体デバイス
JP2006278532A (ja) * 2005-03-28 2006-10-12 Toshiba Corp 熱処理方法及び半導体装置の製造方法
JP5063875B2 (ja) * 2005-07-27 2012-10-31 パナソニック株式会社 光半導体装置の製造方法
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
JP2009094337A (ja) * 2007-10-10 2009-04-30 Toyota Central R&D Labs Inc 半導体素子の製造方法
JP2009126723A (ja) * 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶の成長方法、ｉｉｉ族窒化物半導体結晶基板の製造方法およびｉｉｉ族窒化物半導体結晶基板
JP5195731B2 (ja) 2009-12-11 2013-05-15 日立電線株式会社 窒化物系半導体基板及び半導体装置
US8253162B2 (en) 2010-04-27 2012-08-28 Sumitomo Electric Industries, Ltd. GaN substrate and light-emitting device
JP5821164B2 (ja) * 2010-04-27 2015-11-24 住友電気工業株式会社 ＧａＮ基板および発光デバイス
JP6099346B2 (ja) 2012-10-03 2017-03-22 株式会社トクヤマ Ｎ型ｉｉｉ族窒化物半導体層を有する積層体及びその製造方法
JP6051901B2 (ja) * 2013-02-05 2016-12-27 豊田合成株式会社 ｐ型ＩＩＩ 族窒化物半導体の製造方法
JP6330407B2 (ja) 2014-03-20 2018-05-30 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177292B1 (en) * 1996-12-05 2001-01-23 Lg Electronics Inc. Method for forming GaN semiconductor single crystal substrate and GaN diode with the substrate
CN1237795A (zh) * 1998-05-28 1999-12-08 住友电气工业株式会社 氮化镓单晶衬底及其制造方法
CN1961432A (zh) * 2004-04-27 2007-05-09 松下电器产业株式会社 氮化物半导体元件及其制造方法
US20070020872A1 (en) * 2005-07-06 2007-01-25 Isamu Shindo Process and apparatus for producing single crystal
CN1979766A (zh) * 2005-12-05 2007-06-13 日立电线株式会社 氮化物系半导体衬底及半导体装置
CN102064471A (zh) * 2010-11-26 2011-05-18 北京化工大学 一种氮化镓基半导体激光器及其制作方法
CN103377915A (zh) * 2012-04-27 2013-10-30 住友电气工业株式会社 氮化镓系半导体的制造方法、iii族氮化物半导体器件及其制造方法
CN109563642A (zh) * 2016-08-08 2019-04-02 三菱化学株式会社 导电性C面GaN基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110592675A (zh) * 2018-06-13 2019-12-20 赛奥科思有限公司 氮化物晶体基板及其制造方法
US11377756B2 (en) 2018-06-13 2022-07-05 Sciocs Company Limited Nitride crystal substrate and method for manufacturing the same
CN110592675B (zh) * 2018-06-13 2022-08-23 赛奥科思有限公司 氮化物晶体基板及其制造方法
US12104279B2 (en) 2018-06-13 2024-10-01 Sumitomo Chemical Company, Limited Nitride crystal substrate and method for manufacturing the same

Also Published As

Publication number Publication date
US11339500B2 (en) 2022-05-24
WO2018221055A1 (ja) 2018-12-06
US20200208297A1 (en) 2020-07-02
JP2018199601A (ja) 2018-12-20
JP6356315B1 (ja) 2018-07-11

Similar Documents

Publication Publication Date Title
CN110731002B (zh) 氮化物半导体层叠物、半导体装置、氮化物半导体层叠物的制造方法、氮化物半导体自支撑基板的制造方法以及半导体装置的制造方法
CN110691867A (zh) 氮化物晶体基板、半导体层叠物、半导体层叠物的制造方法以及半导体装置的制造方法
JP7041461B2 (ja) 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
CN110832630A (zh) 膜厚测定方法、氮化物半导体层叠物的制造方法以及氮化物半导体层叠物
JP6994835B2 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP7296509B2 (ja) 半導体積層物
JP4327515B2 (ja) エピタキシャル成長装置およびエピタキシャル成長方法
JP7101736B2 (ja) ＧａＮ単結晶基板および半導体積層物
JP6783269B2 (ja) 窒化物結晶基板、半導体積層物、窒化物結晶基板の製造方法、半導体積層物の製造方法および半導体装置の製造方法
JP7181810B2 (ja) 窒化物結晶
JP7181321B2 (ja) 窒化物半導体積層物
CN110592675A (zh) 氮化物晶体基板及其制造方法
JP6549768B1 (ja) ＧａＮ結晶
JP7084573B2 (ja) 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法
JP2022124009A (ja) 窒化物結晶、半導体積層物、窒化物結晶の製造方法および窒化物結晶製造装置
CN116525409A (zh) 半导体层叠物和半导体层叠物的制造方法
JP2020019699A (ja) ＧａＮ結晶

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221116

Address after: Tokyo, Japan

Applicant after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki

Applicant before: RICOH Co.,Ltd.

Applicant before: SUMITOMO CHEMICAL Co.,Ltd.