JP3771679B2 - 化合物半導体膜の気相堆積方法 - Google Patents
化合物半導体膜の気相堆積方法 Download PDFInfo
- Publication number
- JP3771679B2 JP3771679B2 JP20501397A JP20501397A JP3771679B2 JP 3771679 B2 JP3771679 B2 JP 3771679B2 JP 20501397 A JP20501397 A JP 20501397A JP 20501397 A JP20501397 A JP 20501397A JP 3771679 B2 JP3771679 B2 JP 3771679B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- compound semiconductor
- gaas
- compound
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は化合物半導体膜の堆積方法に関し、特に単結晶シリコン基板上にガリウム砒素などの化合物半導体膜を堆積する化合物半導体膜の気相堆積方法に関する。
【0002】
【従来の技術および発明が解決しようとする課題】
プレナ形化合物半導体装置では、能動領域を形成する基板として、通常高抵抗単結晶基板が用いられる。この高抵抗単結晶基板は、単に能動領域を支持するだけの機能を果たしているに過ぎないが、能動領域と同一の結晶基板が用いられることが多い。例えばGaAsMESFET(Metal Semiconductor Field Effect Transistor)あるいはHEMT(High Elctron Mobility Transistor) を形成するための結晶基板としてクロム(Cr)を添加した半絶縁性GaAs基板を用いるが如きである。この主な理由は能動領域と基板とが結晶構造が同一のため、能動領域の結晶欠陥密度例えば転位密度を基板と同程度以下に制御でき、又エピタキシが良好で装置に不可欠な平坦で鏡面の能動領域表面を得ることが容易であることにある。しかし、GaAsは比較的低硬度で脆いため、大面積化が困難であると共に装置製作工程で損なわれ易い欠点が本質的に存在する。
【0003】
この欠点を除くために、GaAsなどのIII ・V族化合物半導体以外にシリコン基板を用いることも試みられているが、必ずしも良好な能動領域の形成には成功していないのが現状である。例えばシリコン基板上にGaAs膜をエピタキシャル成長させると、GaAsをエピタキシャル成長させる際に、シリコン基板中のSi元素がGaAs領域へ固相拡散して低抵抗化し、能動領域に制御不能な厚い導電性遷移領域が形成されるなどの問題を誘発する。
【0004】
GaAsのように禁制帯幅が大きく真性キャリア濃度が十分に小さい半導体であれば、原理的には高純度化することによって1×109 Ωcm程度の高抵抗にできることから、不純物濃度を真性キャリヤ濃度の1×106 atoms・cm-3程度に減らせばよいが、実際には不純物濃度を真性キャリア濃度程度まで減少させることは非常に困難である。
【0005】
そこで、GaAs領域を高抵抗化するために、GaAsにCrやFeなどの深い準位を作る不純物を補償不純物としてドープすることも考えられるが、このような補償不純物は、不純物と同程度必要であり、キャリア濃度として1×1016atoms・cm-3程度まで必要となる。
【0006】
従来、GaAs膜にCrやFeをドーピングする場合、その原料としてはCrやFeの塩化物系化合物が用いられてきた。ところが、これらの塩化物系化合物の分解温度は600℃以上であり、シリコン基板上にいきなり600℃以上の温度でCrやFeがドーピングされたGaAsを形成すると、シリコン基板とGaAsとの格子定数の相違に基づく転位密度が増大すると共に、平坦で鏡面の能動領域表面を得ることができないという問題が発生する。
【0007】
一方、MOCVD法においては、欠陥密度の少ないGaAs膜を形成するために、シリコン基板とGaAs能動領域の界面部分にバッファ層を設け、このバッファ層を二段階成長法で形成することも提案されている。すなわち、1段階目に450℃以下の低温でアモルファス状のGaAs膜を形成し、2段階目に650℃以上の温度で単結晶のGaAs膜を形成する。これによって、欠陥密度が少なく、表面も平滑で清浄なGaAs膜を形成しようとするものである。
【0008】
しかしながら、上述のように400〜450℃以下の低温では従来のドーパント原料である塩化物系化合物を熱分解させることは困難であり、従来はMOCVD法で形成するGaAs膜中にCrやFeを1×1016atoms・cm-3程度までドーピングすることは困難であった。
【0009】
本発明はこのような従来技術の問題点に鑑みてなされたものであり、シリコン基板上に良質で高抵抗な化合物半導体膜を形成できないという従来方法の問題点を解消した化合物半導体膜の気相堆積方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る化合物半導体膜の気相堆積法では、気相成長室内に(CH3)3Gaあるいは(C2H5)3Ga、AsH3、H2から成る複数種類の原料ガスを導入して、所定温度に加熱した単結晶シリコン基板上に化合物半導体膜を堆積する化合物半導体膜の気相堆積方法において、前記単結晶シリコン基板の温度を400〜450℃に設定して、前記気相成長室内に前記原料ガスとCr(CO)6あるいはFe(CO)5から成る金属カルボニル化合物ガスを導入して化合物半導体膜を堆積し、次いで前記単結晶シリコン基板の温度を650〜750℃に設定して前記複数種類の原料ガスを導入して化合物半導体膜を堆積し、前記金属カルボニル化合物ガスを導入して堆積した化合物半導体膜内の前記金属カルボニル化合物ガスが分解した金属元素が1×1016atoms・cm−3で、前記金属カルボニル化合物ガスを導入して堆積した化合物半導体膜の抵抗率が106Ωcm以上であることを特徴とする。
【0011】
【発明の実施の形態】
以下、本発明を添付図面に基づき詳細に説明する。
本発明の化合物半導体膜の気相堆積方法は、熱分解法又はMOCVD法(Metal Organic Chemical Vaper Deposition )と呼ばれる方法であり、トリメチルガリウム((CH3 )3 Ga;TMG)やトリエチルガリウム((C2 H5 )3 Ga;TEG)とアルシン(AsH3 )との熱分解を利用したものである。
【0012】
本発明では、例えば表面に鏡面研磨を施した(100)面を有し、n型で比抵抗が1×102 Ωcm以上のシリコン単結晶基板を用いる。このシリコン基板をまず850℃以上の温度で熱処理して、基板表面の酸化膜を除去して清浄な基板面を得る。
【0013】
次に、その清浄化された基板上に400〜450℃の基板温度でバッファ層となるGaAs膜をエピタキシャル成長させ、そのバッファ層上に650℃以上の基板温度でGaAs膜をエピタキシャル成長させる。これらのGaAs膜をエピタキシャル成長させるときに、(CH3 )3 Gaあるいは(C2 H5 )3 Ga、AsH3 、H2 以外に金属カルボニル化合物ガスであるCr(CO)6 あるいはFe(CO)5 を用いて形成する。このCr(CO)6 あるいはFe(CO)5 は、300℃程度で熱分解することから、バッファ層を形成する際には、1段階目からドーピング用ガスとして用いることができる。このようにバッファ層を形成する1段階目からCrやFeをバッファ層内にドービングできると、バッファ層の抵抗率ρをρ≧106 Ωcmにでき、高抵抗化が可能になってGaAsMESFETあるいはHEMTのデバイス回路の寄生容量が小さくなってデバイスの高速化および低消費電力化が図れる。
【0014】
図1に本発明の化合物半導体膜の気相堆積方法に用いられるMOCVD装置を示す。希釈用H2 ガスは、純化装置1を通して使用する。また、TMGもしくはTEGを充填して一定温度に保持したステンレス製バブラ2にキャリヤ用H2 ガスの一部を導き一定量のTMGもしくはTEGを含ませたのち、気相成長室3に供給する。同様にCr(CO)6 あるいはFe(CO)5 もバブラ4にH2 ガスを導き、一定量のCr(CO)6 もしくはFe(CO)5 を含ませた後、気相成長室3に供給する。気相成長室3内には、グラファイト製サセプタ5上に単結晶シリコン基板6が載置されており、サセプタ5の下方には、抵抗加熱用ヒータ7が設けられている。AsH3 ガスはH2 ガスによって10%に希釈して高圧容器7から直接供給する。必要な場合は、能動領域の電気特性を制御するためにシラン(SiH4 )ガスなどを用いるが、このようなシランガスはH2 ガスにより、10〜100ppmに希釈してある同様な高圧容器(不図示)から直接供給すればよい。なお、図1中、9はマスフロー制御器である。以上のガスを流量計でそれぞれ所定の流量に制御し、反応容器に導く。これらガスは、抵抗加熱用ヒータ7によって基板6の近くで熱分解し、単結晶シリコン基板6上に、GaAsバッファ層を厚み100〜150Å程度と1.5μm程度に二段階成長させ、続いてGaAs能動層を厚み2000Å程度堆積させる。このように形成すると、GaAsバッファ層中にCrもしくはFeが1×1016atoms・cm-3程度までドーピングされる。
【0015】
本発明では、低温分解できる補償不純物の原料として金属カルボニル化合物であるCr(CO)6 もしくはFe(CO)5 を用いることによって、バッファ層中にGaAsに対して深いアクセプタ(補償不純物)となるCr(0.97eV)あるいはFe(0.52eV)を適量ドーピングすることができる。このとき、ドーパント原料として低温分解が可能である金属カルボニル化合物であるCr(CO)6 あるいはFe(CO)5 を用いることによってバッファ層の低温エピタキシャル成長時にCrあるいはFeを1×1016atoms・cm-3程度ドーピングでき、そのバッファ層の抵抗率ρがρ>106 Ωcmとなって高抵抗化を図ることができる。
【0016】
ここで、単結晶シリコン基板6上に形成したノンドープGaAsエピタキシャル層とCrをドープしたGaAsエピタキシャル層のキャリア濃度と比抵抗を調べた。ノンドープのGaAs膜は、そのキャリア濃度が5×l014atoms・cm-3で、抵抗率が1×l02 Ωcmであったが、CrをドープしたGaAs膜のキャリア濃度は1×108 atoms・cm-3で、抵抗率は5×l06 Ωcmであった。したがって、本発明により高抵抗GaAsヘテロエピタキシャル層が形成できていることがわかった。このバッファ層上に、GaAsなどから成る能動層を形成する。この能動層は、基板温度を650〜750℃に設定してエピタキシャル成長させる。なお、FETを形成する場合、能動層はショットキ接合したゲートによって電流制御されているため、能動層自体を高抵抗化する必要はない。
【0017】
【発明の効果】
以上のように、本発明に係る化合物半導体膜の気相堆積方法によれば、単結晶シリコン基板の温度を400〜450℃に設定して、気相成長室内に(CH3)3Gaあるいは(C2H5)3Ga、AsH3、H2から成る原料ガスとCr(CO)6あるいはFe(CO)5から成る金属カルボニル化合物ガスを導入して化合物半導体膜を堆積し、次いで上記単結晶シリコン基板の温度を650〜750℃に設定して上記複数種類の原料ガスを導入して化合物半導体膜を堆積し、上記金属カルボニル化合物ガスを導入して堆積した化合物半導体膜内の前記金属カルボニル化合物ガスが分解した金属元素が1×1016atoms・cm−3で、上記金属カルボニル化合物ガスを導入して堆積した化合物半導体膜の抵抗率が106Ωcm以上であることから、シリコン基板上にCrやFeを添加したGaAsバッファ層をMOCVD法で形成することができ、このバッファ層は高抵抗のため、寄生容量を小さくでき、高周波特性の優れたFET用のエピタキシャルウェハが得られる。したがって、HEMTの電子走行層の高抵抗GaAs層として利用でき、低雑音化、高性能化が図れ、また高性能MMICなどへの応用が可能となる。
【図面の簡単な説明】
【図1】本発明に係る化合物半導体膜の気相堆積方法に用いる装置を模式的に示す図である。
【符号の説明】
3‥‥‥気相成長室、6‥‥‥基板
Claims (1)
- 気相成長室内に(CH 3 ) 3 Gaあるいは(C 2 H 5 ) 3 Ga、AsH 3 、H 2 から成る複数種類の原料ガスを導入して、所定温度に加熱した単結晶シリコン基板上に化合物半導体膜を堆積する化合物半導体膜の気相堆積方法において、前記単結晶シリコン基板の温度を400〜450℃に設定して、前記気相成長室内に前記原料ガスとCr(CO) 6 あるいはFe(CO) 5 から成る金属カルボニル化合物ガスを導入して化合物半導体膜を堆積し、次いで前記単結晶シリコン基板の温度を650〜750℃に設定して前記複数種類の原料ガスを導入して化合物半導体膜を堆積し、前記金属カルボニル化合物ガスを導入して堆積した化合物半導体膜内の前記金属カルボニル化合物ガスが分解した金属元素が1×1016atoms・cm−3で、前記金属カルボニル化合物ガスを導入して堆積した化合物半導体膜の抵抗率が106Ωcm以上であることを特徴とする化合物半導体膜の気相堆積方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20501397A JP3771679B2 (ja) | 1997-07-30 | 1997-07-30 | 化合物半導体膜の気相堆積方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20501397A JP3771679B2 (ja) | 1997-07-30 | 1997-07-30 | 化合物半導体膜の気相堆積方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1154436A JPH1154436A (ja) | 1999-02-26 |
JP3771679B2 true JP3771679B2 (ja) | 2006-04-26 |
Family
ID=16500012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20501397A Expired - Fee Related JP3771679B2 (ja) | 1997-07-30 | 1997-07-30 | 化合物半導体膜の気相堆積方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3771679B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008011185A1 (de) * | 2008-02-27 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer dotierten organischen halbleitenden Schicht |
-
1997
- 1997-07-30 JP JP20501397A patent/JP3771679B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1154436A (ja) | 1999-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
KR101553721B1 (ko) | 전계 효과 트랜지스터용 에피택셜 기판 및 전계 효과 트랜지스터 | |
KR20120024392A (ko) | 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법 | |
KR20070032721A (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
JP2022137144A (ja) | Iii族窒化物構造の成長のための核生成層 | |
US5834362A (en) | Method of making a device having a heteroepitaxial substrate | |
CN107887255B (zh) | 一种高阻GaN薄膜外延生长的方法 | |
JP3158651B2 (ja) | 化合物半導体及びその製造方法 | |
JP3771679B2 (ja) | 化合物半導体膜の気相堆積方法 | |
JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
US6188090B1 (en) | Semiconductor device having a heteroepitaxial substrate | |
JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
JPH0754802B2 (ja) | GaAs薄膜の気相成長法 | |
JP3116954B2 (ja) | 化合物半導体薄膜の成長方法 | |
KR102583794B1 (ko) | 핵형성 층 증착 방법 | |
JP4635444B2 (ja) | 電界効果トランジスタ用エピタキシャルウエハ | |
Jasinski | Classic and novel methods of dislocation reduction in heteroepitaxial nitride layers | |
JPH06267867A (ja) | 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法 | |
KR960004904B1 (ko) | 다공성 실리콘기판위에 갈륨비소를 성장하는 방법 | |
JP2646966B2 (ja) | Iii−v族化合物半導体の薄膜成長方法 | |
CN117286577A (zh) | 一种重掺杂氮化镓材料的二次外延方法 | |
JP2024042982A (ja) | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 | |
JP2002367918A (ja) | Iii−v族化合物半導体の製造方法 | |
JP2002025921A (ja) | 化合物半導体結晶及びその成長法 | |
JPH0360173B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |