JPS6224945B2 - - Google Patents

Info

Publication number
JPS6224945B2
JPS6224945B2 JP56158262A JP15826281A JPS6224945B2 JP S6224945 B2 JPS6224945 B2 JP S6224945B2 JP 56158262 A JP56158262 A JP 56158262A JP 15826281 A JP15826281 A JP 15826281A JP S6224945 B2 JPS6224945 B2 JP S6224945B2
Authority
JP
Japan
Prior art keywords
substrate
oxygen
region
oxygen ions
implantation step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56158262A
Other languages
English (en)
Other versions
JPS57132340A (en
Inventor
Denisu Sukoberu Piitaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of JPS57132340A publication Critical patent/JPS57132340A/ja
Publication of JPS6224945B2 publication Critical patent/JPS6224945B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/023—Deep level dopants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 この発明は半導体の処理技術に関するものであ
り、特にシリコンに酸素をドープする技術に関す
るものである。
（本発明の背景技術） 集積回路製造技術における問題の１つはそこに
設けられている種々の半導体装置の幾つかのもの
或は全てのものを基体から絶縁することである。
基体から装置を絶縁するため現在使用されている
技術に拡散による絶縁がある。その方法では下方
領域と装置の形成部分を逆バイアスにすることに
よつて絶縁が達成される。また誘導体による絶縁
も使用され、その場合には誘電体絶縁層によつて
装置は基体から分離される。それらの技術は効果
的な絶縁を与えるものであるけれども、製造に多
くの時間を必要とし装置の製造価格を増加させる
欠点がある。
最近イオン注入（ionimplantation）技術を利
用した絶縁技術が開発された。その技術では半導
体基体中の１つの層が酸素で多量にイオン注入さ
れる。基体は次いで高温に加熱され、シリカの基
体層が形成される。この処理は長時間のイオン注
入を必要とし、結晶の損傷が著しいために比較的
高温で長時間焼鈍する必要がある （この発明の概要） したがつて、この発明の一般的な目的は上記の
ような従来技術の欠点を除去することである。
さらに言えば、この発明の目的はｐ型基体中に
絶縁領域を形成するための、この種の通常の方法
の有する欠点を有しない方法を開発することであ
る。
この発明の別の目的は比較的廉価でしかもすぐ
れた結果を達成することのできるこの種の形式の
方法を提供することである。
この発明の付随的な目的は改善された絶縁層ま
たは領域を有する半導体装置を提供することにあ
る。
これらの目的および以下の説明から明らかにな
ると思われるとその他の目的を達成するために、
この発明の特徴とする少なくとも１個の半導体装
置を基体の残部から絶縁するためにｐ型シリコン
基体中に絶縁領域を形成する方法は、所望領域に
おける基体材料のドープレベルに実質上対応する
濃度レベルまでその所望領域に酸素イオンをイオ
ン注入する工程と、酸素イオンが少なくとも前記
所望領域中のｐ型ドープ不純物の効果を補償して
その領域を真性からｎ導電型の範囲のシリコン絶
縁領域に変換する如く酸素イオンを活性化するの
に充分な温度に基体を加熱する工程とより成つて
いる。
この発明の別の観点によれば活性表面を有する
ｐ型シリコン基体と、その活性表面に配置された
少なくとも１個の半導体装置と、半導体装置と基
体の残部との間に設けられた真性からｎ導電型ま
での範囲の酸素を含むシリコン絶縁領域とより成
る半導体構造が提供される。
酸素のリツチなシリコンは例えば430乃至470℃
の温度に加熱された時、強いドナー活性を示す。
この効果の本質は充分に理解されていない。しか
しSiO4錯化合物の形成が処理中の何等かの部分
で働くものと考えられている。より低い温度の加
熱では錯化合物は形成されず、したがつてドナー
は発生しない。一方もつと高い温度に加熱しても
ドナーは発生しない。酸素のリツチなｐ型シリコ
ンは長時間加熱が続けられれば導電型がｎ型に変
化する。この導電型の反転する前に酸素錯化合物
ドナーがもとのｐ型材料中に存在するアクセプタ
を補償して半導体の比抵抗を増加させる結果真性
シリコンが形成される。
（実施例の説明） 上述の、およびその他のこの発明の目的ならび
に特徴は添付図面を参照にした以下の説明により
一層明瞭になるであろう。
図面を参照すると、例えばバイポーラ或は
MOSトランジスタのような半導体装置１１はシ
リコン基体の活性表面に形成されている。半導体
装置の形成に先立つて、酸素のリツチな層１３が
酸素イオンの軽いイオン注入によつて基体中に形
成される。典型的には層１３は1018cm-3の酸素レ
ベルにイオン注入される。次いで標準的な技術に
よつて基体表面に半導体装置１１が形成され、そ
れに続いて基体は430℃乃至470℃、好ましくは
450℃に加熱されシリコンと酸素の複合体を活性
化させ、もとのｐ型シリコン中に存在しているｐ
型ドープ不純物の効果を補償或は過補償して層１
３中に高比抵抗またはｎ型の領域を形成し、半導
体装置１１を基体１２から絶縁する。
この技術は基体から半導体装置を絶縁すること
が要求される場合にMOSまたはバイポーラ処理
に使用することができる。酸素を含まないｐ型シ
リコンウエハは半導体装置構造の最も深い位置を
越えた深さまで酸素をイオン注入される。それか
ら半導体装置が普通の方法で形成され、その後で
装置の金属化処理に先立つてウエハは不活性雰囲
気中で430〜470℃に加熱されて活性化され、絶縁
層とされる。最後にウエハに金属化処理が行なわ
れ、切断され、容器にパツクされて最終の半導体
装置が形成される。
ここに説明した技術はDMOS（二重拡散
MOS）構造の製造に特に適している。それはそ
のような構造ではｐ型基体上の軽いドープのｎ型
領域が必要であるからである。通常そのような構
造は基体上に高温でエピタキシヤル層を成長させ
ることによつて実現している。しかしながらその
ような高温の使用はウエハの歪みや層の厚さの制
御の関連した問題を包蔵している。この発明の技
術は比較的低い温度を使用することによつて実質
上これらの問題を解決している。
例えば、もしも酸素イオンがｐ型浮遊領域基体
（酸素を含有せず）中にイオン注入され、続いて
焼鈍されるならば酸素ドナは半導体表面の導電型
を反転させ、ｎ型層が形成される。この層の比抵
抗は焼鈍期間の対応する調節によつて制御でき
る。さらに、もしも酸素イオンが計画された活性
領域にマスクを通して注入されるならば、その場
合には同時に横方向の絶縁も達成される。これは
普通の拡散／駆動処理の必要を無くすものであ
る。
第２図は代表的なDMOS構造を示している。こ
の構造はここに説明した酸素イオン注入技術を使
用して製造することができる。装置は酸素を含ま
ないｐ型基体中に形成することができる。図示の
ように装置は通常のソースＳ、ゲートＧ、および
ドレインＤの各領域を有しており、n-領域によ
つて基体から絶縁されている。n-領域は典型的
なものでは深さが１μｍで、酸素のイオン注入に
続いて430〜470℃の温度で焼鈍して酸素ドナー中
心を活性化することによつて形成される。代表的
なものではそのような層はビーム強度５×1013cm
-2、200KeVのエネルギの２重電荷酸素イオンの
注入によつて得ることができ、それによつて１μ
ｍの深さに酸素ピーク濃度1013cm-3が与えられ、
次いで450℃で1000分間焼鈍される。酸素イオン
のエネルギおよび濃度はもちろん所望されるｎ型
層のドープレベルに応じて選択され、焼鈍時間は
最適のドナ濃度が得られるように選択される。
上述したこの発明の技術は明らかにデイスクリ
ートな装置の製造に限定されるものではなく、も
ちろん集積回路の製造にも効果的に適用すること
ができる。
以上この発明の原理を特定の装置に関連して説
明したが、これは単なる例示に過ぎないものであ
つて、特許請求の範囲に記載したこの発明の技術
的範囲を制限するものではないことを明言する。
【図面の簡単な説明】
第１図はシリコン基体中に形成され、基体から
高比抵抗層によつて絶縁された半導体装置の断面
図であり、第２図は酸素イオン注入層によつて絶
縁されたDMOS構造の断面図である。 １１…半導体装置、１２…基体、１３…酸素イ
オン注入層、Ｓ…ソース、Ｄ…ドレイン、Ｇ…ゲ
ート。

Claims (1)

  1. 【特許請求の範囲】 １ 活性表面を有するｐ型シリコン基体と、前記
    活性表面に配置された少なくとも１個の半導体装
    置と、該半導体装置と前記基体の残りの部分との
    間に設けられた酸素をドープ不純物として含む真
    性からｎ導電型までの範囲のシリコンの絶縁領域
    とより成る半導体構造。 ２ 前記半導体装置がDMOS形態を有している特
    許請求の範囲第１項記載の半導体構造。 ３ 前記絶縁領域が前記活性表面から１μｍの深
    さに延在している特許請求の範囲第１項記載の半
    導体構造。 ４ 前記絶縁領域が酸素イオンを注入し、酸素イ
    オンが活性化して絶縁領域中のドープ不純物の効
    果を補償する温度に基体を加熱することによつて
    生じたものである特許請求の範囲第１項記載の半
    導体構造。 ５ 基体材料のドープレベルに実質上対応する濃
    度レベルで前記基体の所望領域に層状に酸素イオ
    ンを注入する工程と、 前記層状に酸素イオンを注入した領域を真性か
    らｎ導電型までのレベルを有する層状の分離領域
    に変換するのに充分の時間に亙つて前記基体を約
    430℃乃至約470℃の範囲の温度に加熱する工程と
    を具備することを特徴とするｐ型にドープされた
    シリコン基体中に真性またはｎ導電型の導電的に
    分離する領域を形成した半導体構造の形成方法。 ６ 前記イオン注入工程の少なくとも一部の期間
    に基体の選択された区域をマスクする工程を有し
    ている特許請求の範囲第５項記載の方法。 ７ 前記イオン注入工程の行なわれる前には実質
    上酸素を含有していない基体が使用される特許請
    求の範囲第５項記載の方法。 ８ 前記注入工程において200KeVのエネルギの
    酸素イオンによつて基体を衝撃して１μｍの深さ
    に1018cm-3のピーク酸素濃度を与える特許請求の
    範囲第５項記載の方法。 ９ 基体のドープレベルに実質上対応する濃度レ
    ベルでｐ型にドープされたシリコン基体中に層状
    に酸素イオンを注入する工程と、 前記基体中に１以上の半導体装置を形成する工
    程と、 その後に、前記層状に酸素イオンを注入した領
    域を真性またはｎ導電型の領域に変換して前記１
    以上の半導体装置を分離するために前記層状に酸
    素イオンを注入した領域中の酸素を活性化して少
    なくともこの層状領域中のｐ型不純物の効果を補
    償するように前記基体を約430℃乃至約470℃の範
    囲の温度に加熱する工程とを具備することを特徴
    とする半導体構造の形成方法。 １０ 前記イオン注入工程の少なくとも一部の期
    間に基体の選択された区域をマスクする工程を有
    している特許請求の範囲第９項記載の方法。 １１ 前記イオン注入工程の行なわれる前には実
    質上酸素を含有していない基体が使用される特許
    請求の範囲第９項記載の方法。 １２ 前記注入工程において200KeVのエネルギ
    の酸素イオンによつて基体を衝撃して１μｍの深
    さに1018cm-3のピーク酸素濃度を与える特許請求
    の範囲第９項記載の方法。
JP56158262A 1980-10-07 1981-10-06 Semiconductor structure and method of producing same Granted JPS57132340A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8032246A GB2085224B (en) 1980-10-07 1980-10-07 Isolating sc device using oxygen duping

Publications (2)

Publication Number Publication Date
JPS57132340A JPS57132340A (en) 1982-08-16
JPS6224945B2 true JPS6224945B2 (ja) 1987-05-30

Family

ID=10516517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56158262A Granted JPS57132340A (en) 1980-10-07 1981-10-06 Semiconductor structure and method of producing same

Country Status (6)

Country Link
US (1) US4490182A (ja)
JP (1) JPS57132340A (ja)
DE (1) DE3138140A1 (ja)
FR (1) FR2491679B1 (ja)
GB (1) GB2085224B (ja)
IE (1) IE52184B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
WO1986002202A1 (en) * 1984-09-28 1986-04-10 Motorola, Inc. Charge storage depletion region discharge protection
USH569H (en) 1984-09-28 1989-01-03 Motorola Inc. Charge storage depletion region discharge protection
JPS61121433A (ja) * 1984-11-19 1986-06-09 Sharp Corp 半導体基板
US4706378A (en) * 1985-01-30 1987-11-17 Texas Instruments Incorporated Method of making vertical bipolar transistor having base above buried nitride dielectric formed by deep implantation
US4717677A (en) * 1985-08-19 1988-01-05 Motorola Inc. Fabricating a semiconductor device with buried oxide
US4676841A (en) * 1985-09-27 1987-06-30 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of dielectrically isolated devices utilizing buried oxygen implant and subsequent heat treatment at temperatures above 1300° C.
GB2183905B (en) * 1985-11-18 1989-10-04 Plessey Co Plc Method of semiconductor device manufacture
US4682407A (en) * 1986-01-21 1987-07-28 Motorola, Inc. Means and method for stabilizing polycrystalline semiconductor layers
JPS62219636A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 半導体装置
JPH0738435B2 (ja) * 1986-06-13 1995-04-26 松下電器産業株式会社 半導体装置の製造方法
US4863878A (en) * 1987-04-06 1989-09-05 Texas Instruments Incorporated Method of making silicon on insalator material using oxygen implantation
US4849370A (en) * 1987-12-21 1989-07-18 Texas Instruments Incorporated Anodizable strain layer for SOI semiconductor structures
US5670387A (en) * 1995-01-03 1997-09-23 Motorola, Inc. Process for forming semiconductor-on-insulator device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing
US3666548A (en) * 1970-01-06 1972-05-30 Ibm Monocrystalline semiconductor body having dielectrically isolated regions and method of forming
GB1334520A (en) * 1970-06-12 1973-10-17 Atomic Energy Authority Uk Formation of electrically insulating layers in semiconducting materials
US3897274A (en) * 1971-06-01 1975-07-29 Texas Instruments Inc Method of fabricating dielectrically isolated semiconductor structures
US3976511A (en) * 1975-06-30 1976-08-24 Ibm Corporation Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment
JPS5721856B2 (en) * 1977-11-28 1982-05-10 Nippon Telegraph & Telephone Semiconductor and its manufacture
JPS5640269A (en) * 1979-09-11 1981-04-16 Toshiba Corp Preparation of semiconductor device

Also Published As

Publication number Publication date
US4490182A (en) 1984-12-25
GB2085224A (en) 1982-04-21
FR2491679B1 (fr) 1988-03-04
DE3138140A1 (de) 1982-05-19
FR2491679A1 (fr) 1982-04-09
IE52184B1 (en) 1987-08-05
IE812339L (en) 1982-04-07
DE3138140C2 (ja) 1989-10-19
GB2085224B (en) 1984-08-15
JPS57132340A (en) 1982-08-16

Similar Documents

Publication Publication Date Title
US4463492A (en) Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state
US4199773A (en) Insulated gate field effect silicon-on-sapphire transistor and method of making same
US4683637A (en) Forming depthwise isolation by selective oxygen/nitrogen deep implant and reaction annealing
US4975126A (en) Process for the production of an insulating layer embedded in a semiconductor substrate by ionic implantation and semiconductor structure comprising such layer
US5130770A (en) Integrated circuit in silicon on insulator technology comprising a field effect transistor
US4345366A (en) Self-aligned all-n+ polysilicon CMOS process
CA1063731A (en) Method for making transistor structures having impurity regions separated by a short lateral distance
JPH0476503B2 (ja)
US4452645A (en) Method of making emitter regions by implantation through a non-monocrystalline layer
JPS6224945B2 (ja)
KR20010050077A (ko) 실리콘-게르마늄 트랜지스터 및 관련 방법
JP3078436B2 (ja) Ｂｉ−ＣＭＯＳ構造を形成する方法およびＢｉ−ＣＭＯＳ構造
US4783423A (en) Fabrication of a semiconductor device containing deep emitter and another transistor with shallow doped region
JPS6317227B2 (ja)
JPH0575041A (ja) Ｃｍｏｓ半導体装置
JP2718757B2 (ja) Ｍｏｓ型半導体装置及びその製造方法
JPS6155250B2 (ja)
JPS6112390B2 (ja)
JPH0521461A (ja) 半導体装置の製造方法
JP3384439B2 (ja) 半導体装置の製造方法
JPH0239534A (ja) 半導体装置の製造方法
JP2846329B2 (ja) 半導体装置の製造方法
JPH0533527B2 (ja)
JPH05218069A (ja) Ｍｏｓトランジスタおよびその製造方法
JP3041886B2 (ja) 半導体装置の製造方法