CN113557593B - 用于离子受控注入的衬底和制备用于离子受控注入的衬底的方法 - Google Patents

用于离子受控注入的衬底和制备用于离子受控注入的衬底的方法 Download PDF

Info

Publication number
CN113557593B
CN113557593B CN202080008489.0A CN202080008489A CN113557593B CN 113557593 B CN113557593 B CN 113557593B CN 202080008489 A CN202080008489 A CN 202080008489A CN 113557593 B CN113557593 B CN 113557593B
Authority
CN
China
Prior art keywords
implantation
substrate
ions
pillars
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080008489.0A
Other languages
English (en)
Other versions
CN113557593A (zh
Inventor
I·兰格洛
L·查卡罗夫
周向前
D·卡尔普佐夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Baiji Nanotechnology Shanghai Co ltd
Original Assignee
Baiji Nanotechnology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Baiji Nanotechnology Shanghai Co ltd filed Critical Baiji Nanotechnology Shanghai Co ltd
Publication of CN113557593A publication Critical patent/CN113557593A/zh
Application granted granted Critical
Publication of CN113557593B publication Critical patent/CN113557593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L2021/26573—Bombardment with radiation with high-energy radiation producing ion implantation in diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及一种用于将离子(80)受控注入本体(20)中的衬底(10)以及一种制备所述衬底(10)的方法。所述衬底(10)包括由晶体第一材料(70)组成的所述本体(20)，所述本体(20)包括注入部(28)和表面(22)，其中所述注入部(28)位于所述本体(20)内部，并且沿着注入方向(82)在所述本体(20)的所述表面(22)上注入区域(24)下方的注入深度(26)处。

Description

用于离子受控注入的衬底和制备用于离子受控注入的衬底的 方法
技术领域
本发明涉及一种用于将离子受控注入本体中的衬底，所述衬底包括由晶体第一材料组成的所述本体，所述本体包括注入部和表面，其中所述注入部位于所述本体内，并且沿注入方向在所述本体的所述表面上注入区域下方的注入深度处。此外，本发明涉及一种制备用于将离子受控注入本体中的衬底的方法，优选上述衬底，所述衬底包括由晶体第一材料组成的所述本体，所述本体包括注入部和表面，其中所述注入部位于所述本体内，并且沿注入方向在所述本体的所述表面上注入区域下方的注入深度处。
背景技术
离子注入是例如用于掺杂半导体的公知步骤。特别是，单离子注入是为硅中大规模量子处理创建单供体量子位的主要方式之一。遗憾的是，由于晶体介质和非晶介质中粒子3D传播的统计特性，粒子静止的最终位置的横向偏移可能会很大。因此，难以实现注入离子，尤其是注入单离子的精确冲击定位，从而降低了此种单离子注入的最终效果。更重要的是，众所周知，晶体材料具有开放的通道和平面，粒子，尤其是注入的离子，可以沿这些通道和平面进一步纵向和横向传播，具体方向取决于通道方向。
发明内容
有鉴于此，本发明的一个目的是提供一种避免现有技术上述缺点的用于离子受控注入的衬底和方法。特别地，本发明的目的是提供一种用于将离子受控注入本体中的衬底和方法，以简单、经济且尤其是可重复的方式实现将注入的离子精确定位在所述本体中。
上述目的通过专利的权利要求来实现。特别地，该目的通过以下方式实现，即根据权利要求1的用于将离子受控注入本体中的衬底和根据权利要求15的制备用于将离子受控注入本体中衬底的方法。从属权利要求阐述了本发明优选的实施例。如果具有技术意义的话，则根据本发明第一方面的衬底所描述的细节和优点也适用于根据本发明第二方面的方法，反之亦然。
根据本发明的第一方面，所述目的通过一种用于将离子受控注入本体中的衬底来实现，所述衬底包括由晶体第一材料组成的本体，所述本体包括注入部和表面，其中所述注入部位于所述本体内，并且沿注入方向在所述本体的所述表面上注入区域下方的注入深度处。根据本发明的衬底的特征在于，所述衬底还包括由所述第一材料组成的导柱，所述导柱位于所述注入区域并沿所述注入方向的反方向延伸而远离所述本体的所述表面，并且其中所述导柱被由第二材料组成的缓冲层以垂直于所述注入方向的方式包围，所述缓冲层覆盖所述本体的所述表面和所述导柱的侧面。
根据本发明的衬底包括作为主要元件的由晶体第一材料组成的本体。在该本体中，限定了注入部，在后续注入过程中，离子应在所述注入部的上方注入。相对于待注入的离子的注入方向，在所述本体的所述表面限定注入区域。换句话说，在注入过程中，离子通过所述本体的所述表面上的所述注入区域进入所述本体，穿过所述本体的所述晶体第一材料传播，并且如果一切顺利的话，则停留在所述注入部内。
为了确保上述离子能够注入所述注入部中，根据本发明的衬底包括特殊特征。首先，除了所述本体之外，所述衬底还包括导柱，所述导柱也由所述第一材料组成。所述导柱位于所述本体的所述表面上，位于所述注入区域处，并沿所述注入方向的反方向延伸而远离所述本体的所述表面。除了所述导柱，在所述本体的所述表面上还包括缓冲层，其基本上覆盖所述本体的所述表面和所述导柱的所述侧面。换句话说，所述导柱被所述缓冲层以垂直于所述注入方向的方式包围，其中优选地，所述缓冲层与所述导柱的所述侧面直接接触。优选地，所述缓冲层覆盖所述本体的整个表面，不包括所述导柱和附加元件，例如电接触、支撑结构和类似部件。
由于所述导柱沿所述注入方向延伸，因此待注入所述注入部的离子必须沿所述注入方向穿过整个导柱传播，从而到达所述本体的所述表面处的所述注入区域，进而进入所述本体内并传播到在所述注入部中的所需停留位置。由于所述导柱还包括第一晶体材料，所述导柱自然包括与所述本体的晶体结构相似的晶体结构。这意味着这种晶体材料包括开放的通道和平面，粒子，尤其是离子，将沿着这些通道和平面进一步纵向和横向传播，具体方向取决于通道方向。基本上，沿着所述注入方向穿过整个导柱传播的大部分此类离子，优选所有离子，为沿着此种晶体通道和/或晶体平面被很好地导向的离子。由于所述导柱和所述本体由相同的晶体第一材料组成，因此该晶体通道和/或平面也可分别以相同的方式存在于所述导柱和所述本体中。因此，所述导柱中这些导向的离子也可作为在晶体通道和/或平面中沿所述注入方向导向的离子在所述本体中继续传播。一旦穿过所述导柱和所述本体的材料，所述离子失去动能，并且在传播的后期阶段，即当失去大部分动能时，它们将离开各自的通道和/或平面并且将在所述通道和/或平面附近完全停止。因此，通过使用所述导柱将所述离子注入所述本体中的所述注入部，可以实现高横向定位精度。注入深度可以通过相应调整所述注入离子的动能来控制。因此，可以实现将离子受控注入所述本体内指定的注入部中。
在上文中，仅描述了沿所述注入方向以被导向的方式穿过所述导柱和所述本体的离子。然而，当进入所述导柱时，也可能会有与所述注入方向不同的离子传播方向。例如，所述离子可以方向随机地散布在所述导柱的所述第一材料的原子上。此外，所述离子还可以进入与所述注入方向不对齐的晶体通道和/或平面。在所有这些情况下，所述离子都会从所述注入方向散射开，并且迟早会通过所述导柱侧面离开所述导柱。换言之，这些离子随后将进入由所述第二材料组成的所述缓冲层。优选地，这些离子随后在到达所述本体之前停止在所述缓冲层内。
总之，使用根据本发明的衬底，通过在所述本体的顶部包括导柱结构可改进将离子注入所述本体的过程，所述导柱由与所述本体相同的晶体第一材料组成，并且被由第二材料组成的缓冲层包围。所述导柱沿着所需的注入方向延伸，并且优选地只有导向穿过整个导柱的离子能够并将进入所述本体而进一步传播到所述注入部中。从所述注入方向散射开的所有其他离子，通过所述导柱的所述侧面进入所述缓冲层，并停止在所述缓冲层内。换句话说，这些散射开的离子未到达所述本体，故不会被注入所述本体中。因此，将离子受控注入所述本体内的所述注入部可以具有高横向定位精度。
此外，根据本发明的衬底的特征在于，所述导柱的辐照表面未被所述缓冲层覆盖，所述辐照表面位于所述导柱就所述注入部而言与所述本体相对的端部，优选地其中所述辐照面与所述缓冲层间隔开，可选地其中所述导柱沿所述注入方向的高度至少与沿所述注入方向测量的所述缓冲层的厚度尺寸相同。这样可以确保在沿所述注入方向在所需注入路径中仅设置有第一材料。可以避免待注入的所述离子与不同于所述晶体第一材料的材料，尤其是与所述第二材料的相互作用。通过使所述辐照表面与所述缓冲层间隔开，可以保证所述缓冲层的第二材料不会到达所述辐照表面。在一个实施例中，由于所述导柱沿所述注入方向的高度至少与所述缓冲层沿所述注入方向的厚度尺寸相同，可以特别容易地设置未被所述缓冲层覆盖的自由辐照表面。
优选地，根据本发明的衬底的特征在于，所述本体中所述第一材料的晶体结构在所述导柱中延续。换言之，在位于所述本体的所述表面上的所述注入区域处的所述导柱底部，所述导柱的晶体结构与所述本体的所述晶体结构之间没有较大变化。尤其是，所述导柱中存在的晶体通道和/或平面，优选地沿所述注入方向，在所述本体中延续，并且没有大的变化和/或中断。因此，沿所述导柱中此种晶体通道和/或平面而被导向的注入离子可以平稳地进入所述本体中，并继续通过所述本体被很好导向地传播进入所述注入部。
进一步地，根据本发明的衬底的特征在于，所述衬底包括相对于多个注入部相应地布置的多个导柱，特别是相同的导柱，优选地其中所述多个导柱以阵列形式设置，可选地，所述多个导柱中的每个导柱的高度相同。通过采用多个导柱，可以实现多处离子注入，尤其是注入多个注入部，每一处的横向定位精度都很高。通过所述多个导柱中的这些导柱之一可以使每个单次注入事件具有上述所有优点。导柱阵列可以优选地包括重复设置成行和/或成列的导柱和/或注入部。此种导柱和注入部阵列之后可分开。如果所有导柱的高度相同，则可以简化根据本发明所述衬底的制造过程。
此外，根据本发明的衬底的特征在于，所述第一材料不同于所述第二材料。这种设置尤其使得所述两种材料更好地适应所需的注入反应。所述第一材料是所述离子随后被注入的材料，例如晶体半导体。可以根据材料对所用离子的阻挡本领来选择所述第二材料，以确保从所述导柱散射出来的所有离子都被阻挡在所述缓冲层内。
特别地，根据本发明的衬底的特征在于，所述第一材料是晶体半导体，优选硅或类金刚石碳。通过采用上述根据本发明的衬底，还可以实现单离子注入，尤其是注入单离子的横向定位精度高。因此，可以实现或至少显著改进量子位的生成。
此外，根据本发明的衬底的特征在于，所述第二材料是非晶体材料，尤其是氧化物或氮化物，优选为所述第一材料的多晶形式。这种非晶体材料对于散射入所述缓冲层中的离子具有特别高的阻挡本领。特别地，非晶体材料不包括延伸较远的晶体通道和/或平面，因此沿所述导柱中的这种晶体通道和/或平面以不同于所述注入方向的方向行进的离子，从非晶体材料进入所述缓冲层，并且易被有效地阻挡。氧化物或氮化物，优选所述第一材料的多晶形式，特别易于处理并在所述本体的所述表面的顶部生长。
此外，根据本发明的衬底的特征在于，所述注入区域覆盖面积小于1×1μm2，具体小于100×100nm2，优选7×7nm2。小面积的注入区域允许在相对较小的区域内布置多个注入部，所述注入区域越小，每个单元区域可以有更多所述注入部。因此可以改善由注入离子生成的结构的微型化程度。
另外，根据本发明的衬底的特征在于，所述导柱垂直于所述注入方向的截面大于所述注入区域，尤其是所述注入区域的两倍大，优选为所述注入区域的10倍大。通过使所述导柱垂直于所述注入方向的截面大于所述注入区域，可以方便地实现所述导柱对所述注入区域的完全覆盖。可以将在注入工艺中错过所述导柱并因此失去上述所有优点的可能性降到最低。
优选地，根据本发明的衬底的特征在于，所述导柱的轴线与所述注入方向共线或至少基本上共线。换言之，所述导柱以所述注入方向为中心。这样就可以保证离子必须穿过整个导柱才能到达所述本体的所述表面上的所述注入区域以及后续的所述本体内的所述注入部。
进一步地，根据本发明的衬底的特征在于，选择所述导柱沿所述注入方向的高度以适应以下各项中的至少一项：
——第一材料；
——注入深度；
——第二材料；
——待注入的所述离子的材料；
——待注入的所述离子的动能；
——待注入的所述离子的电荷状态；
——待注入的所述离子与所述第一和/或第二材料的质量比。
总之，优选地选择所述导柱沿所述注入方向的高度，使得沿所述注入方向穿过整个导柱进行传播的概率很高，即传播的离子利用所述导柱中的相应晶体通道和/或平面，并且从所述注入方向散射开的所有其他离子通过所述导柱侧面离开所述导柱，进入由所述第二材料制成的所述缓冲层，并且被阻挡在所述缓冲层内。
如果所述第一材料对待注入离子的阻挡本领高的话，则选择较小的导柱高度；在所述第一材料的阻挡本领较低的情况下，则选择较大的导柱高度。或者，待注入离子的能量可根据所述导柱的高度或待注入离子或所述衬底的特征而增加或减少。
这同样适用于所述第二材料对于各待注入离子的阻挡本领，所述第二材料的高阻挡本领可使所述导柱的高度较小，而所述第二材料的低阻挡本领要求所述导柱的高度较大和所述缓冲层的厚度相应较大。
至于所述待注入离子的质量和动能，高质量和高动能使得所述注入离子在所述第一材料内传播得更远，因此所述导柱的高度可以更大，低质量和/或低动能的离子需要所述导柱的高度更小。
由于所述待注入离子的电荷状态直接影响所述阻挡本领，可通过使所述导柱的高度较低以适应待注入离子的高电荷状态，较低的电荷状态可允许所述导柱的高度较大。关于所述待注入离子与所述第一和/或第二材料的质量比，如果该质量比更大，则可以使用更大的导柱高度；如果该质量比更小，则可以使用更小的导柱高度。
此外，根据本发明的衬底的特征在于，至少一个电接触连接到所述本体以记录离子注入所述注入部。这种对离子注入的记录基本上可以允许到所述本体的所述注入部中的单离子注入。根据本发明，可以在衬底内的任何地方使这种单离子停止，其中设置至少一个电接触可以允许对准确注入所述注入部的记录。优选地，三个电接触用于记录将离子注入所述受监控的注入部。在对准确注入进行此种记录之后，可以停止注入过程，特别是无需依赖概率方法。
根据本发明的衬底的一个优选实施例，所述衬底的特征在于，沿所述注入方向通过所述导柱将至少一个离子，优选单离子，注入所述注入部。换句话说，这是将离子受控注入所述注入部。特别是，可以实现单离子注入所述注入部。
此外，根据本发明的衬底可以通过从所述本体的所述表面去除所述导柱和/或所述缓冲层而得到改进。换言之，在根据本发明的衬底的所述实施例中，仅存在离子受控注入精确限定的注入部中的所述本体。特别是，可以设置具有高横向定位精度的单离子注入的本体。
根据本发明的第二方面，所述目的通过一种制备用于将离子受控注入本体中的衬底的方法来达到，优选根据本发明的第一方面的所述衬底，所述衬底包括由晶体第一材料组成的所述本体，所述本体包括注入部和表面，其中所述注入部位于所述本体内，并且沿注入方向在所述本体的所述表面上注入区域下方的注入深度处。根据本发明第二方面的方法，其特征在于以下步骤：
a)提供由所述第一材料组成的所述本体；
b)形成所述第一材料的导柱，所述导柱位于在步骤a)中提供的所述本体表面上所述注入区域处，并沿所述注入方向的反方向延伸而远离所述本体的所述表面；以及
c)由所述第二材料组成的缓冲层以垂直于所述注入方向的方式包围步骤b)中提供的所述导柱，所述缓冲层基本上覆盖所述本体的所述表面和所述导柱的侧面。
根据本发明第二方面的衬底制备方法可优选用于制备和提供根据本发明第一方面的衬底。因此，关于本发明的第一方面的衬底描述的所有优点也可以通过本发明的第二方面的用于将离子受控注入本体中的衬底的制备方法来提供。
在根据本发明的方法的第一步骤a)中，提供由所述第一材料组成的本体。特别地，所述本体作为根据本发明的方法制备的衬底的一部分，随后将在其中注入所述离子。因此，在所述本体内限定至少一个注入部，其中在所述本体表面上，在注入部上方的所述注入方向上，设置有注入区域。
在根据本发明的方法的第二步骤b)中，在所述注入区域上形成导柱。该导柱由与所述本体相同的所述第一材料组成，并且优选所述本体的晶体结构延续到所述导柱中。所述本体位于所述本体的所述表面上的所述注入区域处，并沿所需注入方向的反方向延伸而远离所述本体的所述表面。
在根据本发明的方法的最后步骤c)中，在步骤b)中形成的所述导柱被缓冲层以垂直于所述注入方向的方式包围。所述缓冲层基本上覆盖了所述本体的所述表面和所述导柱的所述侧面。所述缓冲层由第二材料组成，第二材料优选地不同于所述第一材料。
综上所述，一种制备用于将离子受控注入本体的衬底方法可以提供一种衬底，所述衬底使得离子以高横向定位精度注入所述注入部。基本上，离子可以通过所述导柱注入所述本体中，最后进入所述注入部，其中在所述导柱中从所述注入方向散射开的离子通过所述导柱侧面离开所述导柱进入所述缓冲层，随后被阻挡在所述缓冲层内。优选地，只有导向良好的离子，特别是由晶体通道和/或平面引导的离子，沿着所述注入方向穿过所述导柱传播，在所述注入区域处进入所述导柱，并进一步行进，直至到达所述注入部。可以选择所述待注入离子的动能，使得可以匹配注入深度，即所述表面与所述注入部之间的距离。
另外，针对所述本体内存在多个注入部的情况，也可以实现上述所有步骤和优点，其中在根据本发明的方法的步骤b)中，对于这些注入部中的每一个，在所述本体的所述表面上相应注入区域处形成相应的导柱。
此外，根据本发明的方法可以通过在步骤b)包括用于形成所述导柱的蚀刻工艺来改进。蚀刻工艺是一种在本体的所述表面形成结构特别简单的方法，尤其对于由晶体半导体制成的本体。此外，通过从本体材料蚀刻出所述导柱，可以容易地确保所述本体的晶体结构在所述导柱中连续。
优选地，根据本发明的方法的特征在于，在步骤c)之后进行另外的步骤d)，其中步骤d)包括将至少一个离子沿所述注入方向穿过所述导柱注入所述衬底中的所述注入部。关于上述优点，尤其是根据本发明第一方面的衬底的上述优点，这种沿所述注入方向穿过所述导柱的注入使离子特别受控地注入所述本体中。只有通过整个导柱传播的离子，特别是沿晶体通道和/或平面导向的离子，才能到达所述本体，然后到达所述本体内的所述注入部。还可以实现单离子注入。在所述导柱内从所述注入方向散射开的所有其他离子通过所述导柱的所述侧面进入所述缓冲层，并在所述缓冲层内被阻挡。
根据本发明的方法可以通过在步骤d)之后进行另外的步骤e)来进一步改进，其中步骤e)包括去除所述缓冲层和所述导柱。因此，可以设置离子受控注入的本体，尤其是单离子受控注入的本体。从所述注入方向散射开并阻挡在所述缓冲层内的所有离子都被去除。优选地，在进行根据本发明的方法的步骤e)后，只有注入所述注入部中的离子，尤其是单离子，留存所述本体中。
在根据本发明的方法的另一种改进中，所述方法的特征在于，步骤d)包括将所述衬底冷却到至少77K的温度，优选至少4K。通过在所述离子注入期间降低所述衬底的温度，所述本体的所述第一材料的原子内部运动减少。这样就可以增加到达所述注入部的离子数量。也就是说，可以提高单离子成功注入所述注入部的概率。
此外，根据本发明的方法可以通过以下方式改进，即在步骤d)包括对离子，优选单离子，注入所述注入部中进行记录。这种将离子成功注入所述注入部的记录允许在离子成功注入所述注入部后停止注入过程。特别地，还可以记录单离子注入所述注入部。因此，可以改进量子位的生成。
附图说明
下面结合附图所示的实施例对本发明作进一步说明。
如下所示：
图1为离子注入本体；
图2为根据本发明的衬底；
图3为根据本发明的衬底的另一个实施例；
图4为不同的注入反应；
图5为注入反应的3D投影；
图6为模拟注入反应对比；
图7为记录离子注入；以及
图8为温度对注入反应的影响。
相同功能的元件在整个附图中用相同的附图标记指示。在下文中，任何关于组件方向的描述都是相对于附图中所示的位置作出的，并且在实际位置中自然会有所不同。对附图的描述只是为了详细说明。如果具有技术意义的话，则本发明的每个方面和附图的具体特征可以相互组合。
具体实施方式
图1示出了离子80直接注入本体20的注入反应。所述离子80沿注入方向82直接撞击到所述本体22的所述表面22上的所述注入区域24上。在进入所述本体20后，尤其是在冲击部84中，所述离子80立即与所述本体20的材料相互作用，并且可以被散射到不同的传播方向86。可以清楚地看到，只有一小部分所述离子80在所述本体20内沿着朝向所述注入部28的所需注入方向82传播。特别地，如果所述本体20由晶体材料制成，所述离子80可以进入晶体通道和/或平面并在所述本体20内行进很远，尤其是在横向方向上。因此，所述注入离子80的横向扩展可以如图1所示的一样大。
在图2中示出了根据本发明的衬底10，尤其是通过根据本发明的方法制备的衬底10。由第一材料70组成的所述本体20还是位于所述衬底10的底部。在所述本体20的所述表面22的顶部上，设置根据本发明衬底10的两个附加元件。优选地，与待注入的离子80的注入方向82共线，在所述注入区域24的顶部布置导柱30，并沿所述注入方向82的反方向延伸而远离所述本体20的所述表面22。所述导柱30由所述第一材料70组成并且可以优选地使用蚀刻工艺由所述本体20的材料形成。设置了由第二材料72组成的缓冲层50，其包围所述导柱30的所述侧面32并且基本上覆盖了所述本体20的所述表面22。
优选地，所述第一材料70不同于所述第二材料72。例如，晶体硅或类金刚石碳可用作所述第一材料70，非晶体材料如氧化物或氮化物可用作所述第二材料72。
在该实施例中，所述导柱30的高度40等于所述缓冲层50的厚度52，从而确保就所述注入方向82而言，与所述本体20的所述表面22相对的所述导柱30的端部34上的辐照表面36保持未被所述缓冲层50覆盖。这使得离子80沿所述注入方向82通过所述辐照表面36进入所述导柱30，沿所述导柱30的轴线38穿过初始冲击部84，并最终到达所述本体20和位于所述本体20的所述表面22下方注入深度26处的所述注入部28。所述注入区域24的可能尺寸小至7×7nm2。进一步地，根据本发明的衬底10还可以包括多个注入部28和相应设置的多个导柱30。另外，所述导柱30垂直于所述注入方向82的截面可大于相应的注入区域24。
图3基本上显示了根据本发明的衬底10的优点。在图3中，图1中已示出离子80的冲击被叠加到根据本发明的衬底10的示意图上。图中仅示出所述衬底10的基本元件，即由所述第一材料70组成的所述本体20、由所述第二材料72组成的所述缓冲层50、同样由所述第一材料70组成的所述导柱30和在所述本体20内的所述注入部28。可以清楚地看到，所述冲击部84位于所述导柱30的开始处，所述导柱30被所述缓冲层50的所述第二材料72包围。
所述离子80远离所述注入方向82的散射因此刚好位于所述本体20的所述表面22的上方。所述散射离子80进入所述缓冲层50，并且基本上被阻挡在所述缓冲层50内，这未在所述两张附图的简单叠加中示出。然而，只有沿至少基本上与所述注入方向82对齐的晶体通道和/或平面导向的离子80，才能进入所述本体20，然后到达所述注入部28。因此，将离子80注入所述注入部28可以具有高横向定位精度。
这种效果如图4中所示，其中在第一排中示出了五次将离子80直接注入本体20的注入反应，在第二排中示出了五次将离子80注入作为根据本发明的衬底10的一部分的本体20中注入反应。可以清楚地看到，将所述离子80沿所述注入方向82直接注入由所述第一材料70组成的本体20中，可使得离子80如第一排所示沿通道和/或平面横向传播开。在第二排中，离子也开始沿着晶体通道和/或平面远离所述注入方向82传播开，但很快离开所述导柱30并进入由所述第二材料72组成的所述缓冲层50。所有这些离子80都被阻挡在所述缓冲层50内，因此不能到达所述本体20。可以相应地选择所述导柱30的高度40以确保这种阻挡能够实现。到达所述本体20的所述离子80主要沿晶体通道和/或平面导向，因此这些离子80的横向扩展明显减弱。
图5中显示了相同的效果。图5的所有分图示出了对沿注入方向82注入本体20的离子80的端点扩散的三维模拟情况。第一排中的两个分图是基于模拟情况的，其中仅对本体20进行了模拟，第二排中的分图是针对根据本发明的衬底10计算的。第一列和第二列中的分图分别示出了沿着所述注入方向82和垂直于所述注入方向82的视图。这种比较已经表明，通过将根据本发明的衬底10用于所述注入反应，离子80的横向扩展被显著减弱。这特别是由于在根据本发明的衬底10中，缓冲层50包围导柱30(未示出)，从而有效地阻止离子80通过所述导柱的侧面32(未示出)离开所述导柱30。
另外，在第二排最右边的两个分图中，在去除所述缓冲层50之后，离子80再次沿垂直于所述注入方向82和注入方向82被示出。在两个投影中都可清楚地看到，通过使用根据本发明的衬底10使得垂直于所述注入方向82的横向扩展被降到最低。因此，到达所述注入部28的离子80可以具有高定位精度。
图6示出了针对不同晶体取向和离子80的数量，离子80沿注入方向82的注入反应的对比。对于每种晶体取向，分别示出了1、10和100个离子80的注入反应。再次，第一排显示了离子80直接注入本体20中，第二排显示了离子80注入根据本发明的衬底10中，所述衬底10包括本体20、导柱30和缓冲层50。可以看清楚地看到，不同的晶体取向，例如左侧的(100)硅和右侧的(110)硅，显示出离子80的不同散射图案。然而，通过使用根据本发明的衬底10，散射到所述缓冲层50中的离子80易于阻挡，因此只有导向的离子80在所需的方向上进一步行进，进入所述本体20并以导向的方式到达所需的注入部28(未示出)。
图7示出了根据本发明的衬底10的优选实施例，两个实施例都包括三个电接触60，用于记录将离子80注入所述注入部28的注入反应。同样地，根据本发明的所述衬底10包括本体20、导柱30和包围所述导柱30的缓冲层50。在左侧，所述本体20包括n层12、p层14和i层16，因此之后可以用作PIN二极管。相应地，在右侧，所述本体20仅包括n层12和p层14，因此可以用作PN二极管。在这两种情况下，在所述本体20的底部设置电接触60。在PIN二极管和右侧所示所述PN二极管的n层12和p层14的情况下，设置其他电接触60以接触所述n层12和所述i层16。在这两种情况下，沿所述注入方向82将离子80注入所述注入部28中会产生电信号，所述电信号可由所述电接触60记录。因此，可以实现记录特别是单离子80的注入事件。
在图8中，示出了在所述注入反应期间温度对动能不同的离子80的影响，即5keV动能的离子80和10keV动能的离子80。该图显示了离子80被阻挡的深度。在图8中还示出了分别使用的导柱30(未示出)的高度40，其中所述注入本身发生在位置0μm处。对于每种动能，示出了两种不同温度下的注入反应，即300K的温度和4K的温度。可以清楚地看到，对于两种动能，所述本体20(未示出)内离子80的范围在两种不同温度下是相似的，其中在最大范围且较低温度下离子的阻挡效果明显增强。因此，可以通过在低温下，尤其是在4K下，注入离子80来加大在所需注入深度26处的离子积累量。
标号列表
10 衬底
12 n层
14 p层
16 i层
20 本体
22 表面
24 注入区域
26 注入深度
28 注入部
30 导柱
32 侧面
34 端部
36 辐照表面
38 轴线
40 高度
50 缓冲层
52 厚度
60 电接触
70 第一材料
72 第二材料
80 离子
82 注入方向
84 冲击部
86 传播方向

Claims (18)

1.用于将离子(80)受控注入本体(20)中的衬底(10)，所述衬底(10)包括由晶体第一材料(70)组成的所述本体(20)，所述本体(20)包括注入部(28)和表面(22)，其中所述注入部(28)位于所述本体(20)内部，并且沿着注入方向(82)在所述本体(20)的所述表面(22)上的注入区域(24)下方的注入深度(26)处，
其特征在于，所述衬底(10)还包括由所述第一材料(70)组成的导柱(30)，所述导柱(30)位于所述注入区域(24)处并沿所述注入方向(82)的反方向延伸而远离所述本体(20)的所述表面(22)，并且其中所述导柱(30)被由第二材料(72)组成的缓冲层(50)以垂直于所述注入方向(82)的方式包围，所述缓冲层(50)覆盖所述本体(20)的所述表面(22)和所述导柱的侧面(32)，并且
其中，至少一个电接触(60)连接到所述本体(20)以记录将离子(80)注入所述注入部(28)中。
2.根据权利要求1的衬底(10)，其特征在于，所述导柱(30)的辐照表面(36)未被所述缓冲层(50)覆盖，所述辐照表面(36)位于所述导柱(30)关于所述注入方向(82)与所述本体(20)相对的端部(34)处。
3.根据权利要求1所述的衬底(10)，其特征在于，所述本体(20)中所述第一材料(70)的晶体结构在所述导柱中延续。
4.根据权利要求1所述的衬底(10)，其特征在于，所述衬底(10)包括相对于多个注入部(28)相应地布置的多个导柱(30)。
5.根据权利要求1所述的衬底(10)，其特征在于，所述第一材料(70)不同于所述第二材料(72)。
6.根据权利要求1所述的衬底(10)，其特征在于，所述第一材料(70)是晶体半导体。
7.根据权利要求1所述的衬底(10)，其特征在于，所述第二材料(72)是非晶体材料。
8.根据权利要求1所述的衬底(10)，其特征在于，所述注入区域(24)的覆盖面积小于1×1μm2。
9.根据权利要求1所述的衬底(10)，其特征在于，所述导柱(30)垂直于所述注入方向(82)的截面大于所述注入区域(24)。
10.根据权利要求1所述的衬底(10)，其特征在于，所述导柱(30)的轴线(38)与所述注入方向(82)共线。
11.根据权利要求1所述的衬底(10)，其特征在于，选择所述导柱(30)沿所述注入方向(82)的高度(40)以适应以下至少一项：
——第一材料(70)；
——注入深度(26)；
——第二材料(72)；
——待注入的所述离子(80)的材料；
——待注入的所述离子(80)的动能；
——待注入的所述离子(80)的电荷状态；
——待注入的所述离子(80)与所述第一材料和/或所述第二材料(72)的质量比。
12.根据权利要求1所述的衬底(10)，其特征在于，至少一个离子(80)沿着所述注入方向(82)通过所述导柱(30)注入所述注入部(28)。
13.根据权利要求12所述的衬底(10)，其特征在于，从所述本体(20)的所述表面(22)去除所述导柱(30)和/或所述缓冲层(50)。
14.制备用于将离子(80)受控注入本体(20)中的衬底(10)的方法，所述衬底(10)包括由晶体第一材料(70)组成的所述本体(20)，所述本体(20)包括注入部(28)和表面(22)，其中所述注入部(28)位于所述本体(20)内，并且沿注入方向(82)在所述本体(20)的所述表面(22)上注入区域(24)下方的注入深度(26)处，其特征在于，所述方法包括以下步骤：
a)提供由所述第一材料(70)组成的所述本体(20)；
b)通过蚀刻工艺形成所述第一材料(70)的导柱(30)，所述导柱(30)位于由所述第一材料(70)组成的所述本体(20)的所述表面(22)上的所述注入区域(24)处，并沿所述注入方向(82)的反方向延伸而远离所述本体(20)的所述表面(22)；以及
c)由第二材料(72)组成的缓冲层(50)以垂直于所述注入方向(82)的方式包围所述第一材料(70)的所述导柱(30)，所述缓冲层(50)覆盖所述本体(20)的所述表面(22)和所述导柱的侧面(32)。
15.根据权利要求14所述的方法，其特征在于，在步骤c)之后进行另外的步骤d)，其中步骤d)包括将至少一个离子(80)沿着所述注入方向(82)通过所述导柱(30)注入所述衬底(10)中的所述注入部(28)。
16.制备用于将离子(80)受控注入本体(20)中的衬底(10)的方法，所述衬底(10)包括由晶体第一材料(70)组成的所述本体(20)，所述本体(20)包括注入部(28)和表面(22)，其中所述注入部(28)位于所述本体(20)内，并且沿注入方向(82)在所述本体(20)的所述表面(22)上注入区域(24)下方的注入深度(26)处，其特征在于，所述方法包括以下步骤：
a)提供由所述第一材料(70)组成的所述本体(20)；
b)通过蚀刻工艺形成所述第一材料(70)的导柱(30)，所述导柱(30)位于由所述第一材料(70)组成的所述本体(20)的所述表面(22)上的所述注入区域(24)处，并沿所述注入方向(82)的反方向延伸而远离所述本体(20)的所述表面(22)；
c)由第二材料(72)组成的缓冲层(50)以垂直于所述注入方向(82)的方式包围所述第一材料(70)的所述导柱(30)，所述缓冲层(50)覆盖所述本体(20)的所述表面(22)和所述导柱的侧面(32)；
d)将至少一个离子(80)沿着所述注入方向(82)通过所述导柱(30)注入所述衬底(10)中的所述注入部(28)；以及
e)去除所述缓冲层(50)和所述导柱。
17.根据权利要求16所述的方法，其特征在于，步骤d)包括将所述衬底(10)冷却至至少77K的温度。
18.根据权利要求16所述的方法，其特征在于，步骤d)包括记录将所述离子(80)注入所述注入部(28)中。
CN202080008489.0A 2019-01-08 2020-01-08 用于离子受控注入的衬底和制备用于离子受控注入的衬底的方法 Active CN113557593B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019100312.1A DE102019100312A1 (de) 2019-01-08 2019-01-08 Substrat für eine kontrollierte lonenimplantation und Verfahren zur Herstellung eines Substrats für eine kontrollierte lonenimplantation
DE102019100312.1 2019-01-08
PCT/IB2020/020004 WO2020144543A1 (en) 2019-01-08 2020-01-08 Substrate for controlled implantation of ions and method of preparing substrate for controlled implantation of ions

Publications (2)

Publication Number Publication Date
CN113557593A CN113557593A (zh) 2021-10-26
CN113557593B true CN113557593B (zh) 2024-06-04

Family

ID=71104111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080008489.0A Active CN113557593B (zh) 2019-01-08 2020-01-08 用于离子受控注入的衬底和制备用于离子受控注入的衬底的方法

Country Status (7)

Country Link
US (1) US11798987B2 (zh)
EP (1) EP3891782A4 (zh)
JP (1) JP2022517876A (zh)
KR (1) KR20210113321A (zh)
CN (1) CN113557593B (zh)
DE (1) DE102019100312A1 (zh)
WO (1) WO2020144543A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142911A (ja) * 1984-08-06 1986-03-01 Nec Corp イオン注入による導電層形成方法
CN102308382A (zh) * 2009-02-10 2012-01-04 硅绝缘体技术有限公司 制造孔层的方法
CN103779391A (zh) * 2011-08-23 2014-05-07 广东中显科技有限公司 一种具有搭桥晶粒结构的多晶硅薄膜及其制备方法
CN108666210A (zh) * 2017-03-31 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224733A (en) * 1977-10-11 1980-09-30 Fujitsu Limited Ion implantation method
SE0104164L (sv) * 2001-12-11 2003-06-12 Ericsson Telefon Ab L M Högspännings-mos-transistor
AU2005242730B2 (en) 2004-05-18 2011-11-17 Newsouth Innovations Pty Limited Implanted counted dopant ions
US7344963B2 (en) 2005-05-27 2008-03-18 United Microelectronics Corp. Method of reducing charging damage to integrated circuits during semiconductor manufacturing
US20080073570A1 (en) 2006-07-10 2008-03-27 Yu-Hsien Chen Method of repeatedly using a control wafer to monitor treatments
US9007089B2 (en) 2012-10-21 2015-04-14 Ememory Technology Inc. Integrated circuit design protecting device and method thereof
US9514916B2 (en) * 2013-03-15 2016-12-06 Varian Semiconductor Equipment Associates, Inc. Wafer platen thermosyphon cooling system
CN105206510A (zh) 2015-10-14 2015-12-30 上海华力微电子有限公司 小线宽超高离子注入阻挡层工艺方法
JP6594261B2 (ja) * 2016-05-24 2019-10-23 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142911A (ja) * 1984-08-06 1986-03-01 Nec Corp イオン注入による導電層形成方法
CN102308382A (zh) * 2009-02-10 2012-01-04 硅绝缘体技术有限公司 制造孔层的方法
CN103779391A (zh) * 2011-08-23 2014-05-07 广东中显科技有限公司 一种具有搭桥晶粒结构的多晶硅薄膜及其制备方法
CN108666210A (zh) * 2017-03-31 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
DE102019100312A1 (de) 2020-07-09
CN113557593A (zh) 2021-10-26
US20220069080A1 (en) 2022-03-03
US11798987B2 (en) 2023-10-24
EP3891782A1 (en) 2021-10-13
EP3891782A4 (en) 2022-08-24
KR20210113321A (ko) 2021-09-15
WO2020144543A1 (en) 2020-07-16
JP2022517876A (ja) 2022-03-10

Similar Documents

Publication Publication Date Title
JP3851744B2 (ja) 半導体装置の製造方法
TWI544521B (zh) 半導體裝置之製造方法
CN109155228A (zh) 用于生产晶片的离子注入系统的能量过滤元件
KR20180087425A (ko) Ｄｒａｍ 디바이스에 대한 비-균일 게이트 산화물 두께
CN104106123A (zh) 用于减少能量杂质的束线配置
CN103370769B (zh) 用于太阳能电池制造中的固相外延再生长的直流离子注入
KR100196488B1 (ko) 실리콘내에 n-형 또는 p-형 확산을 억제하기 위해 게르마늄의 전자 특성을 적용하는 방법
CN113557593B (zh) 用于离子受控注入的衬底和制备用于离子受控注入的衬底的方法
EP2689473B1 (en) Photovoltaic converter with improved emitter structure based on silicon components and a method for production of the photovoltaic converter
TWI527091B (zh) 半導體裝置之製造方法
Mayer Use of ion implantation techniques to fabricate semiconductor nuclear particle detectors
JP4580886B2 (ja) 半導体装置の製造方法
MAYER et al. Ion implantation in semiconductors
Raineri et al. Channeling implants in silicon crystals
Ohdomari Single-ion irradiation: physics, technology and applications
Sultan Development of small-pitch, thin 3D sensors for pixel detector upgrades at HL-LHC
JPS5910576B2 (ja) イオン注入方法
JP7143805B2 (ja) エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法
Grob Ion implantation
JPH038323A (ja) イオン注入方法およびイオン注入装置
KR100628348B1 (ko) 반도체 기판으로 이온을 주입하는 방법
Contarato Silicon detectors for particle tracking at future high-energy physics experiments
Lever et al. Crystallographic aspects of low energy boron implantation into silicon
Bouterfa Ultra-Thin Silicon Strip Detector for Protontherapy Beam Monitoring
Tamura et al. Two‐dimensional distributions of secondary defects in focused ion beam implantation into Si

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant