JP2022517876A - イオンの制御された注入のための基板およびイオンの制御された注入のための基板を作製する方法 - Google Patents

イオンの制御された注入のための基板およびイオンの制御された注入のための基板を作製する方法 Download PDF

Info

Publication number
JP2022517876A
JP2022517876A JP2021562194A JP2021562194A JP2022517876A JP 2022517876 A JP2022517876 A JP 2022517876A JP 2021562194 A JP2021562194 A JP 2021562194A JP 2021562194 A JP2021562194 A JP 2021562194A JP 2022517876 A JP2022517876 A JP 2022517876A
Authority
JP
Japan
Prior art keywords
injection
bulk
substrate
ions
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021562194A
Other languages
English (en)
Inventor
レンジロー，イヴォ
チョウ，シャン－チェン
カープツォーフ，ディミトレ
Original Assignee
パーカン ナノテク カンパニー，リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パーカン ナノテク カンパニー，リミテッド filed Critical パーカン ナノテク カンパニー，リミテッド
Publication of JP2022517876A publication Critical patent/JP2022517876A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L2021/26573—Bombardment with radiation with high-energy radiation producing ion implantation in diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】最先端技術の前述の欠点を有さないイオンの制御された注入のための基板および方法を提供する。【解決手段】バルク（２０）内へのイオン（８０）の制御された注入のための基板（１０）および基板（１０）を作製する方法が提供される。基板（１０）は、結晶性の第１の材料（７０）から構成されたバルク（２０）を含む。バルク（２０）は、注入領域（２８）および表面（２２）を含み、注入領域（２８）は、バルク（２０）内に、注入方向（８２）に沿って、バルク（２０）の表面（２２）上の注入区域（２４）の下の注入深さ（２６）に位置付けられる。【選択図】図２

Description

本発明は、バルク内へのイオンの制御された注入のための基板に関し、基板は、結晶性の第１の材料から構成されたバルクを備え、バルクは、注入領域および表面を備え、注入領域は、バルク内で、注入方向に沿って、バルクの表面上の注入区域よりも下の注入深さに位置付けられている。さらに、本発明は、バルク内へのイオンの制御された注入のための基板、好ましくは前述の基板を作製するための方法に関し、基板は、結晶性の第１の材料から構成されたバルクを備え、バルクは、注入領域および表面を備え、注入領域は、バルク内で、注入方向に沿って、バルクの表面上の注入区域よりも下の注入深さに位置付けられている。
イオンの注入は、例えば半導体をドープするための既知の手順である。特に、単一のイオンの注入は、シリコンでの大規模量子処理のための単一のドナーの量子ビットを作成する主な候補のうちの１つである。残念ながら、結晶性および非晶質媒体における粒子の３Ｄ伝搬の統計的性質に起因して、静止している粒子の最終的な位置は横方向によく変位する可能性がある。したがって、注入されたイオン、特に注入された単一のイオンの正確な衝突位置決めを達成することは困難であり、したがって、そのような単一のイオン注入の正味の効果を減少させる。さらによく知られているように、結晶性材料は開いたチャネルおよび平面を呈し、それに沿って、粒子、特に注入されたイオンは、チャネルの方位に応じて横方向だけでなく深さまでさらに伝搬することができる。
上記を考慮して、本発明の目的は、最先端技術の前述の欠点を有さないイオンの制御された注入のための基板および方法を提供することである。特に本発明の目的は、バルク内へのイオンの制御された注入のための基板および方法を提供することであり、これにより、簡単で、費用効果が高く、特に再現可能な方法で、バルク内の注入されたイオンの正確な局在化が可能になる。
この目的は、特許請求の範囲によって満たされる。特に、この目的は、請求項１によるバルク内へのイオンの制御された注入のための基板、および請求項１５によるバルク内へのイオンの制御された注入のための基板を作製するための方法によって満たされる。従属請求項は、本発明の好ましい実施形態を説明している。本発明の第１の態様による基板に関して説明された詳細および利点はまた、技術的意味がある場合、本発明の第２の態様による方法に言及され、逆もまた同様である。
本発明の第１の態様によれば、目的は、バルク内へのイオンの制御された注入のための基板によって満たされ、基板が、結晶性の第１の材料から構成されたバルクを備え、バルクが、注入領域および表面を備え、注入領域が、バルク内で、注入方向に沿って、バルクの表面上の注入区域よりも下の注入深さに位置付けられている。本発明による基板は、基板が、注入区域に位置付けられ、バルクの表面から離れる方向に注入方向とは反対側に延びている、第１の材料から構成されたピラーをさらに備え、ピラーが、第２の材料から構成された緩衝層によって注入方向に対して垂直方向に包囲されており、緩衝層が、バルクの表面およびピラーの側面を覆っていることを特徴とする。
本発明による基板は、主要素として、結晶性の第１の材料から構成されるバルクを含む。このバルク内に、注入領域が画定され、その後の注入手順では、注入領域の上にイオンが注入されることになる。注入されるイオンの注入方向に関して、注入区域は、バルクの表面上に画定される。言い換えれば、注入手順中に、イオンは、バルクの表面の注入区域を通ってバルクに入り、バルクの結晶性の第１の材料を通って伝搬し、すべてがうまくいけば注入領域内で静止するようになる。
注入領域内へのイオンの上記の注入を確実にするために、本発明による基板は、特別な特徴部を備える。第１に、基板は、バルクに加えてピラーをさらに備え、ピラーも第１の材料から構成されている。このピラーは、バルクの表面に位置付けられ、注入区域に位置付けられ、バルクの表面から離れる方向に注入方向とは反対側に延びている。ピラーに加えて、緩衝層もバルクの表面に含まれ、バルクの表面およびピラーの側面を本質的に覆っている。言い換えれば、ピラーは、注入方向に対して垂直な緩衝層によって包囲され、好ましくは、緩衝層は、ピラーの側面に直接接触している。好ましくは、緩衝層は、例えば電気接点、支持構造、および同様の物品のように、ピラーおよび追加の要素を含まないバルクの表面全体を覆っている。
ピラーが注入方向に沿って延びているので、注入領域に注入されるイオンは、バルクの表面にある注入区域に到達するために、注入方向に沿ってピラー全体を伝搬しなければならず、さらに、バルクに入り、注入領域内の意図された静止位置に伝搬しなければならない。ピラーは第１の結晶性材料も含むので、ピラーは自動的にバルクの結晶構造と同様の結晶構造を含む。これは、そのような結晶性材料が開いたチャネルおよび平面を含み、それに沿って、粒子、特にイオンは、チャネル方位に依存して横方向だけでなく深さ方向にもさらに伝搬することを意味する。本質的に、これらのイオンのほとんど、好ましくは注入方向に沿ってピラー全体を通って伝搬するすべてのイオンは、そのような結晶チャネルおよび／または結晶平面に沿った十分にチャネリングされたイオンである。ピラーおよびバルクは同じ結晶性の第１の材料から構成されているので、この結晶チャネルおよび／または平面もまた、ピラーとバルクとの両方にそれぞれ同じように存在することができる。したがって、ピラー内のこれらのチャネリングされたイオンは、注入方向に沿って結晶チャネルおよび／または平面内でチャネリングされた、チャネリングイオンとしてもバルク内でそれらの伝搬を続けることができる。ピラーおよびバルクの材料を通過すると、イオンは運動エネルギーを失い、伝搬の後期段階で、すなわち、それらの運動エネルギーのほとんどを失ったときに、イオンは、それぞれのチャネルおよび／または平面を離れ、チャネルおよび／または平面の近くで完全に阻止されることになる。したがって、バルク内の注入領域内へのイオンの注入にピラーを使用することにより、高い横方向の位置精度を達成することができる。注入深さは、注入されるイオンの相応に適合された運動エネルギーによって制御することができる。したがって、バルク内の指定された注入領域内へのイオンの制御された注入を達成することができる。
上記の段落では、イオンのみが説明されており、イオンは、注入方向に沿ってピラーおよびバルクを通ってチャネリングされた方法で進む。それにもかかわらず、ピラーに入るときに注入方向とは異なるイオンの伝搬方向も可能である。例えば、イオンは、ピラーの第１の材料の原子上でランダムな方向に散乱するだけでもよい。追加的に、イオンは、注入方向に対して整列されていない結晶チャネルおよび／または平面に入る可能性もある。これらすべての場合において、イオンは注入方向から離れる方向に散乱し、遅かれ早かれその側面を通ってピラーを離れることになる。言い換えると、これらのイオンは、第２の材料から構成された緩衝層に入る。好ましくは、これらのイオンは、その後、バルクに到達する前に、緩衝層内で阻止される。
要約すると、本発明による基板を使用して、バルクの上にピラー構造を備え、ピラーをバルクと同じ結晶性の第１の材料から構成され、第２の材料から構成された緩衝層によって包囲することによって、バルクへ内へのイオンの注入を改善することができる。ピラーは、所望の注入方向に沿って延び、好ましくは、ピラー全体を通ってチャネリングされたイオンのみがバルクに入り、さらに注入領域内に伝搬することになる。注入方向から離れる方向に散乱した他のすべてのイオンは、ピラーの側面を通って緩衝層に入り、緩衝層内で阻止される。言い換えると、これらの散乱イオンはバルクに到達しないため、バルク内に注入されない。したがって、バルク内の注入領域へのイオンの制御された注入は、高い横方向の位置精度で提供することができる。
さらに、本発明による基板は、ピラーの照射面が、緩衝層によって覆われておらず、照射面が、注入領域に関して、バルクとは反対側のピラーの端部に位置付けられており、好ましくは、照射面が、緩衝層から離間配置されており、任意選択で、注入方向に沿ったピラーの高さが、注入方向に沿って測定された緩衝層の厚さと少なくとも同じサイズのものであることを特徴とし得る。このようにして、第１の材料のみが注入方向に沿った所望の注入経路に提供されることを確実にすることができる。注入されるイオンが、結晶性の第１の材料以外の材料、特に第２の材料と相互作用することを避けることができる。緩衝層から照射面を離間配置することによって、緩衝層の第２の材料が照射面に到達しないことを確実にすることができる。注入方向に沿ったピラーの高さが、注入方向に沿った緩衝層の厚さと少なくとも同じサイズのものである実施形態では、緩衝層によって覆われていない自由な照射面を特に容易に提供することができる。
好ましくは、本発明による基板は、バルク中の第１の材料の結晶構造がピラー内に続くことを特徴とすることができる。言い換えれば、ピラーの結晶構造と、バルクの表面上の注入区域に位置付けられているピラーの基部にあるバルクの結晶構造との間の結晶構造のジャンプはない。特に、ピラーに、好ましくは注入方向に沿って存在する結晶チャネルおよび／または平面は、バルクのジャンプおよび／または中断を伴わずに続いている。したがって、ピラー内のそのような結晶チャネルおよび／または平面に沿ってチャネリングされた注入イオンは、バルクにスムーズに入り、注入領域内に十分にチャネリングされたバルクを通ってそれらの伝搬を続けることができる。
さらに、本発明による基板は、基板が、複数の注入領域に関して相応に配置された複数のピラー、特に同一のピラーを備え、好ましくは、複数のピラーがアレイに配列されており、任意選択で、複数のピラーの各ピラーの高さが同じであることを特徴とされ得る。複数のピラーを使用して、いくつかの場所における、特にいくつかの注入領域へのイオンの注入を提供することができ、それらの各１つが高い横方向の位置精度を有する。上記のすべての利点は、複数のピラーのこれらのピラーのうちの１つを通じて、各単一の注入イベントに対して提供することができる。ピラーのアレイは、好ましくは、ラインおよび／または列に繰り返し配列されたピラーおよび／または注入領域を備えることができる。そのようなピラーのアレイおよび注入領域は、後で分離することができる。すべてのピラーが同じ高さのものである場合、本発明による基板の製造を簡略化することができる。
追加的に、本発明による基板は、第１の材料が第２の材料とは異なることを特徴とすることができる。これにより、特に２つの材料を所望の注入反応により良好に適合させることができる。第１の材料は、イオンがその後に注入される材料、例えば、結晶性半導体である。第２の材料は、使用されるイオンに対する阻止能に応じて選択することができ、ピラーから散乱したすべてのイオンを緩衝層内で確実に阻止することができる。
特に、本発明による基板は、第１の材料が結晶性半導体、好ましくはシリコンまたはダイヤモンドライクカーボンであることを特徴とすることができる。上記の本発明による基板を使用すると、特に注入された単一のイオンの高い横方向の位置精度で、単一のイオンの注入も達成することができる。したがって、量子ビットの製造を提供するか、または少なくとも大幅に改善することができる。
さらに、本発明による基板は、第２の材料が非晶質材料、特に酸化物または窒化物、好ましくは第１の材料の多結晶バージョンであることを特徴とすることができる。このような非晶質材料は、緩衝層内に散乱したイオンに対して特に高い阻止能を有する。特に、非晶質材料は、遠くまで到達する結晶チャネルおよび／または平面を含まず、したがって、注入方向とは異なる方向を有するピラー内のそのような結晶チャネルおよび／または平面に沿って進むイオンは、非晶質材料から緩衝層に入り、容易かつ効果的に阻止される。酸化物または窒化物、好ましくは第１の材料の多結晶バージョンは、特に容易に取り扱うことができ、バルクの表面の上で成長させることができる。
さらに、本発明による基板は、注入区域が１×１μｍ２未満、特に１００×１００ｎｍ２未満、好ましくは７×７ｎｍ２を覆うことを特徴とすることができる。小さな注入区域は、比較的小さな区域に複数の注入領域を配置することを可能にし、注入区域が小さいほど、単位面積あたりにより多くの注入領域が可能になる。したがって、注入されたイオンで製造された構造の小型化を改善することができる。
追加的に、本発明による基板は、注入方向に対して垂直なピラーの断面が注入区域よりも大きく、特に注入領域の２倍の大きさ、好ましくは注入区域の１０倍の大きさであることを特徴とすることができる。注入区域よりも大きい注入方向に対して垂直なピラーの断面により、ピラーによる注入区域の完全な被覆を容易に提供することができる。注入プロセス中にピラーを見逃し、したがって上記のすべての利点を失う可能性を最小化することができる。
好ましくは、本発明による基板は、ピラーの軸が注入方向に対して同一直線上にあるか、または少なくとも本質的に同一直線上にあることを特徴とすることができる。言い換えれば、ピラーは注入方向の中心にある。このようにして、イオンがピラー全体を通って進んで、バルクの表面上の注入区域とそれに続くバルク内の注入領域に到達しなければいけないことを保証することができる。
さらに、本発明による基板は、注入方向に沿ったピラーの高さが、以下の項目：
－第１の材料
－注入深さ
－第２の材料
－注入されるイオンの材料
－注入されるイオンの運動エネルギー
－注入されるイオンの電荷状態
－第１および／または第２の材料に注入されるイオンの質量比、のうちの少なくとも１つに適合されるように選択されることを特徴とすることができる。
要約すると、注入方向に沿ったピラーの高さは、好ましくは、注入方向に沿ったピラー全体を通る伝搬が、ピラー内のそれぞれの結晶チャネルおよび／または平面が、伝搬したイオンによって使用される確率が高く、注入方向から離れる方向に散乱した他のすべてのイオンが、ピラーを、その側面を通って第２の材料から作られた緩衝層内に出て、緩衝層内で阻止されるように選択される。
第１の材料が、注入されるイオンに対して高い阻止能を有する場合、第１の材料の阻止能がより低い場合のように、より低いピラーの高さが選択される。代替的に、注入されるイオンのエネルギーは、ピラーまたは注入されるイオンの高さ、または基板の特徴に応じて増加または低減させることができる。
同じことが、注入されるそれぞれのイオンにおける第２の材料の阻止能にも当てはまり、第２の材料の阻止能が高ければ、ピラーの高さをより小さくすることができ、阻止能が低ければ、ピラーのより高い高さおよび緩衝層のそれぞれのより大きい厚さを要求される。
注入されるイオンの質量および運動エネルギーに関しては、大きい質量および高い運動エネルギーにより、注入されるイオンが第１の材料内でさらに伝搬することができ、したがって、ピラーの高さをより大きくすることができ、質量が小さく、および／または運動エネルギーが低いイオンは、ピラーの高さをより短くすることが要求される。
注入されるイオンの電荷状態は阻止能に直接影響するため、注入されるイオンの高電荷状態はピラーの高さをより低くすることで適合することができ、電荷状態がより低いとピラーの高さをより高くすることができる。第１および／または第２の材料に注入されるイオンの質量比に関して、この質量比がより大きければ、ピラーの高さをより大きくし、より小さければ、使用され得るピラーの高さをより短くすることができる。
さらに、本発明による基板は、少なくとも１つの電気接点がバルクに接続されて、注入領域内へのイオンの注入を位置合わせすることを特徴とすることができる。イオンの注入のそのような位置合わせは、本質的に、バルクの注入領域内への単一のイオンの注入を可能にすることができる。そのような単一のイオンは、本発明による基板内のどこでも阻止することができ、少なくとも１つの電気接点を提供することにより、注入領域内の正しい注入の位置合わせが可能になる。好ましくは、３つの電気接点を使用して、監視された注入領域へのイオンの注入を位置合わせする。正しい注入のそのような位置合わせの後、特に確率論的アプローチに依存する必要を伴わず、注入手順を阻止することができる。
本発明による基板の好ましい実施形態によれば、基板は、少なくとも１つのイオン、好ましくは単一のイオンが、注入方向に沿ってピラーを通って注入領域内に注入されることを特徴とすることができる。言い換えれば、これはイオンの注入領域内への制御された注入である。特に、注入領域内への単一のイオンの注入を提供することができる。
さらに、本発明による基板は、ピラーおよび／または緩衝層がバルクの表面から除去されるという点で改善することができる。言い換えれば、正確に画定された注入領域に制御された注入イオンを有するバルクのみが、本発明による基板のこの実施形態に存在する。特に、横方向の位置精度が高い単一のイオンが注入されたバルクを提供することができる。
本発明の第２の態様によれば、目的は、バルクへのイオンの制御された注入のための基板、好ましくは本発明の第１の態様による基板を作製する方法によって解決され、基板は、結晶性の第１の材料から構成されたバルクを含み、バルクは、注入領域および表面を含み、注入領域は、バルク内で、注入方向に沿って、バルクの表面上の注入区域よりも下の注入深さに位置付けられている。本発明の第２の態様による方法は、以下のステップ：
ａ）第１の材料から構成されたバルクを提供することと、
ｂ）ステップａ）において提供されたバルクの表面上の注入区域に位置付けられ、バルクの表面から離れる方向に注入方向とは反対側に延びる第１の材料のピラーを形成することと、
ｃ）ステップｂ）において提供されたピラーを、第２の材料から構成された緩衝層によって注入方向に対して垂直方向に包囲することであって、緩衝層が、バルクの表面およびピラーの側面を本質的に覆っているように、包囲することと、を特徴とする。
本発明の第２の態様による基板を作製するための方法は、好ましくは、本発明の第１の態様による基板を作製および提供するために使用することができる。したがって、本発明の第１の態様による基板に関して説明されたすべての利点は、本発明の第２の態様によるバルク内へのイオンの制御された注入のための基板を作製するための方法によっても提供することができる。
本発明による方法の第１のステップａ）において、第１の材料から構成されるバルクが提供される。バルクは、特に、本発明による方法によって作製された基板の一部であり、この方法では、その後、イオンが注入される。したがって、バルク内に少なくとも１つの注入領域が画定され、バルクの表面上に、注入領域の上の注入方向に関して、注入区域が位置付けられる。
本発明による方法の第２のステップｂ）において、ピラーは、この注入区域上に形成される。このピラーは、バルクと同一の第１の材料から構成されており、好ましくは、バルクの結晶構造がピラー内に続いている。バルクは、バルクの表面上の注入区域に位置付けられ、バルクの表面から離れる方向に所望の注入方向とは反対側に延びている。
本発明による方法の最後のステップｃ）において、ステップｂ）において形成されたピラーは、緩衝層によって注入方向に対して垂直方向に包囲されている。この緩衝層は、本質的にバルクの表面およびピラーの側面を覆っている。緩衝層は、第２の材料、好ましくは第１の材料とは異なる第２の材料から構成されている。
要約すると、バルクへのイオンの制御された注入のための基板を作製するための方法は、高い横方向の位置精度で注入領域内へのイオンの注入を可能にする基板を提供することができる。本質的に、イオンはピラーを通じてバルクに注入され、最終的に注入領域内に注入され得、ピラーの注入方向から離れる方向に散乱したイオンは、ピラーの側面を通ってピラーから出て緩衝層内に入り、その後緩衝層内で阻止される。好ましくは、十分にチャネリングされたイオン、特に結晶チャネルおよび／または平面によって誘導されるイオンのみが、注入方向に沿ってピラーを通って伝搬し、注入区域においてバルクに入り、注入領域に到達するまでさらに進む。注入されるイオンの運動エネルギーは、注入深さ、つまり表面と注入領域との間の距離が順守できるように選択することができる。
追加的に、上記のすべてのステップおよび利点は、バルク内の複数の注入領域についても達成することができ、本発明による方法のステップｂ）において、これらの注入領域の各々について、それぞれのピラーがバルクの表面上のそれぞれの注入区域に形成される。
さらに、本発明による方法は、ステップｂ）がピラーを形成するためのエッチングプロセスを含むことによって改善することができる。エッチングプロセスは、バルク、特に結晶性半導体で作られたバルクの表面に構造を形成するための特に簡単な方法である。さらに、バルク材料からピラーをエッチングすることにより、バルクの結晶構造がピラー内で継続することを容易に保証することができる。
好ましくは、本発明による方法は、ステップｃ）の後、追加のステップｄ）が実行され、ステップｄ）が、少なくとも１つのイオンを、基板内に注入方向に沿ってピラーを通じて注入領域内への注入を含むことを特徴とすることができる。上記の利点、特に本発明の第１の態様による基板の利点を参照すると、注入方向に沿ったピラーを通じたそのような注入は、バルクへのイオンの特に制御された注入を可能にする。特に結晶チャネルおよび／または平面に沿って誘導される、完全なピラーを通って伝搬するイオンのみが、バルクに到達し、続いてバルク内の注入領域に到達することができる。また、単一のイオンの注入を提供することもできる。注入方向から離れる方向にピラー内に散乱された他のすべてのイオンは、ピラーの側面を通って緩衝層に入り、緩衝層内で阻止される。
本発明による方法は、ステップｄ）の後に追加のステップｅ）が実行され、ステップｅ）が緩衝層およびピラーを除去することを含むことによってさらに改善することができる。結果として、制御された注入イオン、特に単一のイオンを有するバルクを提供することができる。注入方向から離れる方向に散乱し、緩衝層内で阻止されたすべてのイオンが除去される。好ましくは、本発明による方法のステップｅ）を実行した後、注入領域内の注入されたイオン、特に単一のイオンのみがバルク内に残る。
本発明による方法の別の改善では、この方法は、ステップｄ）が少なくとも７７°Ｋ、好ましくは少なくとも４°Ｋの温度への基板の冷却を含むことを特徴とすることができる。イオンの注入中に基板の温度を下げることによって、バルクの第１の材料の原子の内部運動が低減される。このようにして、注入領域に到達するイオンの数を増加させることができる。言い換えれば、注入領域への単一のイオンの注入が成功する確率を改善させることができる。
さらに、本発明による方法は、ステップｄ）によって、イオンの、好ましくは単一のイオンの、注入領域への注入を位置合わせすることを含むことによって改善することができる。注入領域内へのイオンの正常な注入のそのような位置合わせにより、注入領域内へのイオンの正常な注入の後、注入手順を阻止することができる。特に、注入領域内への単一のイオンの注入も位置合わせすることができる。したがって、量子ビットの生成を改善することができる。
本発明は、添付の図面に示される例示された実施形態を参照して、以下でさらに説明される。
バルク内へのイオンの注入。 本発明による基板。 本発明による基板の別の実施形態。 異なる注入反応。 注入反応の３Ｄ投影図。 シミュレーションされた注入反応の比較。 イオンの注入の位置合わせ。 注入反応に対する温度の影響。
同じ機能の要素は、同じ参照記号で図全体に指定されている。以下では、構成要素の方向を考慮して行われる任意の記述は、図面に示された位置を基準にして行われており、実際の位置では当然異なる可能性がある。添付の図面の説明は、詳細の説明のみを目的としている。本発明の各態様および図の特定の特徴は、技術的な意味がある場合、互いに組み合わせることができる。
図１は、イオン８０のバルク２０への直接の注入反応を示している。イオン８０は、注入方向８２に沿って、バルク２２の表面２２の注入区域２４に直接衝突する。バルク２０に入った直後、特に衝突領域８４において、イオン８０は、バルク２０の材料と相互作用し、異なる伝搬方向８６に散乱され得る。イオン８０のごく一部のみが、バルク２０内で、注入領域２８に向かう所望の注入方向８２に沿って伝搬することがはっきりと分かる。特に、バルク２０が結晶性材料から作られている場合、イオン８０は、結晶チャネルおよび／または平面に入り、バルク２０内で、特に横方向にも遠くまで進むことができる。したがって、注入されたイオン８０の横方向の広がりは、図１に示されるような大きさになり得る。
図２には、本発明による基板１０、特に本発明による方法によって作製された基板１０が示されている。基板１０の底部にも、第１の材料７０から構成されるバルク２０が位置付けられている。バルク２０の表面２２の上部に、本発明による基板１０の２つの追加の要素が提供される。好ましくは、注入されるイオン８０の注入方向８２と同一直線上に、ピラー３０は、注入区域２４の上部に配置され、バルク２０の表面２２から離れる方向に注入方向８２とは反対側に延びる。ピラー３０は、第１の材料７０から構成され、好ましくは、エッチングプロセスを使用してバルク２０の材料から形成することができる。ピラー３０の側面３２を包囲し、バルク２０の表面２２を本質的に覆うことにより、第２の材料７２から構成される緩衝層５０が提供される。
好ましくは、第１の材料７０および第２の材料７２は異なる。例えば、結晶シリコンまたはダイヤモンドライクカーボンを第１の材料７０として使用することができ、酸化物または窒化物のような非晶質材料を第２の材料７２として使用することができる。
この実施形態では、ピラー３０の高さ４０が緩衝層５０の厚さ５２と等しく、注入方向８２に関してバルク２０の表面２２とは反対側のピラー３０の端部３４にある照射面３６が緩衝層５０に覆われずに留まっている。これにより、イオン８０は、注入方向８２に沿って照射面３６を介してピラー３０に入り、ピラー３０の軸３８に沿って最初の衝突領域８４を通って進み、最終的にバルク２０、およびバルク２０の表面２２よりも下の注入深さ２６に位置付けられている注入領域２８に到達する。注入区域２４の可能なサイズは、７×７ｎｍ２の小ささにすることができる。さらに、本発明による基板１０はまた、複数の注入領域２８および複数のそれぞれ配列されたピラー３０も備えることができる。追加的に、ピラー３０は、それぞれの注入区域２４よりも大きい注入方向８２に対して垂直な断面を含むことができる。
図３は、本質的に、本発明による基板１０の利点を示している。図３では、図１に既に示されているイオン８０の衝突が、本発明による基板１０の概略図に重ね合わされている。基板１０の基本要素、すなわち第１の材料７０から構成されるバルク２０、第２の材料７２から構成される緩衝層５０、また第１の材料７０から構成されるピラー３０、およびバルク２０内の注入領域２８のみが示されている。衝突領域８４が、ピラー３０の先頭に位置決めされており、ピラー３０が緩衝層５０の第２の材料７２によって包囲されていることがはっきりと分かる。
したがって、注入方向８２から離れる方向へのイオン８０の散乱は、バルク２０の表面２２のかなり上に位置付けられている。散乱イオン８０は、緩衝層５０に入り、本質的に緩衝層５０内で阻止され、この２つの図の単純な重ね合わせには示されていない。それにもかかわらず、少なくとも本質的に注入方向８２と整列している結晶チャネルおよび／または平面に沿ってチャネリングされたイオン８０のみが、バルク２０に入り、その後、注入領域２８に到達することができる。したがって、注入領域２８へのイオン８０の注入は、高い横方向の位置精度で提供され得る。
この効果は図４に示され、図中、上の行では、バルク２０に直接イオン８０を注入する５つの注入反応が、第２の行では、本発明による基板１０の一部としてのバルク２０にイオン８０を注入する５つの注入反応が示されている。第１の材料７０から構成されたバルク２０内に直接、注入方向８２に沿ってイオン８０を直接注入すると、第１の行に示すように、横方向のチャネルおよび／または平面に沿って離れる方向にイオン８０が伝搬していくことができることがはっきりと分かる。第２の列では、イオンもまた、結晶パネルおよび／または平面に沿って注入方向８２から離れる方向に伝搬し始めるが、すぐにそれらはピラー３０を離れ、第２の材料７２から構成される緩衝層５０に入る。これらのイオン８０はすべて、緩衝層５０内で阻止され、したがって、バルク２０に到達することができない。この阻止を確実にするために、ピラー３０の高さ４０を相応に選択することができる。バルク２０に到達するイオン８０は、主に結晶チャネルおよび／または平面に沿ってチャネリングされ、したがって、これらのイオン８０の横方向の広がりは明らかに低減する。
同じ効果が図５に示されている。図５のすべての部分図は、注入方向８２に沿ってバルク２０内に注入されたイオン８０の終点の広がりの三次元シミュレーションを示している。第１の行の２つの部分図は、バルク２０のみが実装されたシミュレーションに基づいており、第２の行の部分図は、本発明による基板１０について計算されたものである。第１および第２の列の部分図は、それぞれ、注入方向８２に沿って、および注入方向８２に対して垂直な図を示している。すでにこの比較は、注入反応のために本発明による基板１０を使用することによって、イオン８０の横方向の広がりが著しく低減することを示している。これは特に、本発明による基板１０において、緩衝層５０がピラー３０（図示せず）を包囲し、イオン８０をその側面３２（図示せず）を通してピラー３０を離れるのを効果的に阻止するという事実による。
追加的に、第２の列の右端の２つの部分図には、緩衝層５０を除去した後のイオン８０が、再び注入方向８２に対して垂直方向に、およびそれに沿って示されている。両方の投影図において、本発明による基板１０を使用することによって、注入方向８２に対して垂直な横方向の広がりを最小化することができることがはっきりと分かる。したがって、注入領域２８に到達するイオン８０は、高い位置精度で提供することができる。
図６は、結晶方位およびイオン８０の数が異なる場合の、注入方向８２に沿ったイオン８０の注入反応の比較を示している。各結晶方位について、１、１０、および１００個のイオン８０による注入反応がそれぞれ示されている。この場合も、第１の行は、イオン８０のバルク２０内への直接注入を示しており、第２の行は、バルク２０、ピラー３０、および緩衝層５０を含む、本発明による基板１０内へのイオン８０の注入を示している。異なる結晶方位、例えば、左側の（１００）シリコンおよび（１１０）右側のシリコンが、イオン８０に対して異なる散乱パターンを示すことがはっきりと分かる。それにもかかわらず、本発明による基板１０を使用することによって、緩衝層５０内に散乱したイオン８０は容易に阻止することができ、チャネリングされたイオン８０のみがさらに所望の方向に進み、バルク２０に入り、チャネリングされた状態で所望の注入区域２８（図示せず）に到達することができる。
図７は、本発明による基板１０の好ましい実施形態を示しており、それらの両方は、注入領域２８へのイオン８０の注入反応の位置合わせのための３つの電気接点６０を含む。この場合も、本発明による基板１０は、バルク２０、ピラー３０、およびピラー３０を包囲する緩衝層５０を備える。左側では、バルク２０は、ｎ層１２、ｐ層１４、およびｉ層１６を含み、したがって、後でＰＩＮダイオードとして使用することができる。それぞれ、右側では、バルク２０は、ｎ層１２およびｐ層１４のみを含み、したがって、ＰＮダイオードとして使用することができる。どちらの場合も、電気接点６０は、バルク２０の底部に設けられている。右側に示すＰＩＮダイオードの場合はｎ層１２およびｉ層１６に接触し、ＰＮダイオードの場合はｎ層１２およびｐ層１４に接触するように、他の接点６０が設けられている。どちらの場合も、注入方向８２に沿ったイオン８０の注入領域２８への注入は、電気接点６０によって位置合わせすることができる電気信号を作成する。したがって、特に単一のイオン８０の注入イベントの位置合わせを提供することができる。
図８には、異なる運動エネルギーを有するイオン８０、すなわち、運動エネルギーが５ｋｅＶのイオン８０および運動エネルギーが１０ｋｅＶのイオン８０について、注入反応中の温度の影響が示されている。グラフは、イオン８０が阻止される深さを示している。それぞれ使用されるピラー３０（図示せず）の高さ４０も図８に含まれており、注入自体は位置０μｍで行われている。各運動エネルギーについて、２つの異なる温度、つまり３００°Ｋの温度および４°Ｋの温度での注入反応が示されている。両方の運動エネルギーについて、バルク２０内のイオン８０の範囲（図示せず）が２つの異なる温度で類似しており、最大範囲でのより低い温度でのイオンの阻止が明らかに増強されることがはっきりと分かる。したがって、所望の注入深さ２６におけるイオンの蓄積は、低温、特に４℃でイオン８０を注入することによって増強することができる。
参照リスト
１０ 基板
１２ ｎ層
１４ ｐ層
１６ ｉ層
２０ バルク
２２ 表面
２４ 注入区域
２６ 注入深さ
２８ 注入領域
３０ ピラー
３２ 側面
３４ 端部
３６ 照射面
３８ 軸
４０ 高さ
５０ 緩衝層
５２ 厚さ
６０ 電気接点
７０ 第１の材料
７２ 第２の材料
８０ イオン
８２ 注入方向
８４ 衝突領域
８６ 伝搬方向

Claims (20)

  1. バルク（２０）内へのイオン（８０）の制御された注入のための基板（１０）であって、前記基板（１０）が、結晶性の第１の材料（７０）から構成された前記バルク（２０）を備え、前記バルク（２０）が、注入領域（２８）および表面（２２）を備え、前記注入領域（２８）が、前記バルク（２０）内で、注入方向（８２）に沿って、前記バルク（２０）の前記表面（２２）上の注入区域（２４）よりも下の注入深さ（２６）に位置付けられており、
    前記基板（１０）が、前記注入区域（２４）に位置付けられ、前記バルク（２０）の前記表面（２２）から離れる方向に前記注入方向（８２）とは反対側に延びている、前記第１の材料（７０）から構成されたピラー（３０）をさらに備え、前記ピラー（３０）が、第２の材料（７２）から構成された緩衝層（５０）によって前記注入方向（８２）に対して垂直方向に包囲されており、前記緩衝層（５０）が、前記バルク（２０）の前記表面（２２）および前記ピラーの側面（３２）を覆っていることを特徴とする、基板（１０）。
  2. 前記ピラー（３０）の照射面（３６）が、前記緩衝層（５０）によって覆われておらず、前記照射面（３６）が、前記注入方向（８２）に関して、前記バルク（２０）とは反対側の前記ピラー（３０）の端部（３４）に位置付けられており、好ましくは、前記照射面（３６）が、前記緩衝層（５０）から離間配置されており、任意選択で、前記注入方向（８２）に沿った前記ピラー（３０）の高さ（４０）が、前記注入方向（８２）に沿って測定された前記緩衝層（５０）の厚さ（５２）と少なくとも同じサイズのものであることを特徴とする、請求項１に記載の基板（１０）。
  3. 前記バルク（２０）の前記第１の材料（７０）の結晶構造が、前記ピラー内に続いていることを特徴とする、請求項１または２に記載の基板（１０）。
  4. 前記基板（１０）が、複数の注入領域（２８）に関して相応に配置された複数のピラー（３０）、特に同一のピラー（３０）を備え、好ましくは、前記複数のピラー（３０）がアレイに配列されており、任意選択で、前記複数のピラー（３０）の各ピラー（３０）の高さ（４０）が同じであることを特徴とする、請求項１～３のいずれか一項に記載の基板（１０）。
  5. 前記第１の材料（７０）が、前記第２の材料（７２）とは異なることを特徴とする、請求項１～４のいずれか一項に記載の基板（１０）。
  6. 前記第１の材料（７０）が、結晶性半導体、好ましくはシリコンまたはダイヤモンドライクカーボンであることを特徴とする、請求項１～５のいずれか一項に記載の基板（１０）。
  7. 前記第２の材料（７２）が、非晶質材料、特に酸化物または窒化物、好ましくは前記第１の材料（７０）の多結晶バージョンであることを特徴とする、請求項１～６のいずれか一項に記載の基板（１０）。
  8. 前記注入区域（２４）が、１ｘ１μｍ２未満、特に１００×１００ｎｍ２未満、好ましくは７ｘ７ｎｍ２を覆っていることを特徴とする、請求項１～７のいずれか一項に記載の基板（１０）。
  9. 前記注入方向（８２）に対して垂直な前記ピラー（３０）の断面が、前記注入区域（２４）よりも大きく、特に前記注入区域（２４）の２倍の大きさ、好ましくは前記注入区域（２４）の１０倍の大きさであることを特徴とする、請求項１～８のいずれか一項に記載の基板（１０）。
  10. 前記ピラー（３０）の軸（３８）が、前記注入方向（８２）に対して同一直線上にあるか、または少なくとも本質的に同一直線上にあることを特徴とする、請求項１～９のいずれか一項に記載の基板（１０）。
  11. 前記注入方向（８２）に沿った前記ピラー（３０）の高さ（４０）が、以下の項目：
    －第１の材料（７０）
    －注入深さ（２６）
    －第２の材料（７２）
    －注入される前記イオン（８０）の材料
    －注入される前記イオン（８０）の運動エネルギー
    －注入される前記イオン（８０）の電荷状態
    －前記第１の材料（７０）および／または前記第２の材料（７２）に注入される前記イオン（８０）の質量比、のうちの少なくとも１つに適合されるように選択されることを特徴とする、請求項１～１０のいずれか一項に記載の基板（１０）。
  12. 少なくとも１つの電気接点（６０）が、前記バルク（２０）に接続されて、前記注入領域（２８）内へのイオン（８０）の注入を位置合わせすることを特徴とする、請求項１～１１のいずれか一項に記載の基板（１０）。
  13. 少なくとも１つのイオン（８０）、好ましくは単一のイオン（８０）が、前記注入方向（８２）に沿って、前記ピラー（３０）を通って前記注入領域（２８）に注入されることを特徴とする、請求項１～１２のいずれか一項に記載の基板（１０）。
  14. 前記ピラー（３０）および／または前記緩衝層（５０）が、前記バルク（２０）の前記表面（２２）から除去されることを特徴とする、請求項１３に記載の基板（１０）。
  15. バルク（２０）内へのイオン（８０）の制御された注入のための基板（１０）、好ましくは請求項１～１４のいずれか一項に記載の基板（１０）を作製する方法であって、前記基板（１０）が、結晶性の第１の材料（７０）から構成された前記バルク（２０）を備え、前記バルク（２０）が、注入領域（２８）および表面（２２）を備え、前記注入領域（２８）が、前記バルク（２０）内で、注入方向（８２）に沿って、前記バルク（２０）の前記表面（２２）上の注入区域（２４）よりも下の注入深さ（２６）に位置付けられており、
    以下のステップ：
    ａ）前記第１の材料（７０）から構成された前記バルク（２０）を提供することと、
    ｂ）ステップａ）において提供された前記バルク（２０）の前記表面（２２）上の前記注入区域（２４）に位置付けられ、前記バルク（２０）の前記表面（２２）から離れる方向に前記注入方向（８２）とは反対側に延びる前記第１の材料（７０）のピラー（３０）を形成することと、
    ｃ）ステップｂ）において提供された前記ピラー（３０）を、第２の材料（７２）から構成された緩衝層（５０）によって前記注入方向（８２）に対して垂直方向に包囲することであって、前記緩衝層（５０）が、前記バルク（２０）の前記表面（２２）および前記ピラーの前記側面（３２）を本質的に覆っているように、包囲することと、を特徴とする、方法。
  16. ステップｂ）が、前記ピラーを形成するためのエッチングプロセスを含むことを特徴とする、請求項１５に記載の方法。
  17. ステップｃ）の後、追加のステップｄ）が実行され、ステップｄ）が、少なくとも１つのイオン（８０）を前記基板（１０）内に、前記注入方向（８２）に沿って前記ピラー（３０）を通じて前記注入領域（２８）内への注入を含むことを特徴とする、請求項１５または１６に記載の方法。
  18. ステップｄ）の後、追加のステップｅ）が実行され、ステップｅ）が、前記緩衝層（５０）および前記ピラーを除去することを含むことを特徴とする、請求項１７に記載の方法。
  19. ステップｄ）が、前記基板（１０）を少なくとも７７°Ｋ、好ましくは少なくとも４°Ｋの温度に冷却することを含むことを特徴とする、請求項１７または１８に記載の方法。
  20. ステップｄ）が、イオン（８０）、好ましくは単一のイオン（８０）の前記注入領域（２８）内への前記注入を位置合わせすることを含むことを特徴とする、請求項１７～１９のいずれか一項に記載の方法。
JP2021562194A 2019-01-08 2020-01-08 イオンの制御された注入のための基板およびイオンの制御された注入のための基板を作製する方法 Pending JP2022517876A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019100312.1A DE102019100312A1 (de) 2019-01-08 2019-01-08 Substrat für eine kontrollierte lonenimplantation und Verfahren zur Herstellung eines Substrats für eine kontrollierte lonenimplantation
DE102019100312.1 2019-01-08
PCT/IB2020/020004 WO2020144543A1 (en) 2019-01-08 2020-01-08 Substrate for controlled implantation of ions and method of preparing substrate for controlled implantation of ions

Publications (1)

Publication Number Publication Date
JP2022517876A true JP2022517876A (ja) 2022-03-10

Family

ID=71104111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021562194A Pending JP2022517876A (ja) 2019-01-08 2020-01-08 イオンの制御された注入のための基板およびイオンの制御された注入のための基板を作製する方法

Country Status (7)

Country Link
US (1) US11798987B2 (ja)
EP (1) EP3891782A4 (ja)
JP (1) JP2022517876A (ja)
KR (1) KR20210113321A (ja)
CN (1) CN113557593B (ja)
DE (1) DE102019100312A1 (ja)
WO (1) WO2020144543A1 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224733A (en) * 1977-10-11 1980-09-30 Fujitsu Limited Ion implantation method
JPS6142911A (ja) * 1984-08-06 1986-03-01 Nec Corp イオン注入による導電層形成方法
SE0104164L (sv) * 2001-12-11 2003-06-12 Ericsson Telefon Ab L M Högspännings-mos-transistor
AU2005242730B2 (en) 2004-05-18 2011-11-17 Newsouth Innovations Pty Limited Implanted counted dopant ions
US7344963B2 (en) 2005-05-27 2008-03-18 United Microelectronics Corp. Method of reducing charging damage to integrated circuits during semiconductor manufacturing
US20080073570A1 (en) 2006-07-10 2008-03-27 Yu-Hsien Chen Method of repeatedly using a control wafer to monitor treatments
FR2942073B1 (fr) * 2009-02-10 2011-04-29 Soitec Silicon On Insulator Procede de realisation d'une couche de cavites
CN102956500A (zh) * 2011-08-23 2013-03-06 广东中显科技有限公司 多晶硅薄膜晶体管的制备方法
US9007089B2 (en) 2012-10-21 2015-04-14 Ememory Technology Inc. Integrated circuit design protecting device and method thereof
US9514916B2 (en) * 2013-03-15 2016-12-06 Varian Semiconductor Equipment Associates, Inc. Wafer platen thermosyphon cooling system
CN105206510A (zh) 2015-10-14 2015-12-30 上海华力微电子有限公司 小线宽超高离子注入阻挡层工艺方法
JP6594261B2 (ja) * 2016-05-24 2019-10-23 ルネサスエレクトロニクス株式会社 半導体装置
CN108666210A (zh) 2017-03-31 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
DE102019100312A1 (de) 2020-07-09
CN113557593A (zh) 2021-10-26
US20220069080A1 (en) 2022-03-03
US11798987B2 (en) 2023-10-24
EP3891782A1 (en) 2021-10-13
EP3891782A4 (en) 2022-08-24
KR20210113321A (ko) 2021-09-15
WO2020144543A1 (en) 2020-07-16
CN113557593B (zh) 2024-06-04

Similar Documents

Publication Publication Date Title
US11910608B2 (en) Semiconductor device and method for manufacturing same
Fleetwood Radiation effects in a post-Moore world
CN104821322B (zh) 垂直存储器件
CN101952968B (zh) 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法
TWI544521B (zh) 半導體裝置之製造方法
CN104733338B (zh) 半导体器件及其制造方法
CN101794736A (zh) 制造半导体器件的方法
CN102569411A (zh) 半导体器件及其制作方法
CN107039251A (zh) 用于太阳能电池制造中的固相外延再生长的直流离子注入
US9520515B2 (en) Emitter structure based on silicon components to be used in a photovoltaic converter and a method for production of the photovoltaic device
JP2022517876A (ja) イオンの制御された注入のための基板およびイオンの制御された注入のための基板を作製する方法
TWI527091B (zh) 半導體裝置之製造方法
CN103187303A (zh) 功率半导体装置的制作方法
CN103117212B (zh) 用于复杂结构半导体器件的激光退火方法
CN103199018A (zh) 场阻断型半导体器件的制造方法和器件结构
CN105280693A (zh) 半导体装置
US20120018888A1 (en) Semiconductor devices and method of forming the same
CN102738005A (zh) 用于形成具有纳米晶体的半导体器件的方法
CN101471251A (zh) 形成量子点和使用该量子点形成栅极的方法
JP2006222444A (ja) 半導体装置の製造方法
CN105448987B (zh) 半导体器件及其制作方法
CN104465732B (zh) 一种半导体功率器件的结构
JPH0399430A (ja) 半導体装置の製造方法
CN202443972U (zh) 半导体器件
CN105448729A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20211001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240418