CN102738005A - 用于形成具有纳米晶体的半导体器件的方法 - Google Patents

用于形成具有纳米晶体的半导体器件的方法 Download PDF

Info

Publication number
CN102738005A
CN102738005A CN2012101064567A CN201210106456A CN102738005A CN 102738005 A CN102738005 A CN 102738005A CN 2012101064567 A CN2012101064567 A CN 2012101064567A CN 201210106456 A CN201210106456 A CN 201210106456A CN 102738005 A CN102738005 A CN 102738005A
Authority
CN
China
Prior art keywords
nanocrystal
insulating barrier
annealing
semiconductor device
make
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101064567A
Other languages
English (en)
Other versions
CN102738005B (zh
Inventor
姜盛泽
J·A·耶特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102738005A publication Critical patent/CN102738005A/zh
Application granted granted Critical
Publication of CN102738005B publication Critical patent/CN102738005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Abstract

本发明公开了一种用于形成具有纳米晶体的半导体器件(10)的方法。该方法包括：提供基板(12)；在基板的表面之上形成第一绝缘层(14)；在第一绝缘层上形成第一多个纳米晶体(26)；在第一多个纳米晶体之上形成第二绝缘层(28)；将第一材料注入第二绝缘层之内；以及使第一材料退火以在第二绝缘层内形成第二多个纳米晶体(34)。该方法可以用来提供具有较大纳米晶体密度的非易失性存储器的电荷存储层。

Description

用于形成具有纳米晶体的半导体器件的方法
技术领域
本公开内容一般地涉及半导体处理，并且更特别地，涉及用于形成具有纳米晶体的半导体器件的方法。
背景技术
非易失性数据存储一般应用于集成电路中。在用于非易失性数据存储的一种类型的半导体器件结构中，纳米晶体被用来存储电荷。纳米晶体的电荷俘获能力受到纳米晶体的密度、尺寸及分布的影响。较小的纳米晶体可以被形成得更靠近在一起，以提高密度。但是，较紧密的间距导致纳米晶体更容易泄漏以及物理触及相邻的纳米晶体，这会降低性能。此外，较小的纳米晶体与较大的纳米晶体相比具有降低的电荷容量。与较小的纳米晶体相比，较大的纳米晶体典型地彼此间隔得更开，从而使它们较不容易泄漏。但是，较大的间距导致在纳米晶体之间较大的氧化物区，该氧化物区会在操作期间俘获过量的电子。这会导致存储器件的降低的循环耐久性(cycling endurance)。
附图说明
本发明以实例的方式来例示并且不由附图所限定，其中相似的参考符号指示相似的要素。附图中的要素出于简洁和清楚起见而示出并且不一定按比例绘制。
图1示出了根据本发明的一个实施例在一个处理阶段的半导体器件。
图2示出了根据本发明的一个实施例在后续的处理阶段的图1的半导体器件。
图3示出了根据本发明的一个实施例在后续的处理阶段的图2的半导体器件。
图4示出了根据本发明的一个实施例在后续的处理阶段的图3的半导体器件。
图5示出了根据本发明的一个实施例在后续的处理阶段的图4的半导体器件。
图6示出了根据本发明的一个实施例在后续的处理阶段的图5的半导体器件。
图7示出了根据本发明的一个实施例在后续的处理阶段的图6的半导体器件。
图8示出了根据本发明的一个实施例在后续的处理阶段的图7的半导体器件。
图9示出了根据本发明的一个实施例在后续的处理阶段的图8的半导体器件。
图10示出了根据本发明的一个实施例在一个处理阶段的半导体器件。
图11示出了根据本发明的一个实施例在后续的处理阶段的图10的半导体器件。
图12示出了根据本发明的一个实施例在后续的处理阶段的图11的半导体器件。
图13示出了根据本发明的一个实施例在后续的处理阶段的图12的半导体器件。
图14示出了根据本发明的一个实施例在后续的处理阶段的图13的半导体器件。
图15示出了根据本发明的一个实施例在后续的处理阶段的图14的半导体器件。
具体实施方式
如上所述，纳米晶体的电荷存储能力受到纳米晶体尺寸、密度及分布的影响。在本发明的一个实施例中，首先形成第一多个纳米晶体，以及，在第一多个纳米晶体形成之后，形成第二多个纳米晶体使得第二多个纳米晶体的纳米晶体形成于位于第一多个纳米晶体的纳米晶体之间的绝缘材料区内。
图1示出了在第一绝缘层14形成于半导体基板12的表面上，以及半导体层16形成于第一绝缘层14上之后的半导体器件10。半导体基板12可以是任何半导体材料或材料组合，例如，砷化镓、硅锗、绝缘体上硅(SOI)、硅、多晶硅等，以及上述材料的组合。第一绝缘层14通过例如生长或沉积形成于基板12之上，以及半导体层16通过例如使用化学气相沉积(CVD)沉积于绝缘层14之上。半导体层16可以是连续的或不连续的膜。在一个实施例中，第一绝缘层14包括氧化物，并且还可以称为第一电介质层或者底电介质层。在一个实施例中，半导体层16包括半导体材料，例如，硅(例如，非晶硅)、锗等。作为选择，半导体层16可以包括金属。
图2示出了在执行退火18的处理的后续阶段的半导体器件10。半导体层16被退火以形成第一多个纳米晶体26(如图3所示)。在一个实施例中，退火在大约600～950摄氏度的范围内的温度下执行。在一个实施例中，退火在大约750摄氏度的温度下执行。如图3所示，作为退火18的结果，第一多个纳米晶体26，包括纳米晶体20-24，形成于第一绝缘层14之上。在一个实施例中，第一多个纳米晶体26具有大约50～150埃的范围内的平均直径。
注意，在可替代的实施例中，继之以退火(例如，退火18)的半导体材料沉积的步骤(例如，半导体层16的化学气相沉积)可以重复预定的重复次数以形成第一多个纳米晶体26。例如，在一个实施例中，在图2的退火18之后，可以在该多个纳米晶体之上沉积(例如，通过化学气相沉积)另一层半导体材料以及执行另一次退火，以便提高第一多个纳米晶体26的密度和/或尺寸。在又一种可替代的实施例中，其他方法可以用来形成第一多个纳米晶体26。例如，在一个实施例中，预先形成的纳米晶体可以沉积于第一绝缘层14之上。在另一个实施例中，可以将半导体材料注入第一绝缘层14之内并且随后使之退火，以形成第一多个纳米晶体26。在该实施例中，纳米晶体20-24可以由绝缘材料所包围。此外，后续的退火可以稍后在处理中执行，例如当器件的源极区和漏极区被退火时。
图4示出了在第二绝缘层28形成于第一多个纳米晶体26上(于纳米晶体20-24上)之后的半导体器件10。如图4所示，在第一多个纳米晶体26的形成完成之后，第二绝缘层28可以通过例如沉积形成于第一多个纳米晶体26之上。在一个实施例中，第二绝缘层28包括氧化物并且可以称为顶电介质层。
图5示出了在执行对第二绝缘层28的注入30的处理的后续阶段的半导体器件10。在一个实施例中，用于注入30的注入材料可以包括半导体材料，例如，硅、锗等，或者可以包括金属。在一个实施例中，注入30是通过控制注入能量而集中于第二绝缘层28之内的并且没有扩展到基板12之内的浅注入。
图6示出了在执行退火32的处理的后续阶段的半导体器件10。因此，在注入30被执行之后，注入材料被退火以形成第二多个纳米晶体，如图7所示。例如，退火导致注入材料结晶以形成由注入材料制成的纳米晶体。因此，如图7所示，形成了包括纳米晶体35-38的第二多个纳米晶体34。纳米晶体35-38形成于位于纳米晶体20-24之间的绝缘材料区内。注意，纳米晶体35-38可以在第二绝缘层28内的各种不同的深度形成，这能够通过注入条件(例如，能量)来控制。在一个实施例中，第二多个纳米晶体34具有大约30～70埃的范围内的平均直径。在一个实施例中，第二多个纳米晶体34的平均直径小于第一多个纳米晶体26的平均直径。此外，在一个实施例中，第一多个纳米晶体及第二多个纳米晶体一起提供了大于大约1E12个纳米晶体/平方厘米(cm2)的纳米晶体密度。
图8示出了在半导体栅极层40形成于第二绝缘层28上之后的半导体器件10。在一个实施例中，半导体栅极层40是多晶硅层。
图9示出了在图形化半导体栅极层40以形成栅极叠层之后、并且在形成侧壁间隔件(sidewall spacer)42及源极区/漏极区44和46之后的半导体器件10。半导体栅极层40被图形化以形成栅极叠层，其中该栅极叠层包括第一绝缘层14的一部分、第一多个纳米晶体26在第一绝缘材料14的所述部分之上的部分(包括，例如，纳米晶体21和22)、第二多个纳米晶体34在第一绝缘材料14的所述部分之上的部分(包括，例如，纳米晶体36和37)、第二绝缘层28在第一多个纳米晶体及第二多个纳米晶体之上的部分、以及半导体栅极层40在第二绝缘层28的所述部分之上的部分。在栅极叠层形成之后，侧壁间隔件42可以形成为包围栅极叠层，以及源极区/漏极区44和46可以在基板12内与栅极叠层的侧壁横向相邻地形成。因此，在一个实施例中，在图9中的半导体器件10是基本上完成的半导体器件，该半导体器件可以用作例如非易失性存储单元内的非易失性存储器件。
注意，在第一多个纳米晶体形成之后接着形成第二多个纳米晶体(例如，纳米晶体36和37)减小了存在于第一多个纳米晶体的纳米晶体(例如，纳米晶体21和22)之间的绝缘材料的开口距离。以这种方式，能够在纳米晶体(第一多个纳米晶体及第二多个纳米晶体两者)内存储较大量的电荷，同时减少能够被俘获于纳米晶体之间的绝缘材料内的电子的数量。这可以例如导致提高的性能以及提高的存储单元的循环耐久性。而且，注意，第一多个纳米晶体26和第二多个纳米晶体34可以由不同的材料形成。
图10示出了在第一绝缘层54形成于半导体基板52的表面上以及第一多个纳米晶体53形成于第一绝缘层54上之后的半导体器件50。半导体基板52能够是任何半导体材料或材料的组合，例如，砷化镓、硅锗、绝缘体上硅(SOI)、硅、多晶硅等，以及上述材料的组合。在一个实施例中，第一绝缘层54包括氧化物，并且还可以称为第一电介质层或者底电介质层。第一多个纳米晶体53可以包括半导体材料，例如，硅或锗等，或者可以包括金属。在一个实施例中，第一多个纳米晶体53(包括纳米晶体55-59)形成于第一绝缘层54之上，如同以上参照图1-3针对第一多个纳米晶体26所描述的。也就是说，例如，可以在第一绝缘层54之上沉积(例如，通过化学气相沉积)半导体材料(例如，非晶硅)层，并且可以随后执行退火(类似于以上所描述的退火18)。在需要时，半导体材料的该沉积以及后续退火也可以重复预定的重复次数，以形成第一多个纳米晶体53。作为选择，其他方法可以用来形成第一多个纳米晶体53。例如，预先形成的纳米晶体可以沉积于第一绝缘层54之上。
图11示出了在执行对第一绝缘层54于通过注入能量控制的深度的注入60的处理的后续阶段的半导体器件50。在一个实施例中，用于注入60的注入材料可以包括半导体材料，例如，硅、锗等，或者可以包括金属。在一个实施例中，注入60是没有扩展到基板52之内的浅注入。此外，注意，用于注入60的注入材料可以是与用来形成第一多个纳米晶体53的材料不同的材料。注意，此外，在注入60期间，第一多个纳米晶体53(例如，纳米晶体55-59)在该注入期间充当掩模，使得注入材料终止于第一绝缘层54中位于纳米晶体之间且不在纳米晶体的正下方的区域内。
图12示出了在执行了退火62的处理的后续阶段的半导体器件50。因此，在注入60被执行之后，注入材料被退火以形成第二多个纳米晶体，如图13所示。例如，退火导致注入材料结晶以形成由该注入材料制成的纳米晶体。因此，如图13所示，第二多个纳米晶体63(包括纳米晶体64-67)形成于第一绝缘层54之内。纳米晶体64-67形成于位于纳米晶体55-59之间的绝缘材料区内，因为纳米晶体55-59在注入60期间充当掩模，基本上防止注入材料终止于纳米晶体自身的下方。注意，纳米晶体64-67可以形成于第一绝缘层54之内的各种不同的深度处。注意，此外，第二多个纳米晶体63位于第一多个纳米晶体53的下方，因为它们位于在第一多个纳米晶体53的下方的层(第一绝缘层54)之内。在一个实施例中，第二多个纳米晶体63具有大约30～70埃的平均直径。在一个实施例中，第二多个纳米晶体63的平均直径小于第一多个纳米晶体53的平均直径。此外，在一个实施例中，第一多个纳米晶体及第二多个纳米晶体一起提供大于大约1E12个纳米晶体/平方厘米(cm2)的纳米晶体密度。
注意，由于第一多个纳米晶体53在注入60期间充当着掩模，因而通过沉积来形成第一多个纳米晶体53可以允许提高对第一多个纳米晶体53的形成及合成密度的控制。以这种方式，第二多个纳米晶体63的纳米晶体更可能形成于绝缘材料中位于第一多个纳米晶体53的纳米晶体之间的那些区域内，并且没有位于过于接近第一多个纳米晶体53的纳米晶体的位置。此外，在注入60期间取决于用于注入60的注入材料，第一多个纳米晶体53的纳米晶体可以增加尺寸。
图14示出了在第二绝缘层68形成于第一多个纳米晶体53上(于纳米晶体55-59上)之后并且在半导体栅极层70形成于第二绝缘层68上之后的半导体器件50。如图14所示，在第一多个纳米晶体53形成于第一绝缘层54上以及第二多个纳米晶体63形成于第一绝缘层54内被完成之后，第二绝缘层68可以通过例如沉积形成于第一多个纳米晶体53之上。在一个实施例中，第二绝缘层68包括氧化物并且可以称为顶电介质。此外，在一个实施例中，半导体栅极层70是多晶硅层。
图15示出了在图形化半导体栅极层70以形成栅极叠层之后的，并且在侧壁间隔件72及源极区/漏极区74和76形成之后的半导体器件50。半导体栅极层70被图形化以形成栅极叠层，其中栅极叠层包括第一绝缘层54的一部分、第二多个纳米晶体63(包括，例如，纳米晶体65和66)在第一绝缘层54之内的部分、第一多个纳米晶体53(包括，例如，纳米晶体56和57)在第一绝缘层54的所述部分之上的部分、第二绝缘层68在第一多个纳米晶体53的所述部分之上的部分，以及半导体栅极层70在第二绝缘层68的所述部分之上的部分。在栅极叠层形成之后，侧壁间隔件72可以形成为包围着栅极叠层，并且源极区/漏极区74和76可以形成于基板22内，横向相邻于栅极叠层的侧壁。因此，在一个实施例中，在图15中的半导体器件50是基本上完成的半导体器件，该半导体器件可以用作例如非易失性存储单元内的非易失性存储器件。
注意，在第一多个纳米晶体形成之后接着形成第二多个纳米晶体(例如，纳米晶体65和66)会减小存在于第一多个纳米晶体的纳米晶体(例如，纳米晶体56和57)之间的绝缘材料的开口距离。以这种方式，能够在纳米晶体(第一多个纳米晶体及第二多个纳米晶体两者)之内存储较大量的电荷，同时减少能够被俘获于纳米晶体之间的绝缘材料内的电子的数量。这可以例如导致存储单元的提高的性能及提高的循环耐久性。而且，注意，第一多个纳米晶体53和第二多个纳米晶体63可以由不同的材料形成。
应当意识到，至此已经提供了一种用于形成半导体器件的方法，在该半导体器件中，在第一多个纳米晶体形成之后，第二多个纳米晶体形成于绝缘材料中位于第一多个纳米晶体的纳米晶体之间的区域。在一个实施例中，第二多个纳米晶体通过将注入材料注入绝缘材料的区域之内(例如，注入底电介质层或顶电介质层之内)来形成，并且随后使该注入材料退火。以这种方式，第二多个纳米晶体可以导致提高的总纳米晶体的(第一多个纳米晶体及第二多个纳米晶体两者一起的)密度，并且因而可以提高性能和循环耐久性。
虽然本发明在此参照具体的实施例来描述，但是在不脱离下面的权利要求所阐明的本发明的范围的情况下能够进行各种修改和改变。例如，形成于位于第一多个纳米晶体的纳米晶体之间的绝缘材料区内的第二多个纳米晶体可以位于底电介质层内或顶电介质层内。因此，本说明书和附图应当被看作是例示性的，而非限制性的，并且所有此类修改都是要包含于本发明的范围之内的。在此针对特定实施例所描述的任何益处、优点或问题的解决方案并非是要被看作是任意或全部权利要求的关键的、必需的或基本的特征或要素。
在说明书和权利要求书中的词“前面”、“后面”、“顶部”、“底部”、“上方”、“下方”等(若存在)被用于描述性的目的，而不必要用于描述永久的相对位置。应当理解，这样使用的词在适当的环境下是可互换的，使得在此所描述的本发明的实施例，例如，能够按照与在此所示出的或者(否则的话)所描述的方位不同的方位来操作。而且，在此使用的词“一”或“一个”被定义为一个或多于一个。
此外，诸如“至少一个”和“一个或更多个”之类的引入性短语在权利要求书中的使用不应被理解为暗示着因不定冠词“一”或“一个”所致的另一要求权利的要素的引入将含有该引入的要求权利的要素的任意特定的权利要求限定于仅含有一个这样的要素的发明，即使当同一权利要求包括引入性短语“一个或更多个”或“至少一个”以及诸如“一”或“一个”之类的不定冠词时。对于定冠词的使用同样如此。
除非另有说明，否则诸如“第一”和“第二”之类的词被用来任意区分此类词所描述的要素。因而，这些词并不一定要指示此类要素的时间先后或其他次序。
以下是本发明的各个实施例。
第1项包括一种用于形成半导体器件的方法，该方法包括提供基板；在基板的表面之上形成第一绝缘层；在第一绝缘层上形成第一多个纳米晶体；在第一多个纳米晶体之上形成第二绝缘层；将第一材料注入第二绝缘层；以及使第一材料退火以在第二绝缘层内形成第二多个纳米晶体。第2项包括第1项的方法，其中形成第一多个纳米晶体包括在第一绝缘层上沉积第二材料；以及使第二材料退火以形成第一多个纳米晶体。第3项包括第2项的方法，其中第二材料可以包括半导体材料或金属。第4项包括第2项的方法，其中第二材料是非晶硅。第5项包括第1项的方法，并且还包括在第二绝缘层之上形成多晶硅层；以及图形化多晶硅层以形成非易失性存储单元的栅极叠层。第6项包括第1项的方法，其中使第一材料退火还包括使第一材料在大约600～950摄氏度下退火。第7项包括第1项的方法，其中第一多个纳米晶体及第二多个纳米晶体一起提供大于大约1E12个纳米晶体/平方厘米(cm2)的纳米晶体密度。第8项包括第1项的方法，其中第一多个纳米晶体具有大约50～150埃的平均直径以及第二多个纳米晶体具有大约30～70埃的平均直径。第9项包括第1项的方法，其中第一多个纳米晶体及第二多个纳米晶体为非易失性存储单元提供电荷存储。
第10项包括一种用于形成半导体器件的方法，该方法包括提供基板；在基板的表面之上形成第一绝缘层；在第一绝缘层上沉积第一材料；使第一材料退火以形成第一多个纳米晶体；在第一多个纳米晶体之上形成第二绝缘层；将第二材料注入第二绝缘层之内；以及使第二材料退火以在第二绝缘层内形成第二多个纳米晶体。第11项包括第10项的方法，其中沉积第一材料以及使第一材料退火的步骤还包括按照预定的重复次数来沉积第一材料并使其退火。第12项包括第10项的方法，并且还包括在第二绝缘层之上形成多晶硅层；以及图形化多晶硅层以形成非易失性存储单元的栅极叠层。第13项包括第10项的方法，其中使第一材料退火还包括使第一材料在大约600～950摄氏度下退火，以及其中使第二材料退火还包括使第二材料在大约600～950摄氏度下退火。第14项包括第10项的方法，其中第一多个纳米晶体及第二多个纳米晶体一起提供大于大约1E12个纳米晶体/平方厘米(cm2)的纳米晶体密度。第15项包括第10项的方法，其中第一多个纳米晶体具有大约50～150埃的平均直径以及第二多个纳米晶体具有大约30～70埃的平均直径。第16项包括第10项的方法，其中第一多个纳米晶体及第二多个纳米晶体为非易失性存储单元提供电荷存储。
第17项包括一种用于形成半导体器件的方法，该方法包括提供半导体基板；在基板的表面之上形成第一绝缘层；在第一绝缘层上沉积非晶硅；使非晶硅退火以形成第一多个纳米晶体；在第一多个纳米晶体之上形成第二绝缘层；将半导体材料注入第二绝缘层之内；使半导体材料退火以在第二绝缘层内形成第二多个纳米晶体；在第二绝缘层之上形成多晶硅层；以及图形化多晶硅层以形成非易失性存储单元的栅极叠层。第18项包括第17项的方法，其中第一多个纳米晶体具有大约50～150埃的平均直径，以及第二多个纳米晶体具有大约30～70埃的平均直径。第19项包括第17项的方法，其中沉积非晶硅以及使非晶硅退火的步骤还包括按照预定的重复次数来沉积非晶硅并使其退火。第20项包括第17项的方法，其中第一多个纳米晶体及第二多个纳米晶体一起提供大于大约1E12个纳米晶体/平方厘米(cm2)的纳米晶体密度。

Claims (20)

1.一种用于形成半导体器件的方法，所述方法包括：
提供基板；
在所述基板的表面之上形成第一绝缘层；
在所述第一绝缘层上形成第一多个纳米晶体；
在所述第一多个纳米晶体之上形成第二绝缘层；
将第一材料注入所述第二绝缘层之内；以及
使所述第一材料退火以在所述第二绝缘层内形成第二多个纳米晶体。
2.根据权利要求1所述的方法，其中形成所述第一多个纳米晶体包括：
在所述第一绝缘层上沉积第二材料；以及
使所述第二材料退火以形成所述第一多个纳米晶体。
3.根据权利要求2所述的方法，其中所述第二材料可以包括半导体材料或金属。
4.根据权利要求2所述的方法，其中所述第二材料是非晶硅。
5.根据权利要求1所述的方法，还包括：
在所述第二绝缘层之上形成多晶硅层；以及
图形化所述多晶硅层以形成非易失性存储单元的栅极叠层。
6.根据权利要求1所述的方法，其中使所述第一材料退火还包括使所述第一材料在大约600～950摄氏度下退火。
7.根据权利要求1所述的方法，其中所述第一多个纳米晶体及第二多个纳米晶体一起提供大于大约1E12个纳米晶体/平方厘米的纳米晶体密度。
8.根据权利要求1所述的方法，其中所述第一多个纳米晶体具有大约50～150埃的平均直径，所述第二多个纳米晶体具有大约30～70埃的平均直径。
9.根据权利要求1所述的方法，其中所述第一多个纳米晶体及第二多个纳米晶体为非易失性存储单元提供电荷存储。
10.一种用于形成半导体器件的方法，所述方法包括：
提供基板；
在所述基板的表面之上形成第一绝缘层；
在所述第一绝缘层上沉积第一材料；
使所述第一材料退火以形成第一多个纳米晶体；
在所述第一多个纳米晶体之上形成第二绝缘层；
将第二材料注入所述第二绝缘层之内；以及
使所述第二材料退火以在所述第二绝缘层内形成第二多个纳米晶体。
11.根据权利要求10所述的方法，其中沉积第一材料以及使所述第一材料退火的步骤还包括按照预定的重复次数来沉积所述第一材料并使其退火。
12.根据权利要求10所述的方法，还包括：
在所述第二绝缘层之上形成多晶硅层；以及
图形化所述多晶硅层以形成非易失性存储单元的栅极叠层。
13.根据权利要求10所述的方法，其中使所述第一材料退火还包括使所述第一材料在大约600～950摄氏度下退火，以及其中使所述第二材料退火还包括使所述第二材料在大约600～950摄氏度下退火。
14.根据权利要求10所述的方法，其中所述第一多个纳米晶体及第二多个纳米晶体一起提供大于大约1E12个纳米晶体/平方厘米的纳米晶体密度。
15.根据权利要求10所述的方法，其中所述第一多个纳米晶体具有大约50～150埃的平均直径，所述第二多个纳米晶体具有大约30～70埃的平均直径。
16.根据权利要求10所述的方法，其中所述第一多个纳米晶体及第二多个纳米晶体为非易失性存储单元提供电荷存储。
17.一种用于形成半导体器件的方法，所述方法包括：
提供半导体基板；
在所述基板的表面之上形成第一绝缘层；
在所述第一绝缘层上沉积非晶硅；
使所述非晶硅退火以形成第一多个纳米晶体；
在所述第一多个纳米晶体之上形成第二绝缘层；
将半导体材料注入所述第二绝缘层之内；
使所述半导体材料退火以在所述第二绝缘层内形成第二多个纳米晶体；
在所述第二绝缘层之上形成多晶硅层；以及
图形化所述多晶硅层以形成非易失性存储单元的栅极叠层。
18.根据权利要求17所述的方法，其中所述第一多个纳米晶体具有大约50～150埃的平均直径，所述第二多个纳米晶体具有大约30～70埃的平均直径。
19.根据权利要求17所述的方法，其中沉积非晶硅以及使所述非晶硅退火的步骤还包括按照预定的重复次数来沉积所述非晶硅并使其退火。
20.根据权利要求17所述的方法，其中所述第一多个纳米晶体及第二多个纳米晶体一起提供大于大约1E12个纳米晶体/平方厘米的纳米晶体密度。
CN201210106456.7A 2011-04-12 2012-04-12 用于形成具有纳米晶体的半导体器件的方法 Active CN102738005B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/085,230 US8329543B2 (en) 2011-04-12 2011-04-12 Method for forming a semiconductor device having nanocrystals
US13/085,230 2011-04-12

Publications (2)

Publication Number Publication Date
CN102738005A true CN102738005A (zh) 2012-10-17
CN102738005B CN102738005B (zh) 2016-08-31

Family

ID=46993263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210106456.7A Active CN102738005B (zh) 2011-04-12 2012-04-12 用于形成具有纳米晶体的半导体器件的方法

Country Status (3)

Country Link
US (1) US8329543B2 (zh)
JP (1) JP2012222364A (zh)
CN (1) CN102738005B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299904A (zh) * 2013-07-16 2015-01-21 中芯国际集成电路制造(上海)有限公司 闪存单元的形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679912B2 (en) 2012-01-31 2014-03-25 Freescale Semiconductor, Inc. Semiconductor device having different non-volatile memories having nanocrystals of differing densities and method therefor
US11173235B2 (en) 2016-07-15 2021-11-16 Cook Regentec Llc Nitrite eluting devices and methods of use thereof
JP7079762B2 (ja) * 2019-10-28 2022-06-02 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808986B2 (en) * 2002-08-30 2004-10-26 Freescale Semiconductor, Inc. Method of forming nanocrystals in a memory device
US20060189079A1 (en) * 2005-02-24 2006-08-24 Merchant Tushar P Method of forming nanoclusters
CN101154575A (zh) * 2006-04-04 2008-04-02 三星电子株式会社 具有在金属氧化物介质层中的电荷存储纳米晶体的集成电路器件栅结构及其制造方法
CN101330008A (zh) * 2007-06-20 2008-12-24 中国科学院微电子研究所 一种制作金属纳米晶非挥发性存储器的方法
US7550802B2 (en) * 2002-07-23 2009-06-23 Asahi Glass Company, Limited Nonvolatile semiconductor memory device and manufacturing process of the same
CN101807576A (zh) * 2009-02-13 2010-08-18 中国科学院微电子研究所 纳米晶浮栅非易失存储器及其制作方法
US7799634B2 (en) * 2008-12-19 2010-09-21 Freescale Semiconductor, Inc. Method of forming nanocrystals

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714766A (en) 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
US6060743A (en) 1997-05-21 2000-05-09 Kabushiki Kaisha Toshiba Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same
JP4532086B2 (ja) * 2003-08-28 2010-08-25 シャープ株式会社 微粒子含有体の製造方法
JP4072621B2 (ja) * 2003-10-23 2008-04-09 国立大学法人名古屋大学 シリコンナノ結晶の作製方法及びフローティングゲート型メモリキャパシタ構造の作製方法
KR100874944B1 (ko) * 2007-02-02 2008-12-19 삼성전자주식회사 반도체 메모리 소자 제조 방법 및 이에 따른 반도체 메모리소자
US7898850B2 (en) * 2007-10-12 2011-03-01 Micron Technology, Inc. Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
KR101337101B1 (ko) * 2009-09-25 2013-12-05 가부시끼가이샤 도시바 불휘발성 반도체 메모리

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550802B2 (en) * 2002-07-23 2009-06-23 Asahi Glass Company, Limited Nonvolatile semiconductor memory device and manufacturing process of the same
US6808986B2 (en) * 2002-08-30 2004-10-26 Freescale Semiconductor, Inc. Method of forming nanocrystals in a memory device
US20060189079A1 (en) * 2005-02-24 2006-08-24 Merchant Tushar P Method of forming nanoclusters
CN101154575A (zh) * 2006-04-04 2008-04-02 三星电子株式会社 具有在金属氧化物介质层中的电荷存储纳米晶体的集成电路器件栅结构及其制造方法
CN101330008A (zh) * 2007-06-20 2008-12-24 中国科学院微电子研究所 一种制作金属纳米晶非挥发性存储器的方法
US7799634B2 (en) * 2008-12-19 2010-09-21 Freescale Semiconductor, Inc. Method of forming nanocrystals
CN101807576A (zh) * 2009-02-13 2010-08-18 中国科学院微电子研究所 纳米晶浮栅非易失存储器及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299904A (zh) * 2013-07-16 2015-01-21 中芯国际集成电路制造(上海)有限公司 闪存单元的形成方法
CN104299904B (zh) * 2013-07-16 2017-09-26 中芯国际集成电路制造(上海)有限公司 闪存单元的形成方法

Also Published As

Publication number Publication date
JP2012222364A (ja) 2012-11-12
US8329543B2 (en) 2012-12-11
US20120264277A1 (en) 2012-10-18
CN102738005B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
US9711532B2 (en) Three dimensional NAND memory having improved connection between source line and in-hole channel material as well as reduced damage to in-hole layers
CN100590853C (zh) 半导体存储器及其形成方法
CN101197292B (zh) 非易失性存储器件及其制造方法
US20020076850A1 (en) Device structure for storing charge and method therefore
CN100477266C (zh) 包括多层隧道势垒的非易失存储器件及其制造方法
CN102738005A (zh) 用于形成具有纳米晶体的半导体器件的方法
CN106887435A (zh) 一种3DNand闪存设备及其制作方法
KR20130101369A (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN109887926A (zh) 一种三维存储器及其制备方法
CN110459611A (zh) 一种铁电场效应晶体管及其制备方法
TW200905888A (en) Nonvolatile memories with charge trapping layers containing silicon nitride with germanium or phosphorus
US20120264282A1 (en) Method for forming a semiconductor device having nanocrystals
US20070105316A1 (en) Nanocrystal memory element, method for fabricating the same and memory having the memory element
US8999828B2 (en) Method and device for a split-gate flash memory with an extended word gate below a channel region
CN102810541B (zh) 一种存储器及其制造方法
CN107230677B (zh) 一种nand闪存的数据单元阵列结构及其制造方法
US20160268387A1 (en) Split-gate flash memory with improved program efficiency
CN103904118B (zh) 具有存储器功能的场效应晶体管及其三维集成方法
JP2004186270A (ja) 情報記憶素子及びその製造方法並びにメモリアレイ
KR100849993B1 (ko) 비대칭 쇼트키 장벽을 이용한 ｎｏｒ형 플래시 기억 소자및 그 제조 방법
KR20160087736A (ko) 플래시 메모리 셀들을 위한 실리콘 나노-팁 박막
TW201218320A (en) Nonvolatile memory having raised source and drain regions
CN105097540B (zh) 平面vdmos器件的制造方法
CN103227153B (zh) 具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法
Ahn et al. Trap layer engineered FinFET NAND flash with enhanced memory window

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.