CN104299904B - 闪存单元的形成方法 - Google Patents

闪存单元的形成方法 Download PDF

Info

Publication number
CN104299904B
CN104299904B CN201310298078.1A CN201310298078A CN104299904B CN 104299904 B CN104299904 B CN 104299904B CN 201310298078 A CN201310298078 A CN 201310298078A CN 104299904 B CN104299904 B CN 104299904B
Authority
CN
China
Prior art keywords
seed particles
flash cell
forming method
layer
tunnel oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310298078.1A
Other languages
English (en)
Other versions
CN104299904A (zh
Inventor
张先明
丁敬秀
金滕滕
张复雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310298078.1A priority Critical patent/CN104299904B/zh
Publication of CN104299904A publication Critical patent/CN104299904A/zh
Application granted granted Critical
Publication of CN104299904B publication Critical patent/CN104299904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

一种闪存单元的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成隧穿氧化层；在所述隧穿氧化层上形成纳米晶体硅颗粒；在所述隧穿氧化层和所述纳米晶体硅颗粒上形成隔离绝缘层；在所述隔离绝缘层上形成控制栅极；其中，在所述隧穿氧化层上形成纳米晶体硅颗粒包括：在所述隧穿氧化层上形成无定形硅层；在所述无定形硅层上进行多次籽晶颗粒形成工艺，并在相邻两次籽晶颗粒形成工艺之间进行表面退火处理，以及在进行最后一次籽晶颗粒形成工艺之后进行退火工艺。本发明闪存单元中能够存储电子的数量多，闪存单元的性能好。

Description

闪存单元的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种闪存单元的形成方法。
背景技术
在目前的半导体产业中，集成电路的产品主要分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中一个重要类型。近年来，在存储器件中，闪存单元（flash memory）的发展尤为迅速。闪存单元的主要特点是在不加电压的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易擦除和重写等优点，因而在微机、自动化控制等多个领域得到了广泛的应用。
现有工艺中，闪存单元包括：半导体衬底，所述半导体衬底中形成有P型掺杂阱；位于半导体衬底内的源极和漏极，所述源极和漏极的掺杂类型为N型；位于所述源极和漏极之间半导体衬底上的隧穿氧化层，所述隧穿氧化层的材料为氧化硅；位于隧穿氧化层上的浮置栅极，所述浮置栅极的材料为多晶硅；位于所述浮置栅极上的隔离绝缘层，所述隔离绝缘层的材料为氧化硅；位于所述隔离绝缘层上的控制栅极。
在编程阶段，在漏极施加一个漏极电压，在漏极电压的作用下，热电子从源极向漏极迁移；又在控制栅极施加一个栅极电压，在栅极电压的作用下，热电子从漏极经过隧穿氧化层注入浮置栅极。在擦除阶段，在源极上施加一个源极电压，在源极电压的作用下，电子从浮置栅极经过隧穿氧化层隧穿到源极。然而，在进行多次编程和擦除后发现，隧穿氧化层易出现缺陷，导致浮置栅极内电子容易流失的问题。而由于浮置栅极为导体，只要多晶硅某一处发生漏电，整个浮置栅极内电子就会全部流失，闪存单元的数据保持力较差，甚至丧失存储能力。
为此，现有工艺提供了一种闪存单元的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成源极和漏极；在所述源极和所述漏极之间的半导体衬底上由下至上依次形成隧穿氧化层、纳米晶体硅颗粒、隔离绝缘层和控制栅极；形成所述纳米晶体硅颗粒的方法包括：在所述隧穿氧化层上形成无定形硅层；在所述无定形硅层上进行一次籽晶颗粒形成工艺；进行退火工艺，直至在隧穿氧化层上形成包括多个相互绝缘的纳米晶体硅颗粒。所形成的闪存单元通过纳米晶体硅颗粒存储电子。在隧穿氧化层出现缺陷时，仅会导致位于缺陷上方纳米晶体硅颗粒中的电子流失，而大部分电子仍存储于其他纳米晶体硅颗粒中。
然而，通过扫描电镜对现有工艺形成的纳米晶体硅颗粒进行检测时发现，现有纳米晶体硅颗粒的分布不均匀，单位面积上纳米晶体硅颗粒的数量有限，从而导致闪存单元能够存储电子的数量有限。
发明内容
本发明解决的问题是提供一种闪存单元的形成方法，提高隧穿氧化层上纳米晶体硅颗粒分布的均匀度和纳米晶体硅颗粒的密度，提高所形成闪存单元能够存储电子的数量。
为解决上述问题，本发明提供一种闪存单元的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成隧穿氧化层；
在所述隧穿氧化层上形成纳米晶体硅颗粒；
在所述隧穿氧化层和所述纳米晶体硅颗粒上形成隔离绝缘层；
在所述隔离绝缘层上形成控制栅极；
其中，在所述隧穿氧化层上形成纳米晶体硅颗粒包括：在所述隧穿氧化层上形成无定形硅层；在所述无定形硅层上进行多次籽晶颗粒形成工艺，并在相邻两次籽晶颗粒形成工艺之间进行表面退火处理，以及在进行最后一次籽晶颗粒形成工艺之后进行退火工艺。
可选的，所述表面退火处理的温度范围为400℃～800℃，进行所述表面退火处理的气体为氮气和氢气中的一种或两种组合，进行所述表面退火处理的时间范围为1min～5min。
可选的，所述退火工艺的温度范围为400℃～800℃，进行退火工艺的气体为氮气和氢气中的一种或两种组合，进行退火工艺的时间范围为5min～50min。
可选的，所述籽晶颗粒的材料为晶体硅。
可选的，形成所述籽晶颗粒的方法为化学气相沉积。
可选的，进行所述化学气相沉积的温度范围为400℃～800℃。
可选的，进行所述化学气相沉积的压强范围为0Torr～2Torr，反应气体为硅烷，反应气体的流量范围为0sccm～100sccm。
可选的，进行所述籽晶颗粒形成工艺的次数为两次至五次。
可选的，所述纳米晶体硅颗粒的直径范围为5nm～30nm。
与现有技术相比，本发明的技术方案具有以下优点：
在位于半导体衬底上的隧穿氧化层上形成无定形硅层之后，在无定形硅层上进行多次籽晶颗粒形成工艺，并在相邻两次籽晶颗粒形成工艺之间进行表面退火处理，通过进行表面退火处理，增大了籽晶颗粒在无定形硅层表面未形成籽晶颗粒区域（空旷区域）的成核概率，进而在表面退火处理之后进行籽晶颗粒形成工艺时，可以明显增加无定形硅层表面上籽晶颗粒的密度；在进行最后一次籽晶颗粒形成工艺之后，通过进行退火工艺，使无定形硅层中硅原子围绕位于其表面的籽晶颗粒进行再结晶，直至于隧穿氧化层上形成为纳米晶体硅颗粒。由于所形成纳米晶体硅颗粒的密度由进行退火工艺时位于无定形硅层上籽晶颗粒的密度决定，所形成纳米晶体硅颗粒的密度大，闪存单元能够存储电子数量多，所形成闪存单元的性能好。
附图说明
图1为现有无定形硅层上籽晶颗粒的形成时间与密度的关系图；
图2～图11为本发明闪存单元的形成方法一个实施例的示意图；
图12和图13分别为现有工艺和本发明实施例形成闪存单元中纳米晶体硅颗粒的扫描电镜图。
具体实施方式
现有工艺所形成的纳米晶体硅颗粒分别不均匀，单位面积上纳米晶体硅颗粒数量有限。
现有工艺在隧穿氧化层上形成纳米晶体硅颗粒的方法为：先在隧穿氧化层上形成无定形硅层，并在无定形硅层上进行一次籽晶颗粒形成工艺，再进行退火工艺。参考图1，为在无定形硅层上进行籽晶颗粒形成工艺的时间与无定形硅层上籽晶颗粒的密度的关系图。由图1可知，在进行籽晶颗粒形成工艺的时间t大于0且小于或等于t1（即晶核孕育期）时，随着时间t的增长，籽晶颗粒的密度基本维持不变；在时间t大于t1且小于或等于t2（即成核期，其中t1小于t2）时，随着时间t的增长，籽晶颗粒的密度不断增大；在时间t大于t2且小于或等于t3（即饱和期，其中t2小于t3）时，随着时间t的增长，位于无定形硅层上籽晶颗粒的密度保持不变；在时间t大于t3时，新形成的籽晶颗粒会与已形成于无定形硅层上的一个或多个籽晶颗粒合并，导致无定形硅层上的籽晶颗粒的密度减小。
因此，仅能够在某一时间范围内通过增大进行籽晶颗粒形成工艺的时间来增大位于无定形硅层上籽晶颗粒的密度，形成于单位面积无定形硅层上籽晶颗粒的数量有限，使得进行退火工艺之后形成于隧穿氧化层上纳米晶体硅颗粒的数量有限。
为了增大形成于隧穿氧化层上纳米晶体硅颗粒的密度，将现有进行一次籽晶颗粒形成工艺分成两次以上，并在相邻两次籽晶颗粒形成工艺之间进行表面退火处理，在进行最后一次籽晶颗粒形成工艺之后，进行退火工艺，直至在隧穿氧化层上形成相互隔离的纳米晶体硅颗粒。通过进行表面退火处理，能够在后续进行籽晶颗粒形成工艺时，增大籽晶颗粒在无定形硅层表面未形成籽晶颗粒区域的成核概率，进而可通过在表面退火处理之后进行籽晶颗粒形成工艺，增加无定形硅层表面上籽晶颗粒的密度；通过进行多次表面退火处理和进行多次籽晶颗粒形成工艺，使形成于无定形硅层上籽晶颗粒的密度持续增加，从而使形成于隧穿氧化层上的纳米晶体硅颗粒均匀分布，增大了隧穿氧化层上纳米晶体硅颗粒的密度，提高了闪存单元能够存储电子的数量，进而提高了所形成闪存单元的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图2，提供半导体衬底200。
本实施例中，所述半导体衬底200的材料为硅或者绝缘体上硅。所述半导体衬底200中还包括P型掺杂阱（图未示）。
继续参考图2，在所述半导体衬底200内形成源极201和漏极203。
本实施例中，所述源极201和漏极203的掺杂类型为N型。所述源极201和漏极203中掺杂离子可为磷离子、砷离子等。所述源极201和漏极203位于所述半导体衬底200中的P型掺杂阱（图未示）内。
继续参考图2，在所述半导体衬底200上形成隧穿氧化层202a。
本实施例中，所述隧穿氧化层202a的材料为氧化硅。形成所述隧穿氧化层202a的方法为热氧化工艺。
由于后续通过纳米晶体硅颗粒替代现有材料为多晶硅的浮置栅极，相对于现有材料为多晶硅的浮置栅极，纳米晶体硅颗粒的电荷存储能力更好，不需要设置较厚的隧穿氧化层使纳米晶体硅颗粒与半导体衬底200绝缘。因此，位于纳米晶体硅颗粒下方隧穿氧化层202a的厚度薄，利于闪存单元特征尺寸的缩小，提高了包含闪存单元的半导体器件的集成度。本实施例中，所述隧穿氧化层的厚度范围为2nm～6nm。
继续参考图2，在所述隧穿氧化层202a上形成无定形硅层204。
本实施例中，所述无定形硅层204的厚度范围为10nm～100nm。形成所述无定形硅层204的方法为化学气相沉积工艺。进行所述化学气相沉积的温度范围为300℃～700℃。进行所述化学气相沉积的压强范围为0Torr～2Torr，反应气体为硅烷，反应气体的流量范围为0slm～2.0slm。在此温度下，形成于无定形硅层204中的硅原子呈无晶状（amorphous）。
参考图3，为图2中所述无定形硅层204的俯视图。
需要说明的是，所述无定形硅层204的表面还存在少量的晶体硅（图未示），其可作为后续形成纳米晶体硅颗粒时的籽晶颗粒。
参考图4，在图3中无定形硅层204上进行第一次籽晶颗粒形成工艺，以在无定形硅层204上形成籽晶颗粒206a。
本实施例中，所述籽晶颗粒206a的材料为晶体硅。进行第一次籽晶颗粒形成工艺的方法为化学气相沉积。所述化学气相沉积的温度范围为400℃～800℃。进行所述化学气相沉积的压强范围为0Torr～2Torr，反应气体为硅烷（SiH4），反应气体的流量范围为0sccm～100sccm。形成所述籽晶颗粒206a的温度大于形成所述无定形硅层204的温度。
在无定形硅层204上形成籽晶颗粒206a之后，进行第一次表面退火处理。
进行第一次表面退火处理的温度范围为400℃～800℃，如进行第一次表面退火处理的温度为400℃、450℃、500℃、550℃、600℃、750℃或800℃。进行第一次表面退火处理的气体为氮气和氢气中的一种或两种组合。进行第一次表面退火处理的时间范围为1min～5min，如进行第一次表面退火处理的时间为1min、2min、3min、4.5min或5min。
通过进行第一次表面退火处理，能够在后续进行籽晶颗粒形成工艺时，增大籽晶颗粒在无定形硅层204表面未形成籽晶颗粒区域的成核概率。
需要说明的是，在进行第一次表面退火处理时，还伴随着无定形硅层204的质量传输过程，少量无定形硅层204中的硅原子围绕已形成的籽晶颗粒206a结晶，进而导致所形成的籽晶颗粒206a逐渐变大（图未示）。
参考图5，在图4中所述无定形硅层204上进行第二次籽晶颗粒形成工艺，在无定形硅层204上未形成籽晶颗粒的区域上形成籽晶颗粒206b。
本实施例中，进行第二次籽晶颗粒形成工艺的方法请参考进行第一次籽晶颗粒形成方法，在此不做详述。
由于第一次表面退火处理增大了籽晶颗粒在无定形硅层204表面未形成籽晶颗粒区域的成核概率，通过进行第二次籽晶颗粒形成工艺，增大了无定形硅层204上籽晶颗粒（包括籽晶颗粒206a和206b）的密度。
需要说明的是，在进行第二次籽晶颗粒形成工艺时，部分所形成的籽晶颗粒还会在已形成的籽晶颗粒206a上继续聚集，导致籽晶颗粒206a逐渐变大。另外，在进行第二次籽晶颗粒形成工艺时，还伴随着无定形硅层204的质量传输过程，少量无定形硅层204中的硅原子围绕已形成的籽晶颗粒206a和206b结晶，也会导致所形成的籽晶颗粒206a和206b逐渐变大。
在无定形硅层204上形成籽晶颗粒206b之后，进行第二次表面退火处理。
本实施例中，进行第二次表面退火处理的方法和目的分别与进行第一次退火处理的方法和目的相同，在此不再赘述。在进行第二次表面退火处理时，位于无定形硅层204上的籽晶颗粒206a和206b逐渐变大（图未示）。
参考图6，在图5中所述无定形硅层204上进行第三次籽晶颗粒形成工艺，在所述无定形硅层204上未形成籽晶颗粒的区域上形成籽晶颗粒206c。
本实施例中，进行第三次籽晶颗粒形成工艺的方法请参考进行第一次籽晶颗粒形成方法，在此不做详述。在进行第三次籽晶颗粒形成工艺时，此前形成于无定形硅层204上的籽晶颗粒206a和206b逐渐变大。
在形成籽晶颗粒206c之后，进行第三次表面退火处理。进行第三次表面退火处理的方法和目的分别与进行第一次退火处理的方法和目的相同，在此不再赘述。在进行第三次表面退火处理时，形成于无定形硅层204上的籽晶颗粒206a、206b和206c逐渐变大（图未示）。
参考图7，在图6中所述无定形硅层204上进行第四次籽晶颗粒形成工艺，在所述无定形硅层204上未形成籽晶颗粒的区域上形成籽晶颗粒206d。
本实施例中，进行第四次籽晶颗粒形成工艺的方法请参考进行第一次籽晶颗粒形成方法，在此不做详述。在进行第四次籽晶颗粒形成工艺时，同时此前形成的籽晶颗粒206a、206b和206c均逐渐变大。
通过进行四次籽晶颗粒形成工艺，并在相邻两次籽晶颗粒形成工艺之间增加表面退火处理的步骤，使形成于无定形硅层204上籽晶颗粒的密度持续增大。
参考图8，在形成图7中籽晶颗粒206a、206b、206c和206d之后，进行退火工艺，直至在隧穿氧化层202a上形成多个相互隔离纳米晶体硅颗粒207a。
本实施例中，所述退火工艺的温度范围为400℃～800℃，进行退火工艺的气体为氮气和氢气中的一种或两种组合，进行退火工艺的时间范围为5min～50min。
通过进行退火工艺，使图7中无定形硅层204中硅原子围绕籽晶颗粒206a、206b、206c和206d再结晶，形成相互隔离的纳米晶体硅颗粒207a。所形成纳米晶体硅颗粒207a的直径范围为5nm～30nm。由于无定形硅层204上籽晶颗粒的密度大，相应的，隧穿氧化层202a上纳米晶体硅颗粒207a的密度大。
具体的，可通过控制退火工艺的时间使图7中无定形硅层204中硅原子全部聚集在籽晶颗粒周围。
包括图8中纳米晶体硅颗粒207a的闪存单元的剖视图如图9所示。
参考图10，在所述纳米晶体硅颗粒207a和所述隧穿氧化层202a上形成隔离绝缘层208a，以及在所述隔离绝缘层208a上形成控制栅极210a。
本实施例中，所述隔离绝缘层208a的材料为氧化硅或者氮化硅，形成所述隔离绝缘层208a的方法可为化学气相沉积。所述隔离绝缘层208a的厚度范围为10nm～50nm。
本实施例中，所述控制栅极210a的材料为多晶硅，形成所述控制栅极210a的方法可为化学气相沉积。所述控制栅极210a的厚度范围为150nm～250nm。
需要说明的是，为了使隔离绝缘层208a能够将纳米晶体硅颗粒207a完全覆盖，所述隔离绝缘层208a的厚度需大于最大纳米晶体硅颗粒的直径。
参考图11，在图10中所述控制栅极210a上形成掩膜层（图未示），所述掩膜层位于所述源极201和所述漏极203之间的半导体衬底200上方；以所述掩膜层为掩模，刻蚀所述控制栅极210a、隔离绝缘层208a、纳米晶体硅颗粒207a和隧穿氧化层202a，直至暴露出所述半导体衬底200，剩余控制栅极210b、隔离绝缘层208b、纳米晶体硅颗粒207b和隧穿氧化层202b；去除所述掩膜层。
本实施例中，所形成的闪存单元包括：
半导体衬底200；位于半导体衬底200上的隧穿氧化层202b；位于隧穿氧化层202b上的纳米晶体硅颗粒207b；位于纳米晶体硅颗粒207b上的隔离绝缘层208b；位于隔离绝缘层208b上的控制栅极210b；位于隧穿氧化层202b两侧半导体衬底200内的源极201和漏极203。
由于隧穿氧化层202a上纳米晶体硅颗粒207a的密度大，剩余隧穿氧化层202b上纳米晶体硅颗粒207b的密度也大，闪存单元能够存储电子的数量多，所形成闪存单元的性能好。
在籽晶颗粒形成工艺的工艺条件（不包括时间）完全相同、退火工艺的工艺条件（包括时间）完全相同的条件下：
当采用现有工艺形成纳米晶体硅颗粒且进行籽晶颗粒形成工艺的时间为20min时，在进行退火工艺之后，所形成纳米晶体硅颗粒的密度为1.1E11cm-2。所形成纳米晶体硅颗粒的平均直径约为13nm，纳米晶体硅颗粒的扫描电镜图（放大倍数为20万倍）如图12所示。
当采用本发明技术方案形成纳米晶体硅颗粒时，若进行四次籽晶颗粒形成工艺，每一次籽晶颗粒形成工艺的时间为5min，且在相邻两次籽晶颗粒形成工艺之间进行1mim的表面退火处理，在进行退火工艺之后，所形成纳米晶体硅颗粒的密度为2.5E11cm-2，所形成纳米晶体硅颗粒的平均直径约为10nm。纳米晶体硅颗粒的扫描电镜图（放大倍数为20万倍）如图13所示。
比较图12和图13可知，本实施例的技术方案能够显著提高闪存单元中隧穿氧化层上纳米晶体硅颗粒的密度，提高了闪存单元能够存储电子的数量，所形成闪存单元的性能好。
上述实施例仅以包括四次籽晶颗粒形成工艺、在相邻两次籽晶颗粒形成工艺之间进行表面退火处理以及在第四次籽晶颗粒形成工艺之后进行退火工艺形成闪存单元中纳米晶体硅颗粒为例，对本发明闪存单元的形成方法进行说明。
在其他实施例中，在形成闪存单元中纳米晶体硅颗粒时，还可以包括两次、三次、五次或者六次以上籽晶颗粒形成工艺，并在相邻两次籽晶颗粒形成工艺之间进行表面退火处理以及在最后一次籽晶颗粒形成工艺之后进行退火工艺，本发明对此不做限制。
需要说明的是，随着进行籽晶颗粒形成工艺的次数增加，无定形硅层上籽晶颗粒的密度会逐渐达到饱和，即使再进行籽晶颗粒形成工艺，也无法达到提高籽晶颗粒密度的目的。因此，通常进行两次至五次籽晶颗粒的形成工艺。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种闪存单元的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成隧穿氧化层；
在所述隧穿氧化层上形成纳米晶体硅颗粒；
在所述隧穿氧化层和所述纳米晶体硅颗粒上形成隔离绝缘层；
在所述隔离绝缘层上形成控制栅极；
其中，在所述隧穿氧化层上形成纳米晶体硅颗粒包括：在所述隧穿氧化层上形成无定形硅层；在所述无定形硅层上进行多次籽晶颗粒形成工艺，并在相邻两次籽晶颗粒形成工艺之间进行表面退火处理，以及在进行最后一次籽晶颗粒形成工艺之后进行退火工艺。
2.如权利要求1所述的闪存单元的形成方法，其特征在于，所述表面退火处理的温度范围为400℃～800℃，进行所述表面退火处理的气体为氮气和氢气中的一种或两种组合，进行所述表面退火处理的时间范围为1min～5min。
3.如权利要求1所述的闪存单元的形成方法，其特征在于，所述退火工艺的温度范围为400℃～800℃，进行退火工艺的气体为氮气和氢气中的一种或两种组合，进行退火工艺的时间范围为5min～50min。
4.如权利要求1所述的闪存单元的形成方法，其特征在于，所述籽晶颗粒的材料为晶体硅。
5.如权利要求4所述的闪存单元的形成方法，其特征在于，形成所述籽晶颗粒的方法为化学气相沉积。
6.如权利要求5所述的闪存单元的形成方法，其特征在于，进行所述化学气相沉积的温度范围为400℃～800℃。
7.如权利要求6所述的闪存单元的形成方法，其特征在于，进行所述化学气相沉积的压强范围为0Torr～2Torr，反应气体为硅烷，反应气体的流量范围为0sccm～100sccm。
8.如权利要求1所述的闪存单元的形成方法，其特征在于，进行所述籽晶颗粒形成工艺的次数为两次至五次。
9.如权利要求1所述的闪存单元的形成方法，其特征在于，所述纳米晶体硅颗粒的直径范围为5nm～30nm。
10.如权利要求1所述的闪存单元的形成方法，其特征在于，所述无定形硅层的厚度范围为10nm～100nm。
11.如权利要求1所述的闪存单元的形成方法，其特征在于，形成所述无定形硅层的方法为化学气相沉积。
12.如权利要求11所述的闪存单元的形成方法，其特征在于，进行所述化学气相沉积的温度范围为300℃～700℃。
13.如权利要求12所述的闪存单元的形成方法，其特征在于，进行所述化学气相沉积的压强范围为0Torr～2Torr，反应气体为硅烷，反应气体的流量范围为0slm～2.0slm。
14.如权利要求1所述的闪存单元的形成方法，其特征在于，在所述半导体衬底上形成隧穿氧化层之前，所述闪存单元的形成方法还包括：在所述半导体衬底内形成源极和漏极；在形成所述控制栅极之后，所述闪存单元的形成方法还包括：在所述控制栅极上形成掩膜层，所述掩膜层位于所述源极和所述漏极之间的半导体衬底上方；以所述掩膜层为掩模，刻蚀所述控制栅极、隔离绝缘层、纳米晶体硅颗粒和隧穿氧化层，直至暴露出所述半导体衬底；去除所述掩膜层。
15.如权利要求1所述的闪存单元的形成方法，其特征在于，所述隧穿氧化层的材料为氧化硅，所述隧穿氧化层的厚度范围为2nm～6nm；所述隔离绝缘层的材料为氧化硅或者氮化硅，所述隔离绝缘层的厚度范围为10nm～50nm；所述控制栅极的材料为多晶硅；所述控制栅极的厚度范围为150nm～250nm。
CN201310298078.1A 2013-07-16 2013-07-16 闪存单元的形成方法 Active CN104299904B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310298078.1A CN104299904B (zh) 2013-07-16 2013-07-16 闪存单元的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310298078.1A CN104299904B (zh) 2013-07-16 2013-07-16 闪存单元的形成方法

Publications (2)

Publication Number Publication Date
CN104299904A CN104299904A (zh) 2015-01-21
CN104299904B true CN104299904B (zh) 2017-09-26

Family

ID=52319580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310298078.1A Active CN104299904B (zh) 2013-07-16 2013-07-16 闪存单元的形成方法

Country Status (1)

Country Link
CN (1) CN104299904B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110777366B (zh) * 2019-10-15 2021-11-23 宁波大学 一种纳米晶氧化硅薄膜及其制备的类光刻胶氧化硅材料

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344403B1 (en) * 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
JP2004048062A (ja) * 2003-09-29 2004-02-12 Sharp Corp 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子
TW200701372A (en) * 2005-02-24 2007-01-01 Freescale Semiconductor Inc Method of forming nanoclusters
CN101399190A (zh) * 2007-09-30 2009-04-01 中芯国际集成电路制造(上海)有限公司 制作硅纳米点及非易失性存储器的方法
CN102738005A (zh) * 2011-04-12 2012-10-17 飞思卡尔半导体公司 用于形成具有纳米晶体的半导体器件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344403B1 (en) * 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
JP2004048062A (ja) * 2003-09-29 2004-02-12 Sharp Corp 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子
TW200701372A (en) * 2005-02-24 2007-01-01 Freescale Semiconductor Inc Method of forming nanoclusters
CN101399190A (zh) * 2007-09-30 2009-04-01 中芯国际集成电路制造(上海)有限公司 制作硅纳米点及非易失性存储器的方法
CN102738005A (zh) * 2011-04-12 2012-10-17 飞思卡尔半导体公司 用于形成具有纳米晶体的半导体器件的方法

Also Published As

Publication number Publication date
CN104299904A (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
JP3727449B2 (ja) 半導体ナノ結晶の製造方法
US8283261B2 (en) Radical oxidation process for fabricating a nonvolatile charge trap memory device
TWI455251B (zh) 製造非揮發性電荷擷取記憶體裝置之單一晶圓程序
CN102315252B (zh) 共享源线的闪存单元及其形成方法
US20040043583A1 (en) Method of forming nanocrystals in a memory device
US20010046639A1 (en) Alternate method and structure for improved floating gate tunneling devices using textured surface
JP2003513445A (ja) Ｅｅｐｒｏｍデバイス用の高温酸化膜成膜方法
JP2009016692A (ja) 半導体記憶装置の製造方法と半導体記憶装置
US20030222306A1 (en) Method of forming a semiconductor device in a semiconductor layer and structure thereof
CN101535172A (zh) 使用特定前驱体生长金属纳米点
CN108807392A (zh) 快闪存储器及其制造方法
JP2004048062A (ja) 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子
CN108962903A (zh) 半导体结构
CN109326507A (zh) 存储器的形成方法
CN104299904B (zh) 闪存单元的形成方法
JP2006120663A (ja) 不揮発性半導体記憶装置及びその製造方法
CN208674114U (zh) 半导体结构
US11569391B2 (en) Silicon nanotube, field effect transistor-based memory cell, memory array and method of production
JP3486069B2 (ja) 半導体装置の製造方法
JP3140023B2 (ja) 半導体装置及びその製造方法
JP2006222434A (ja) シリコンリッチ酸化ケイ素膜を備えるメモリ素子の構造及びその製造方法
TWI582963B (zh) 記憶體元件及其製造方法
CN109755135A (zh) 用于制造非易失性电荷俘获存储器装置的自由基氧化工艺
KR101062998B1 (ko) 플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법
CN104952802B (zh) 闪存存储单元的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant