JP2004048062A - 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子 - Google Patents
半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子 Download PDFInfo
- Publication number
- JP2004048062A JP2004048062A JP2003337469A JP2003337469A JP2004048062A JP 2004048062 A JP2004048062 A JP 2004048062A JP 2003337469 A JP2003337469 A JP 2003337469A JP 2003337469 A JP2003337469 A JP 2003337469A JP 2004048062 A JP2004048062 A JP 2004048062A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- gas
- semiconductor nanocrystal
- nanocrystal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004054 semiconductor nanocrystal Substances 0.000 title claims abstract description 225
- 239000004065 semiconductor Substances 0.000 title claims abstract description 131
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000010408 film Substances 0.000 claims abstract description 115
- 239000010409 thin film Substances 0.000 claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000000151 deposition Methods 0.000 claims abstract description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 47
- 239000010703 silicon Substances 0.000 claims abstract description 47
- 230000001590 oxidative effect Effects 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 claims description 102
- 239000013078 crystal Substances 0.000 claims description 63
- 229910052732 germanium Inorganic materials 0.000 claims description 43
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 42
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 36
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 34
- 229910052986 germanium hydride Inorganic materials 0.000 claims description 32
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 claims description 31
- 229910000077 silane Inorganic materials 0.000 claims description 29
- PPMWWXLUCOODDK-UHFFFAOYSA-N tetrafluorogermane Chemical compound F[Ge](F)(F)F PPMWWXLUCOODDK-UHFFFAOYSA-N 0.000 claims description 29
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 claims description 26
- 230000008021 deposition Effects 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 230000005669 field effect Effects 0.000 claims description 13
- 239000002994 raw material Substances 0.000 claims description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 7
- 239000002159 nanocrystal Substances 0.000 abstract description 107
- 239000007789 gas Substances 0.000 description 169
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 238000003860 storage Methods 0.000 description 14
- 238000002425 crystallisation Methods 0.000 description 11
- 230000008025 crystallization Effects 0.000 description 11
- 239000001307 helium Substances 0.000 description 11
- 229910052734 helium Inorganic materials 0.000 description 11
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000003085 diluting agent Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000011856 silicon-based particle Substances 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 germanium halide Chemical class 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007440 spherical crystallization Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】密度,大きさの制御性がよく、ばらつきの少ない半導体ナノ結晶の製造方法を提供すると共に、その半導体ナノ結晶を用いて、ナノ結晶とチャネル領域との間の絶縁膜の膜厚を容易に制御でき、しきい値や書き込み性能等の特性ばらつきが少なく、高速書き換えが可能な不揮発性を有する半導体記憶素子を提供する。
【解決手段】シリコン基板１上に形成されたトンネル絶縁膜２上に大気圧以下の低圧下でアモルファスシリコン薄膜３を堆積する。上記アモルファスシリコン薄膜３を堆積した後、酸化性を有しないヘリウムガスの雰囲気中でアモルファスシリコン薄膜３の堆積温度以上の温度でアモルファスシリコン薄膜３に熱処理を施して、トンネル絶縁膜２上に直径１８nm以下の球状の複数のナノ結晶４を互いに間隔をあけて形成する。上記複数のナノ結晶４を半導体記憶素子のフローティングゲートとして用いる。
【選択図】図１
【解決手段】シリコン基板１上に形成されたトンネル絶縁膜２上に大気圧以下の低圧下でアモルファスシリコン薄膜３を堆積する。上記アモルファスシリコン薄膜３を堆積した後、酸化性を有しないヘリウムガスの雰囲気中でアモルファスシリコン薄膜３の堆積温度以上の温度でアモルファスシリコン薄膜３に熱処理を施して、トンネル絶縁膜２上に直径１８nm以下の球状の複数のナノ結晶４を互いに間隔をあけて形成する。上記複数のナノ結晶４を半導体記憶素子のフローティングゲートとして用いる。
【選択図】図１
Description
この発明は、電気的に消去可能かつプログラム可能な不揮発性メモリ等に用いられるフローティングゲートとして使用される半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子に関する。
電子機器の低消費電力化,小型化には、集積度が高くかつ低消費電力で電気的に消去可能かつプログラム可能な不揮発性を有する半導体記憶素子（ＥＥＰＲＯＭ）が必要とされている。この不揮発性を有する半導体記憶素子は、チャネル領域とゲート領域との間に浮遊ゲートを有し、この浮遊ゲートをキャリア閉じ込め領域として動作するが、一般に次ぎのような問題がある。
(i) ホットキャリアに起因する信頼性低下という問題から、浮遊ゲートへの電荷の注入および除去の回数が制限されるため、書き込み消去回数に制限がある。
(ii) 不揮発性を維持するために比較的厚い絶縁膜を必要とし、この厚い絶縁膜を通してＦＯＷＬＥＲ−ＮＯＲＤＨＥＩＭ(ファウラー・ノルドハイム)トンネル作用で電子または正孔を注入するには、現状では、１０Ｖ以上の大きな電圧が要求され、その結果、ホットキャリアが生成され、ホットキャリアによるトラップの形成と界面における反応およびホットキャリアの緩和の影響により絶縁膜の劣化が起こる。
(iii) 書き込み消去が浮遊ゲートへの充電・放電を通じて流れる微小電流によって行われるので、充電・放電時間が長い(ミリ秒オーダー)。
そこで、特開平７−３０２８４８号公報(特許文献１)の半導体記憶素子では、このような(i)〜(iii)の問題点を解決した半導体記憶素子が提案されている。この半導体記憶素子は、図５に示すように、半導体基板１２０に所定の間隔を開けてソース領域１０８,ドレイン領域１１０を形成し、上記半導体基板１２０上に絶縁層１１２を介してソース,ドレイン領域１０８,１１０間のチャネル領域１０６に対向する領域に浮遊ゲート１０４を形成している。そして、上記浮遊ゲート１０４を絶縁層１０２で覆い、その上に制御ゲート１００を形成している。上記浮遊ゲート１０４は、図６に示すように、直径１nm〜２０nmの半導体材料で構成したクラスタまたは島１２２としている。そうして、チャネル領域１０６と浮遊ゲート１０４との間の絶縁層１１２を電子が直接トンネル効果で通過できるまでに薄くすると共に、浮遊ゲート１０４のエネルギー準位をチャネル領域１０６よりも低くして、トラップされた電子が容易に脱出できないようにしている。
上記浮遊ゲートの製造方法については、以下の２つの文献に述べられている。
（１） Ａ Ｓｉｌｉｃｏｎ ｎａｎｏｃｒｙｓｔａｌｓ ｂａｓｅｄ ｍｅｍｏｒｙ Ｓａｎｄｉｐ Ｔｉｗａｒｉ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６８(１０) ｐ１３７７(１９９６)
図７は上記文献に記載された浮遊ゲートを有する半導体記憶素子の断面の模式図を示し、ソース領域２０６とドレイン領域２０７が形成された半導体基板２０１上に厚さ１.１nm〜１.８nmのトンネル絶縁膜２０２を形成し、トンネル絶縁膜２０２上にＣＶＤ装置で直径５nm,間隔５nmのナノ結晶２０３を形成している。上記ナノ結晶２０３の密度は、１×１０12ｃｍ-2である。さらに、上記ナノ結晶２０３上にコントロールゲート絶縁膜２０４を形成し、そのコントロールゲート絶縁膜２０４上に厚さ７nmのＳiＯ2を堆積して、コントロールゲート２０５を形成している。
図７は上記文献に記載された浮遊ゲートを有する半導体記憶素子の断面の模式図を示し、ソース領域２０６とドレイン領域２０７が形成された半導体基板２０１上に厚さ１.１nm〜１.８nmのトンネル絶縁膜２０２を形成し、トンネル絶縁膜２０２上にＣＶＤ装置で直径５nm,間隔５nmのナノ結晶２０３を形成している。上記ナノ結晶２０３の密度は、１×１０12ｃｍ-2である。さらに、上記ナノ結晶２０３上にコントロールゲート絶縁膜２０４を形成し、そのコントロールゲート絶縁膜２０４上に厚さ７nmのＳiＯ2を堆積して、コントロールゲート２０５を形成している。
（２） Ｆａｓｔ ａｎｄ Ｌｏｎｇ Ｒｅｔｅｎｔｉｏｎ−Ｔｉｍｅ Ｎａｎｏ−Ｃｒｙｓｔａｌ Ｍｅｍｏｒｙ Ｈｕｓｓｅｉｎ Ｉ．Ｈａｎａｆｉ ｅｔ ａｌ．，ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ，Ｖｏｌ．４３，ｐ１３７９(１９９６)
図８(A)〜(C)は上記文献に記載された浮遊ゲートを有する半導体記憶素子の製造方法を示し、半導体基板３０１上に形成された５nm〜２０nmの熱酸化膜３０２を形成し(図８(A)に示す)、熱酸化膜３０２中にハイドーズのシリコンＳiまたはゲルマニウムＧeを過飽和にイオン注入する(図８(B)に示す)。このときのイオン注入は、例えば５ｋｅＶ、５×１０15ｃｍ-2の条件で行う。その後、窒素Ｎ2の雰囲気中で、９５０℃、３０分間の熱処理を施して、熱酸化膜３０２中に直径５nmのシリコンＳiまたはゲルマニウムＧeのナノ結晶３０３を成長させる。そして、半導体基板３０１に所定の間隔をあけてソース領域３０５とドレイン領域３０６を形成して、ソース領域３０５とドレイン領域３０６との間の領域に対向する熱酸化膜３０２上にゲート電極３０４を形成している(図８(C)に示す)。
図８(A)〜(C)は上記文献に記載された浮遊ゲートを有する半導体記憶素子の製造方法を示し、半導体基板３０１上に形成された５nm〜２０nmの熱酸化膜３０２を形成し(図８(A)に示す)、熱酸化膜３０２中にハイドーズのシリコンＳiまたはゲルマニウムＧeを過飽和にイオン注入する(図８(B)に示す)。このときのイオン注入は、例えば５ｋｅＶ、５×１０15ｃｍ-2の条件で行う。その後、窒素Ｎ2の雰囲気中で、９５０℃、３０分間の熱処理を施して、熱酸化膜３０２中に直径５nmのシリコンＳiまたはゲルマニウムＧeのナノ結晶３０３を成長させる。そして、半導体基板３０１に所定の間隔をあけてソース領域３０５とドレイン領域３０６を形成して、ソース領域３０５とドレイン領域３０６との間の領域に対向する熱酸化膜３０２上にゲート電極３０４を形成している(図８(C)に示す)。
上記文献（１）,（２）に述べられているように、１個のナノ結晶につき１個の電子が蓄積されたときのしきい値電圧Ｖthのシフト電圧△Ｖthは次式で表される。
△Ｖth＝ｑ(ｎwell／εox)(ｔcntl＋(εox／εsi)ｔwell／２)
…………… （式１）
ｑ：電子の負荷
ｎwell：ナノ結晶密度
εox：酸化膜の誘電率
ｔcntl：コントロールゲート酸化膜厚
εsi：シリコンの誘導率
ｔwell：ナノ結晶の大きさ
上記式１より明らかなように、ナノ結晶密度ｎwellおよびナノ結晶の大きさｔwellのばらつきを減じることによって、デバイス特性(△Ｖth)のばらつきを低減できることが分かる。また、ナノ結晶とチャネル間のトンネル絶縁膜の膜厚は、電子のナノ結晶への直接トンネリングを決定づける(トンネル確率はトンネル絶縁膜の膜厚の関数で表される)ものであるから、この膜厚のばらつきが書き込み特性のばらつきに影響を及ぼす。このように、上記ナノ結晶密度,ナノ結晶の大きさおよびナノ結晶とチャネル間のトンネル絶縁膜の膜厚がメモリ固有の制御すべき主たるパラメータと考えられる。
…………… （式１）
ｑ：電子の負荷
ｎwell：ナノ結晶密度
εox：酸化膜の誘電率
ｔcntl：コントロールゲート酸化膜厚
εsi：シリコンの誘導率
ｔwell：ナノ結晶の大きさ
上記式１より明らかなように、ナノ結晶密度ｎwellおよびナノ結晶の大きさｔwellのばらつきを減じることによって、デバイス特性(△Ｖth)のばらつきを低減できることが分かる。また、ナノ結晶とチャネル間のトンネル絶縁膜の膜厚は、電子のナノ結晶への直接トンネリングを決定づける(トンネル確率はトンネル絶縁膜の膜厚の関数で表される)ものであるから、この膜厚のばらつきが書き込み特性のばらつきに影響を及ぼす。このように、上記ナノ結晶密度,ナノ結晶の大きさおよびナノ結晶とチャネル間のトンネル絶縁膜の膜厚がメモリ固有の制御すべき主たるパラメータと考えられる。
上記文献（１）,（２）のナノ結晶密度,ナノ結晶の大きさおよびナノ結晶とチャネル間のトンネル絶縁膜の膜厚について考える。
文献（１）について
上記文献（１）の半導体記憶素子は、下地のＳiＯ2膜表面に偶発的に存在するナノ結晶またはＣＶＤ初期に発生するランダムな結晶核のまわりに島状に成長するナノ結晶を利用しているものと考えられ、ナノ結晶密度,ナノ結晶の大きさは制御されていない。一方、ナノ結晶とチャネル間のトンネル絶縁膜の膜厚については、予め半導体基板を熱酸化するものであり、従来の技術で制御可能と考えられる。
上記文献（１）の半導体記憶素子は、下地のＳiＯ2膜表面に偶発的に存在するナノ結晶またはＣＶＤ初期に発生するランダムな結晶核のまわりに島状に成長するナノ結晶を利用しているものと考えられ、ナノ結晶密度,ナノ結晶の大きさは制御されていない。一方、ナノ結晶とチャネル間のトンネル絶縁膜の膜厚については、予め半導体基板を熱酸化するものであり、従来の技術で制御可能と考えられる。
文献（２）について
上記文献（２）の半導体記憶素子は、熱酸化膜３０２中にシリコンＳiまたはゲルマニウムＧeをイオン注入した後、熱処理して熱酸化膜３０２中にナノ結晶を成長させるが、注入イオン濃度は、深さ方向に分布し、熱酸化膜３０２中のイオン濃度を均一にすることができない。したがって、濃度分布にばらつきのある状態で熱処理するから、熱酸化膜３０２中の深さ方向のナノ結晶密度も分布を有することになり、ナノ結晶密度,ナノ結晶の大きさおよびナノ結晶とチャネル間のトンネル絶縁膜の膜厚を制御するのは困難と考えられる。すなわち、課題であるナノ結晶密度,ナノ結晶の大きさおよびナノ結晶とチャネル間のトンネル絶縁膜の膜厚について、制御性・均一性を向上させるのは困難である。
上記文献（２）の半導体記憶素子は、熱酸化膜３０２中にシリコンＳiまたはゲルマニウムＧeをイオン注入した後、熱処理して熱酸化膜３０２中にナノ結晶を成長させるが、注入イオン濃度は、深さ方向に分布し、熱酸化膜３０２中のイオン濃度を均一にすることができない。したがって、濃度分布にばらつきのある状態で熱処理するから、熱酸化膜３０２中の深さ方向のナノ結晶密度も分布を有することになり、ナノ結晶密度,ナノ結晶の大きさおよびナノ結晶とチャネル間のトンネル絶縁膜の膜厚を制御するのは困難と考えられる。すなわち、課題であるナノ結晶密度,ナノ結晶の大きさおよびナノ結晶とチャネル間のトンネル絶縁膜の膜厚について、制御性・均一性を向上させるのは困難である。
さらに、下地の半導体基板に到達させることなく、膜厚５nm〜２０nmの極薄の酸化膜へ注入するには、なるべく低エネルギーのイオン注入をする必要があり、例えば２０nmの酸化膜に対しては５ｋｅＶとなる。さらに、酸化膜の膜厚が薄くなると、エネルギーを減じる必要があり、イオン注入機の通常の性能では、このような低エネルギーのイオン注入の制御が困難となり、製造方法として実用的でない。
特開平７−３０２８４８号公報
そこで、この発明の目的は、密度,大きさの制御性がよく、ばらつきの少ない半導体ナノ結晶を形成できる半導体ナノ結晶の製造方法を提供することにある。
また、この発明のもう一つの目的は、上記半導体ナノ結晶を半導体記憶素子に用いた場合に、半導体ナノ結晶とチャネル領域との間の絶縁膜の膜厚の制御が容易にでき、しきい値電圧や書き込み性能等の特性ばらつきが少なく、高速書き換えが可能な不揮発性を有する半導体記憶素子を提供することにある。
また、この発明のもう一つの目的は、上記半導体ナノ結晶を半導体記憶素子に用いた場合に、半導体ナノ結晶とチャネル領域との間の絶縁膜の膜厚の制御が容易にでき、しきい値電圧や書き込み性能等の特性ばらつきが少なく、高速書き換えが可能な不揮発性を有する半導体記憶素子を提供することにある。
上記目的を達成するため、この発明の半導体ナノ結晶の製造方法は、基板上に形成された絶縁膜上に大気圧以下の低圧下で非晶質半導体薄膜を堆積するステップと、上記非晶質半導体薄膜を堆積した後、大気圧以下の低圧下で上記非晶質半導体薄膜の表面に結晶核を形成するステップと、真空中または酸化性を有しないガスの雰囲気中で上記非晶質半導体薄膜の堆積温度以上の温度で上記非晶質半導体薄膜に熱処理を施して、上記結晶核を種にして上記絶縁膜上に直径１８nm以下の球状の複数の半導体ナノ結晶を互いに間隔をあけて形成するステップと、上記半導体ナノ結晶を形成した後、上記半導体ナノ結晶表面を酸化させて酸化膜を形成するステップとを有することを特徴としている。
上記半導体ナノ結晶の製造方法によれば、上記基板上に形成された絶縁膜上に大気圧以下の低圧下で非晶質半導体薄膜を堆積した後、真空中または酸化性を有しないガス雰囲気中で非晶質半導体薄膜の堆積温度以上の温度で、熱処理を施して堆積した非晶質半導体薄膜すべてを結晶粒に変化させることによって、球状の複数の半導体ナノ結晶を形成する。このとき、上記非晶質半導体薄膜の堆積膜厚ｔ,ナノ結晶の半径ｒ0および隣接する結晶粒の中心間の距離ｓには、
ｓ2ｔ＝(４π／３)ｒ0 3 ……… （式２）
の関係がある。上記隣接する半導体ナノ結晶の中心間の距離ｓは、半導体ナノ結晶の密度に相当し、非晶質半導体薄膜の膜質と熱処理条件で決定される。したがって、非晶質半導体薄膜の膜質と熱処理条件で隣接する半導体ナノ結晶の中心間の距離ｓと堆積膜厚ｔを制御することによって、半導体ナノ結晶の密度,大きさを制御することが可能になる。また、半導体ナノ結晶の直径を１８nm未満にすることによって、球状の半導体ナノ結晶の最低エネルギーが室温におけるエネルギーより大きくなるので、キャリア閉じ込め領域としての半導体ナノ結晶は、熱的なゆらぎの影響を受けることなく、室温で電子を十分に長時間保持することができる。したがって、密度,大きさの制御性がよく、ばらつきの少ない半導体ナノ結晶を形成できるまた、上記半導体ナノ結晶を半導体記憶素子に用いた場合、半導体ナノ結晶とチャネル領域との間の絶縁膜の膜厚の制御が容易にでき、しきい値電圧や書き込み性能等の特性ばらつきが少なく、高速書き換えが可能な不揮発性を有する半導体記憶素子を実現できる。また、上記基板上に形成された絶縁膜上に非晶質半導体薄膜を堆積した後、その非晶質半導体薄膜の表面に結晶核を形成し、続いて大気圧以下の低圧下で熱処理により非晶質半導体薄膜の表面の結晶核を種にして半導体ナノ結晶を成長させるので、半導体ナノ結晶の大きさ,形状や結晶性等の制御性が高まり、ばらつきをより一層低減できる。この場合、結晶核密度は、結晶核の形成条件によって決定することができる。
ｓ2ｔ＝(４π／３)ｒ0 3 ……… （式２）
の関係がある。上記隣接する半導体ナノ結晶の中心間の距離ｓは、半導体ナノ結晶の密度に相当し、非晶質半導体薄膜の膜質と熱処理条件で決定される。したがって、非晶質半導体薄膜の膜質と熱処理条件で隣接する半導体ナノ結晶の中心間の距離ｓと堆積膜厚ｔを制御することによって、半導体ナノ結晶の密度,大きさを制御することが可能になる。また、半導体ナノ結晶の直径を１８nm未満にすることによって、球状の半導体ナノ結晶の最低エネルギーが室温におけるエネルギーより大きくなるので、キャリア閉じ込め領域としての半導体ナノ結晶は、熱的なゆらぎの影響を受けることなく、室温で電子を十分に長時間保持することができる。したがって、密度,大きさの制御性がよく、ばらつきの少ない半導体ナノ結晶を形成できるまた、上記半導体ナノ結晶を半導体記憶素子に用いた場合、半導体ナノ結晶とチャネル領域との間の絶縁膜の膜厚の制御が容易にでき、しきい値電圧や書き込み性能等の特性ばらつきが少なく、高速書き換えが可能な不揮発性を有する半導体記憶素子を実現できる。また、上記基板上に形成された絶縁膜上に非晶質半導体薄膜を堆積した後、その非晶質半導体薄膜の表面に結晶核を形成し、続いて大気圧以下の低圧下で熱処理により非晶質半導体薄膜の表面の結晶核を種にして半導体ナノ結晶を成長させるので、半導体ナノ結晶の大きさ,形状や結晶性等の制御性が高まり、ばらつきをより一層低減できる。この場合、結晶核密度は、結晶核の形成条件によって決定することができる。
また、上記基板上に形成された絶縁膜上に半導体ナノ結晶を形成した後、半導体ナノ結晶表面を酸化することによって、半導体記憶素子のチャネル領域と半導体ナノ結晶間のトンネル絶縁膜となる酸化膜を制御よく形成できる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記非晶質半導体薄膜を堆積した後、上記非晶質半導体薄膜を大気にさらすことなく、上記半導体ナノ結晶を形成することを特徴としている。
上記実施形態の半導体ナノ結晶の製造方法によれば、上記非晶質半導体薄膜を堆積させた後、大気にさらすことなく、自然酸化膜のない状態で半導体ナノ結晶を形成すると、結晶化中の表面に結晶成長を阻害する自然酸化膜がないので、半導体ナノ結晶表面の形状が容易に変化しながら結晶化し、半導体ナノ結晶は、最も安定な形状である球に近い形となる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記非晶質半導体薄膜を堆積した後、上記半導体ナノ結晶を形成する前に上記非晶質半導体薄膜の堆積温度以下で上記非晶質半導体薄膜の表面の酸化膜を除去するステップを有することを特徴としている。
上記実施形態の半導体ナノ結晶の製造方法によれば、上記非晶質半導体薄膜を堆積した後、基板を一旦大気にさらした後でも、例えば、大気圧以下でＡrプラズマで表面の自然酸化膜をスパッタリングで除去するか、または、高真空下のシランガス等の雰囲気中で自然酸化膜を還元して除去して、上記半導体ナノ結晶を形成するための熱処理をする。そうすると、半導体ナノ結晶表面の形状が容易に変化しながら結晶化するため、半導体ナノ結晶は、最も安定な形状である球に近い形となる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶がシリコンからなる場合、上記結晶核を形成するステップは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つを含んだガスを原料ガスとして、０．０１Ｔorr以下の真空中で行うことを特徴としている。
上記実施形態の半導体ナノ結晶の製造方法によれば、上記非晶質半導体薄膜を堆積した後、反応室中に基板を設置して加熱しながら、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つを含んだガスを流して、０．０１Ｔorr以下の低圧下で処理することによって、上記ガスの分子または反応種を非晶質半導体薄膜表面に吸着させ、島状のシリコン粒を形成することなく、半導体ナノ結晶の形成に最適な結晶核を容易に形成できる。上記結晶核密度は、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つを含んだガスを流しているときの温度およびその時間で決めることができ、制御性がよい。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶がゲルマニウムからなる場合、上記結晶核を形成するステップは、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つを含んだガスを原料ガスとして、０．０１Ｔorr以下の真空中で行うことを特徴としている。
上記実施形態の半導体ナノ結晶の製造方法によれば、上記非晶質半導体薄膜を堆積した後、反応室中に基板を設置して加熱しながら、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つを含んだガスを流して、０．０１Ｔorr以下の低圧下で処理することによって、上記ガスの分子または反応種を非晶質半導体薄膜表面に吸着させ、島状のゲルマニウム粒を形成することなく、ゲルマニウムからなる半導体ナノ結晶の形成に最適な結晶核を容易に形成できる。上記結晶核密度は、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つを含んだガスを流しているときの温度およびその時間で決めることができ、制御性がよい。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶がシリコンとゲルマニウムからなる場合、上記結晶核を形成するステップは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つとを含んだガスを原料ガスとして、０．０１Ｔorr以下の真空中で行うことを特徴としている。
上記実施形態の半導体ナノ結晶の製造方法によれば、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つとを含んだガスを流して、０．０１Ｔorr以下の低圧下で処理することによって、上記ガスの分子または反応種を非晶質半導体薄膜表面に吸着させ、島状のシリコンゲルマニウム粒を形成することなく、シリコンとゲルマニウムからなる半導体ナノ結晶の形成に最適な結晶核を容易に形成できる。上記結晶核密度は、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つとを含んだガスを流しているときの温度およびその時間で決めることができ、制御性がよい。
また、一実施形態の半導体ナノ結晶の製造方法は、上記非晶質半導体薄膜の堆積膜厚ｔと、隣接する上記半導体ナノ結晶の中心間の距離ｓは、ｔ＜(π／６)ｓの関係を満たすことを特徴としている。
上記実施形態の半導体ナノ結晶の製造方法によれば、上記堆積膜厚ｔと半導体ナノ結晶の中心間の距離ｓの関係式を満足するように、堆積膜厚ｔと半導体ナノ結晶の中心間の距離ｓを設定することによって、隣接する半導体ナノ結晶同士がくっつくことなく、互いに間隔をあけて半導体ナノ結晶を形成できる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶は、シリコンまたはゲルマニウム、あるいはシリコンとゲルマニウムの混合物のうちのいずれか１つからなることを特徴としている。
上記実施形態の半導体ナノ結晶の製造方法によれば、シリコンまたはゲルマニウム、あるいはシリコンとゲルマニウムの混合物のうちのいずれか１つからなる半導体ナノ結晶は、既存の製造装置とプロセス制御により容易に形成することができ、半導体ナノ結晶の大きさ,形状および結晶性等の制御性がよく、ばらつきの少ない半導体ナノ結晶を容易に形成できる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶がシリコンからなる場合、上記非晶質半導体薄膜を形成するステップは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つを原料ガスとして、あるいは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと酸化性を有しないガスとの混合ガスを原料ガスとして、アモルファスシリコン薄膜を堆積すると共に、上記半導体ナノ結晶を形成するステップは、１０Ｔorr以下の真空中または１０Ｔorr以下の酸化性を有しないガスの雰囲気中で上記半導体ナノ結晶を成長させることを特徴としている。
上記実施形態の半導体ナノ結晶の製造方法によれば、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つを原料ガスとして、あるいは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つとへリウム,窒素,アルゴンまたは水素等の酸化性を有しないガスとの混合ガスを原料ガスとして、大気圧以下の真空中で反応させて、非晶質半導体薄膜を堆積させた後、引き続いて、圧力が１０Ｔorr以下の真空中または１０Ｔorr以下のへリウム,窒素,アルゴンおよび水素等の酸化性を有しないガス雰囲気中で、上記非晶質半導体薄膜の堆積温度以上で熱処理することによって、大きさ,形状が均一な球状の半導体ナノ結晶を形成できる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶がゲルマニウムからなる場合、上記非晶質半導体薄膜を形成するステップは、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つを原料ガスとして、あるいは、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つと酸化性を有しないガスとの混合ガスを原料ガスとして、アモルファスゲルマニウム薄膜を堆積すると共に、上記半導体ナノ結晶を形成するステップは、１０Ｔorr以下の真空中または１０Ｔorr以下の酸化性を有しないガスの雰囲気中で上記半導体ナノ結晶を成長させることを特徴としている。
上記実施形態の半導体ナノ結晶の製造方法によれば、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つを原料ガスとして、あるいは、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つとへリウム,窒素,アルゴンまたは水素等の酸化性を有しないガスとの混合ガスを原料ガスとして、大気圧以下の真空中で反応させて、非晶質半導体薄膜を堆積させた後、引き続いて、圧力が１０Ｔorr以下の真空中または１０Ｔorr以下のへリウム,窒素,アルゴンおよび水素等の酸化性を有しないガス雰囲気中で、上記非晶質半導体薄膜の堆積温度以上で熱処理することによって、大きさ,形状が均一な球状の半導体ナノ結晶を形成できる。
上記実施形態の半導体ナノ結晶の製造方法によれば、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つを原料ガスとして、あるいは、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つとへリウム,窒素,アルゴンまたは水素等の酸化性を有しないガスとの混合ガスを原料ガスとして、大気圧以下の真空中で反応させて、非晶質半導体薄膜を堆積させた後、引き続いて、圧力が１０Ｔorr以下の真空中または１０Ｔorr以下のへリウム,窒素,アルゴンおよび水素等の酸化性を有しないガス雰囲気中で、上記非晶質半導体薄膜の堆積温度以上で熱処理することによって、大きさ,形状が均一な球状の半導体ナノ結晶を形成できる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶がシリコンとゲルマニウムからなる場合、上記非晶質半導体薄膜を形成するステップは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つとを原料ガスとして、あるいは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つと酸化性を有しないガスとの混合ガスを原料ガスとして、アモルファスシリコンゲルマニウム薄膜を堆積すると共に、上記半導体ナノ結晶を形成するステップは、１０Ｔorr以下の真空中または１０Ｔorr以下の酸化性を有しないガスの雰囲気中で上記半導体ナノ結晶を成長させることを特徴としている。
上記実施形態の半導体ナノ結晶の製造方法によれば、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つとを原料ガスとして、あるいは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つとへリウム,窒素,アルゴンまたは水素等の酸化性を有しないガスとの混合ガスを原料ガスとして、大気圧以下の真空中で反応させて、非晶質半導体薄膜を堆積させた後、引き続いて、圧力が１０Ｔorr以下の真空中または１０Ｔorr以下のへリウム,窒素,アルゴンおよび水素等の酸化性を有しないガス雰囲気中で、上記非晶質半導体薄膜の堆積温度以上で熱処理することによって、大きさ,形状が均一な球状の半導体ナノ結晶を形成できる。
また、この発明のＭＯＳ型デバイスの製造方法は、上記のいずれか１つの半導体ナノ結晶の製造方法を用いてＭＯＳ型デバイスを製造するＭＯＳ型デバイスの製造方法であって、上記半導体ナノ結晶の製造方法により形成された半導体ナノ結晶を、キャリア閉じ込め領域として用いたことを特徴としている。
また、この発明の電界効果トランジスタの製造方法は、上記ＭＯＳ型デバイスの製造方法を用いた電界効果トランジスタの製造方法であって、上記半導体ナノ結晶の製造方法により形成された半導体ナノ結晶を、電界効果トランジスタのフローティングゲートとして用いたことを特徴としている。
上記電界効果トランジスタの製造方法によれば、上記半導体ナノ結晶を基板上に形成された電界効果トランジスタのキャリア閉じ込め領域としてのフローティングゲートに用いることによって、少ない素子数でかつ小さな面積で構成でき、特性ばらつきが少なく、高速書き換えが可能な不揮発性を有する電界効果トランジスタを製造できる。
また、この発明の半導体ナノ結晶を用いた半導体記憶素子は、上記いずれか１つの半導体ナノ結晶の製造方法により製造された上記半導体ナノ結晶を、ＳＯＩ(Semiconductor on Insulator)基板上に形成されたトランジスタのフローティングゲートとしたことを特徴としている。
上記半導体ナノ結晶を用いた半導体記憶素子によれば、上記半導体ナノ結晶をＳＯＩ基板上に形成されたトランジスタのキャリア閉じ込め領域としてのフローティングゲートに用いることによって、少ない素子数でかつ小さな面積で構成でき、特性ばらつきが少なく、高速書き換えが可能な不揮発性を有する半導体記憶素子を実現できる。
以上より明らかなように、この発明の半導体ナノ結晶の製造方法は、基板上に形成された絶縁膜上に大気圧以下の低圧下で非晶質半導体薄膜を堆積した後、大気圧以下の低圧下で上記非晶質半導体薄膜の表面に結晶核を形成し、真空中または酸化性を有しないガスの雰囲気中で非晶質半導体薄膜の堆積温度以上の温度で非晶質半導体薄膜に熱処理を施して、上記結晶核を種にして上記絶縁膜上に直径１８nm以下の球状の複数の半導体ナノ結晶を互いに間隔をあけて形成し、その後、上記半導体ナノ結晶表面を酸化させて酸化膜を形成するものである。
したがって、この発明の半導体ナノ結晶の製造方法によれば、上記半導体ナノ結晶の密度,大きさ等の制御性がよく、特性ばらつきの少ない半導体ナノ結晶を形成できる。また、半導体ナノ結晶の直径を１８nm未満にすることによって、球状の半導体ナノ結晶の最低エネルギーが室温におけるエネルギーより大きくなるので、キャリア閉じ込め領域としての半導体ナノ結晶は、熱的なゆらぎの影響を受けることなく、室温で電子を十分に長時間保持することができる。また、単電子トランジスタや単電子メモリに適用できるnmサイズの球状の半導体ナノ結晶を実現することができる。上記半導体ナノ結晶を用いて、極低温への冷却を必要とせず室温で情報記憶可能な特性ばらつきの少ない半導体記憶素子を提供することができる。さらに、この半導体記憶素子を用いることによって、少ない素子数，少ない面積で情報記憶装置（メモリ）が構成できると共に，高速に置き換え可能でかつ不揮発性を有する半導体記憶装置を実現することができる。また、上記非晶質半導体薄膜を堆積した後、上記半導体ナノ結晶を形成する前に大気圧以下の低圧下で上記非晶質半導体薄膜の表面に結晶核を形成するので、その後、引き続いて大気圧以下の低圧下で熱処理により非晶質半導体薄膜の表面の結晶核を種にして半導体ナノ結晶を成長させるから、半導体ナノ結晶の大きさ,形状や結晶性等の制御性が高まり、ばらつきをより一層低減することができる。
また、上記半導体ナノ結晶を形成した後、上記半導体ナノ結晶表面を酸化させて酸化膜を形成するので、この半導体ナノ結晶を半導体記憶素子に用いた場合、半導体記憶素子のチャネル領域と半導体ナノ結晶間のトンネル絶縁膜となる酸化膜を制御よく形成することができる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記非晶質半導体薄膜を堆積した後、上記非晶質半導体薄膜を大気にさらすことなく、上記半導体ナノ結晶を形成するので、結晶化中の表面に結晶成長を阻害する自然酸化膜がなく、半導体ナノ結晶表面の形状が容易に変化しながら結晶化するため、半導体ナノ結晶は、最も安定な形状である球に近い形となる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記非晶質半導体薄膜を堆積した後、上記半導体ナノ結晶を形成する前に上記非晶質半導体薄膜の堆積温度以下で上記非晶質半導体薄膜の表面の酸化膜を除去するので、上記非晶質半導体薄膜を堆積した後、基板を一旦大気にさらした後でも、自然酸化膜を還元して除去し、その後、上記半導体ナノ結晶を形成するための熱処理をすると、半導体ナノ結晶表面の形状が容易に変化しながら結晶化するため、半導体ナノ結晶は、最も安定な形状である球に近い形となる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶がシリコンからなる場合、上記結晶核を形成するステップは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つを含んだガスを原料ガスとして、０．０１Ｔorr以下の真空中で行うので、上記ガスの分子または反応種を非晶質半導体薄膜表面に吸着させ、島状のシリコン粒を形成することなく、シリコンからなるナノ結晶の形成に最適な結晶核を容易に形成することができる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶がゲルマニウムからなる場合、上記結晶核を形成するステップは、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つを含んだガスを原料ガスとして、０．０１Ｔorr以下の真空中で行うので、上記ガスの分子または反応種を非晶質半導体薄膜表面に吸着させ、島状のゲルマニウム粒を形成することなく、ゲルマニウムからなる半導体ナノ結晶の形成に最適な結晶核を容易に形成することができる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶がシリコンとゲルマニウムからなる場合、上記結晶核を形成するステップは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つとを含んだガスを原料ガスとして、０．０１Ｔorr以下の真空中で行うので、上記ガスの分子または反応種を非晶質半導体薄膜表面に吸着させ、島状のシリコンゲルマニウム粒を形成することなく、シリコンとゲルマニウムからなる半導体ナノ結晶の形成に最適な結晶核を容易に形成することができる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記非晶質半導体薄膜の堆積膜厚ｔと、隣接する上記半導体ナノ結晶の中心間の距離ｓは、ｔ＜(π／６)ｓの関係を満たすように、堆積膜厚ｔと半導体ナノ結晶の中心間の距離ｓを設定することによって、隣接する半導体ナノ結晶同士がくっつくことなく、互いに間隔をあけて半導体ナノ結晶を形成することができる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶は、シリコンまたはゲルマニウム、あるいはシリコンとゲルマニウムの混合物のうちのいずれか１つからなることので、既存の製造装置とプロセス制御により容易に形成することができ、半導体ナノ結晶の大きさ,形状および結晶性等の制御性がよく、ばらつきの少ない半導体ナノ結晶を容易に形成することができる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶がシリコンからなる場合、上記非晶質半導体薄膜を形成するステップは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つを原料ガスとして、あるいは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと酸化性を有しないガスとの混合ガスを原料ガスとして、アモルファスシリコン薄膜を堆積すると共に、上記半導体ナノ結晶を形成するステップは、１０Ｔorr以下の真空中または１０Ｔorr以下の酸化性を有しないガスの雰囲気中で上記半導体ナノ結晶を成長させるので、大きさ,形状が均一な球状の半導体ナノ結晶を形成することができる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶がゲルマニウムからなる場合、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つを原料ガスとして、あるいは、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つと酸化性を有しないガスとの混合ガスを原料ガスとして、アモルファスゲルマニウム薄膜を堆積すると共に、１０Ｔorr以下の真空中または１０Ｔorr以下の酸化性を有しないガスの雰囲気中で上記半導体ナノ結晶を成長させるので、大きさ,形状が均一な球状の半導体ナノ結晶を形成することができる。
また、一実施形態の半導体ナノ結晶の製造方法は、上記半導体ナノ結晶がシリコンとゲルマニウムからなる場合、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つとを原料ガスとして、あるいは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つと酸化性を有しないガスとの混合ガスを原料ガスとして、アモルファスシリコンゲルマニウム薄膜を堆積すると共に、１０Ｔorr以下の真空中または１０Ｔorr以下の酸化性を有しないガスの雰囲気中で上記半導体ナノ結晶を成長させるので、大きさ,形状が均一な球状の半導体ナノ結晶を形成することができる。
また、この発明の電界効果トランジスタの製造方法は、上記いずれか１つの半導体ナノ結晶の製造方法により形成された半導体ナノ結晶を、基板上に形成された絶縁膜上に形成された電界効果トランジスタのフローティングゲートとして用いたものである。
したがって、この発明の電界効果トランジスタの製造方法によれば、上記半導体ナノ結晶を絶縁膜上に形成された電界効果トランジスタのキャリア閉じ込め領域としてのフローティングゲートに用いることによって、少ない素子数でかつ小さな面積で構成でき、特性ばらつきが少なく、高速書き換えが可能な不揮発性を有する電界効果トランジスタを製造することができる。
また、この発明の半導体ナノ結晶を用いた半導体記憶素子は、上記いずれか１つの半導体ナノ結晶の製造方法により製造された上記半導体ナノ結晶を、ＳＯＩ基板上に形成されたトランジスタのフローティングゲートとして用いたものである。
したがって、この発明の半導体ナノ結晶を用いた半導体記憶素子によれば、上記半導体ナノ結晶をＳＯＩ基板上に形成されたトランジスタのキャリア閉じ込め領域としてのフローティングゲートに用いることによって、少ない素子数でかつ小さな面積で構成でき、特性ばらつきが少なく、高速書き換えが可能な不揮発性を有する半導体記憶素子を実現することができる。
以下、この発明の半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子を図示の実施の形態により詳細に説明する。
（第１実施形態）
図１(A)〜(E)はこの発明の第１実施形態の半導体ナノ結晶の製造方法を用いた半導体記憶素子の製造工程を示す図である。
図１(A)〜(E)はこの発明の第１実施形態の半導体ナノ結晶の製造方法を用いた半導体記憶素子の製造工程を示す図である。
はじめに、図１(A)に示すように、シリコン基板１表面を以下の条件でＲＴ０(Rapid Thermal Oxidation)により酸化させて、シリコン基板１表面に厚さ２nmのトンネル絶縁膜２を形成する。
Ｎ2ＯとＯ2の混合ガス ： Ｎ2Ｏ＋Ｏ2＝６５％
温度 ： １０５０℃
次に、図示しない炉タイプのホットウォール型ＬＰ(低圧)ＣＶＤ(ケミカル・ベイパー・ディポジション)装置を使用して、同一装置内でトンネル絶縁膜２上にアモルファスシリコン薄膜３を堆積する堆積工程(図１(B)に示す)と、さらに、球状結晶化のための熱処理工程(図１(C),(D)に示す)とを次の条件で真空状態を保ったまま連続的に行う。
温度 ： １０５０℃
次に、図示しない炉タイプのホットウォール型ＬＰ(低圧)ＣＶＤ(ケミカル・ベイパー・ディポジション)装置を使用して、同一装置内でトンネル絶縁膜２上にアモルファスシリコン薄膜３を堆積する堆積工程(図１(B)に示す)と、さらに、球状結晶化のための熱処理工程(図１(C),(D)に示す)とを次の条件で真空状態を保ったまま連続的に行う。
［アモルファスシリコン薄膜の堆積工程］
温度 ： ５００℃
原料ガス ： モノシラン ５０ｓｃｃｍ
希釈ガス ： ヘリウム １０００ｓｃｃｍ
圧力 ： ２５Ｐａ
堆積速度 ： ２Å／１分間
膜厚 ： ４nm
［熱処理工程］
温度 ： ７５０℃
雰囲気ガス： ヘリウム
圧力 ： ０．０１Ｔorr
上記条件で図１(D)に示すように、直径ｄ0が８nm、間隔が６nm、中心間の距離ｓが１４nm程度のナノ結晶４が得られた。
温度 ： ５００℃
原料ガス ： モノシラン ５０ｓｃｃｍ
希釈ガス ： ヘリウム １０００ｓｃｃｍ
圧力 ： ２５Ｐａ
堆積速度 ： ２Å／１分間
膜厚 ： ４nm
［熱処理工程］
温度 ： ７５０℃
雰囲気ガス： ヘリウム
圧力 ： ０．０１Ｔorr
上記条件で図１(D)に示すように、直径ｄ0が８nm、間隔が６nm、中心間の距離ｓが１４nm程度のナノ結晶４が得られた。
上記［アモルファスシリコン薄膜の堆積工程］の原料ガスは、モノシランのかわりにジシランガスやトリシランガスを用いてもよい。上記モノシランガス、ジシランガス、トリシランガスの順により低温で分解するので、この順に堆積温度を下げることができ、各々５００〜５５０℃、４５０〜５００℃、４００〜４５０℃の温度範囲でアモルファスシリコン薄膜を堆積することができる。一般に薄膜は、１０nm以下に非常に薄くなると、堆積直後は島状になりやすく、今回必要とされる連続的な薄膜を得るにはより低温で堆積するのが望ましい。
また、希釈ガスとしてへリウムのかわりに窒素、水素、アルゴン等の酸化性を有しないガスを用いてもよい。必ずしも希釈ガスは用いる必要はないが、希釈ガスを用いた場合、膜厚均一性を容易に制御することができる。
また、上記［熱処理工程］の温度は、結晶化を進行させるためにアモルファスシリコン薄膜の堆積温度以上とする必要がある。望ましくは、結晶化が容易に進行する６００℃以上がよい。この熱処理の初期に生成する結晶核の密度は、一般に高温ほど高く、この第１実施形態では７５０℃とした。また、１０Ｔorr以上の圧力では、ナノ結晶が球状とならなかったり、ナノ結晶の大きさがばらつくなどの不具合が生じるので好ましくない。一般に、所望のナノ結晶を得るには、堆積したアモルファスシリコン薄膜の膜質に適した温度に設定する必要がある。また、熱処理中に少量の酸化性を有しないガスを雰囲気とすることによって、基板全面でより均一なナノ結晶を得やすくなる。なお、真空中で基板をロードロック室を介して搬送可能なＣＶＤ反応室とランプアニールまたは熱処理炉を備えた装置では、アモルファスシリコン薄膜の堆積工程と熱処理工程を別々の反応室で行ってもよい。
次に、図１(E)に示すように、厚さ７nm程度のＳiＯ2膜をＣＶＤ法により堆積して、コントロールゲート絶縁膜５を形成した後、ゲート電極６となる多結晶シリコン領域を作製する。この多結晶シリコン領域には、ｎ型不純物を高濃度にドープして低抵抗化する。その後、上記シリコン基板１にソース,ドレイン領域７,８を形成する。
上記半導体ナノ結晶の製造方法では、アモルファスシリコン薄膜３の膜質と熱処理条件で隣接するナノ結晶の中心間の距離ｓと堆積膜厚ｔを制御することによって、ナノ結晶の密度,大きさを制御することができる。また、上記ナノ結晶４の直径を１８nm未満にすることによって、球状のナノ結晶４の最低エネルギーが室温におけるエネルギーより大きくなるので、キャリア閉じ込め領域としてのナノ結晶４は、熱的なゆらぎの影響を受けることなく、室温で電子を十分に長時間保持することができる。
上記ナノ結晶４の直径を１８nm未満にする理由を以下に説明する。
まず、上記球状のナノ結晶を半径ｒ0の球とみなすと、ナノ結晶内の基底エネルギーＥは、一般的な量子力学に基づいて、
Ｅ＝ｈ2／(８ｍ)×（１／ｒ0 2） ……… （式３）
(ｈ：プランク定数、ｍ：電子の有効質量)
で表される。上記ナノ結晶が、熱的なゆらぎの影響を受けることなく、キャリアの閉じ込め領域として有効に働くためには、基底エネルギーＥがエネルギーのゆらぎｋＴより大きい必要がある。このためには以下の不等式を満足する必要がある。
Ｅ＝ｈ2／(８ｍ)×（１／ｒ0 2） ……… （式３）
(ｈ：プランク定数、ｍ：電子の有効質量)
で表される。上記ナノ結晶が、熱的なゆらぎの影響を受けることなく、キャリアの閉じ込め領域として有効に働くためには、基底エネルギーＥがエネルギーのゆらぎｋＴより大きい必要がある。このためには以下の不等式を満足する必要がある。
Ｅ＞ｋＴ ……………………… （式４）
(ｋ：ボルツマン定数、Ｔ：温度)
上記(式３),(式４)により室温でキャリアの閉じ込め領域として有効となるためには、ナノ結晶の直径ｄ0は、
ｄ0＝２ｒ0≦２ｈ／［８ｍｋＴ］1/2≒１８nm ……… （式４）
を満足する必要がある。
(ｋ：ボルツマン定数、Ｔ：温度)
上記(式３),(式４)により室温でキャリアの閉じ込め領域として有効となるためには、ナノ結晶の直径ｄ0は、
ｄ0＝２ｒ0≦２ｈ／［８ｍｋＴ］1/2≒１８nm ……… （式４）
を満足する必要がある。
また、１個のナノ結晶をそのナノ結晶と周囲の絶縁膜の境界に存在するポテンシャルバリア(ナノ結晶をＳi，絶縁膜をＳiＯ2とすると、その高さは約３.２eＶ)で囲まれたキャリア閉じ込め領域とし、１個の電子が１個のナノ結晶に蓄積されたとき、さらに別の電子が入ってくるのを阻止する効果(クローンブロッケード)が室温で発現するためには、１個の電子が蓄積されたときの静電気エネルギーｑ2／(２Ｃ)の増加が熱的なゆらぎのエネルギーｋＴより大きいことが要求され、その関係は次式で表される。
ｑ2／(２Ｃ)＞ｋＴ ……… （式５）
Ｃ＝４πεiｄ0 ……… （式６）
ｑ：電子１個の電荷
ｋ：ボルツマン定数
Ｔ：温度(室温)
Ｃ：ナノ結晶の自己容量
εi：周囲の絶縁膜の誘導率
上記(式６)を(式５)に代入して、
ｑ2／２／（πεiｄ0）＞ｋＴ
ｄ0＜ｑ2／８πεi／ｋＴ ……… （式７）
となる。上記(式７)を室温で満足させるためには、ナノ結晶の直径ｄ0は、
ｄ0≦１８nm
となる。このように、ナノ結晶内のエネルギーが量子化され、その基底エネルギーが室温のゆらぎより高く、かつ、クローンブロッケードが発現するためには、ナノ結晶の大きさは、直径が１８nmより小さい必要がある。
Ｃ＝４πεiｄ0 ……… （式６）
ｑ：電子１個の電荷
ｋ：ボルツマン定数
Ｔ：温度(室温)
Ｃ：ナノ結晶の自己容量
εi：周囲の絶縁膜の誘導率
上記(式６)を(式５)に代入して、
ｑ2／２／（πεiｄ0）＞ｋＴ
ｄ0＜ｑ2／８πεi／ｋＴ ……… （式７）
となる。上記(式７)を室温で満足させるためには、ナノ結晶の直径ｄ0は、
ｄ0≦１８nm
となる。このように、ナノ結晶内のエネルギーが量子化され、その基底エネルギーが室温のゆらぎより高く、かつ、クローンブロッケードが発現するためには、ナノ結晶の大きさは、直径が１８nmより小さい必要がある。
したがって、上記半導体ナノ結晶の製造方法では、密度,大きさの制御性がよく、ばらつきの少ないナノ結晶を形成することができる。また、このナノ結晶を半導体記憶素子に用いた場合、ナノ結晶とチャネル領域との間の絶縁膜の膜厚を容易に制御でき、しきい値電圧や書き込み性能等の特性ばらつきが少なく、高速書き換えが可能な不揮発性を有する半導体記憶素子を実現することができる。
また、上記アモルファスシリコン薄膜３を堆積させた後、大気にさらすことなく、自然酸化膜のない状態でナノ結晶４を形成すると、結晶化中の表面に結晶成長を阻害する自然酸化膜がないので、図１(C)に示すように、ナノ結晶４表面の形状が容易に変化しながら結晶化し、ナノ結晶は、最も安定な形状である球に近い形となる。
上記アモルファスシリコン薄膜３を堆積した後、一旦基板を大気にさらして表面に自然酸化膜が生成した場合は、以下の方法で表面の自然酸化膜を除去した後、大気にさらさないで表面に自然酸化膜を生成することなく、引き続いて連続的に結晶化のための熱処理することによって、図１(c)に示すように、ナノ結晶４表面の形状が容易に変化しながら結晶化するため、最も安定な形状である球に近い形となり。同等のナノ結晶を得ることができる。すなわち、真空中で基板を搬送することのできるロードロック室を介して自然酸化膜を除去する反応室と熱処理装置を有するいわゆるマルチチャンバー型装置を使用して連続的に処理する。また、上記自然酸化膜は、弗酸ＨＦの蒸気雰囲気中でエッチングにより除去してもよいし、Ａrプラズマ中でスパッタリングにより除去してもよい。
また、上記アモルファスシリコン薄膜３の堆積膜厚ｔと、隣接するナノ結晶４の中心間の距離ｓとの関係式ｔ＜(π／６)ｓを満足するように、堆積膜厚ｔとナノ結晶の中心間の距離ｓを設定することによって、隣接するナノ結晶４同士がくっつくことなく、互いに間隔をあけてナノ結晶４を形成することができる。
また、上記ナノ結晶４は、シリコンからなるので、既存の製造装置とプロセス制御により容易に形成することができ、ナノ結晶の大きさ,形状および結晶性等の制御性がよく、ばらつきの少ないナノ結晶を容易に形成することができる。
また、上記モノシランガスと酸化性を有しないへリウムガスとの混合ガスを原料ガスとして、大気圧以下の真空中で反応させて、アモルファスシリコン薄膜３を堆積させた後、引き続いて、１０Ｔorr以下の酸化性を有しないへリウムガス雰囲気中で、アモルファスシリコン薄膜３の堆積温度５００℃以上の温度(７５０℃)で熱処理することによって、大きさ,形状が均一な球状のナノ結晶４を形成することができる。
上記第１実施形態の半導体ナノ結晶の製造方法では、トンネル絶縁膜２の形成後にナノ結晶４を形成したが、順序を逆にしてもよい。すなわち、図２(A)に示すように、上記製造方法と同様の［アモルファスシリコン薄膜の堆積工程］で、シリコン基板１１上にアモルファスシリコン薄膜１２を形成し、図２(B)に示すように、［熱処理工程］により１０nmのナノ結晶１３を形成した後、図２(C)に示すように、ナノ結晶１３表面を厚さ２nmほど酸化すると共に、シリコン基板１１表面を酸化してトンネル絶縁膜１４bを形成する。こうして、表面が酸化されたナノ結晶１３aの直径は８nm程度となる。そして、図２(D)に示すように、上記ナノ結晶１３a表面の酸化膜１４aと上記トンネル絶縁膜１４bの上に、厚さ７nm程度のＳiＯ2膜をＣＶＤ法により堆積して、コントロールゲート絶縁膜１５を形成した後、ゲート電極１６となる多結晶シリコン領域を作製する。この多結晶シリコン領域には、ｎ型不純物を高濃度にドープして低抵抗化する。その後、上記シリコン基板１１にソース,ドレイン領域１７,１８を形成する。このように、上記半導体基板１１上にナノ結晶１３を形成した後、ナノ結晶１３表面と半導体基板１１表面とを酸化して絶縁膜１４a,１４bを形成することによって、ソース,ドレイン領域１７,１８間のチャネル領域とナノ結晶１３間のトンネル絶縁膜となる酸化膜を制御よく形成することができる。
また、上記第１実施形態では、シリコンＳiのナノ結晶について述べたが、ゲルマニウムＧeのナノ結晶についても、非晶質半導体薄膜としてアモルファスゲルマニウム薄膜を形成する堆積工程と熱処理工程により同様に形成でき、ナノ結晶の大きさ,形状および結晶性等の制御性がよく、ばらつきの少ないナノ結晶を容易に形成できる。
上記アモルファスゲルマニウム薄膜は、以下の条件でＬＰＣＶＤ装置により堆積する。
原料ガス：四フッ化ゲルマニウムＧeＦ4
温度 ：３５０℃
圧力 ：２５Ｐａ
なお、原料ガスにモノゲルマンＧeＨ4を用いてもよい。
温度 ：３５０℃
圧力 ：２５Ｐａ
なお、原料ガスにモノゲルマンＧeＨ4を用いてもよい。
また、シリコンＳiとゲルマニウムＧeからなるナノ結晶についても、非晶質半導体薄膜としてのアモルファスシリコンゲルマニウム薄膜を形成する堆積工程と熱処理工程により同様に形成でき、ナノ結晶の大きさ,形状および結晶性等の制御性がよく、ばらつきの少ないナノ結晶を容易に形成できる。
上記アモルファスシリコンゲルマニウム薄膜は、以下の条件でＬＰＣＶＤ装置により堆積する。
原料ガス：四フッ化ゲルマニウムＧeＦ4とジシランＳi2Ｈ6
温度 ：３７５℃
圧力 ：２５Ｐａ
なお、原料ガスの四フッ化ゲルマニウムＧeＦ4の代わりにモノゲルマンＧeＨ4を用いてもよいし、Ｓi2Ｈ6の代わりにシランまたはトリシランを用いてもよい。
温度 ：３７５℃
圧力 ：２５Ｐａ
なお、原料ガスの四フッ化ゲルマニウムＧeＦ4の代わりにモノゲルマンＧeＨ4を用いてもよいし、Ｓi2Ｈ6の代わりにシランまたはトリシランを用いてもよい。
また、上記第１実施形態では、シリコン基板を用いたが、図３に示すように、ＳＩＭＯＸ(Separation by Implanted Oxyden)のようなＳＯＩ(Semiconductor on Insulator)基板４０を用いてもよい。図３に示すように、半導体基板４１,埋込酸化層４２および半導体層４３で構成されたＳＯＩ基板４０上に、トンネル絶縁膜３２を形成し、そのトンネル絶縁膜３２上に互いに間隔をあけて球状のナノ結晶３４を形成している。そして、上記ナノ結晶３４上とトンネル絶縁膜３２上にコントロールゲート絶縁膜３５を形成し、そのコントロールゲート絶縁膜３５上の半導体層４３に形成されたソース領域３７とドレイン領域３８との間の領域に対向する領域にゲート電極３６を形成している。上記ナノ結晶３４をＳＯＩ基板４０上に形成されたトランジスタのキャリア閉じ込め領域としてのフローティングゲートに用いることによって、少ない素子数でかつ小さな面積で構成でき、特性ばらつきが少なく、高速書き換えが可能な不揮発性を有する半導体記憶素子を実現することができる。
（第２実施形態）
図４(A)〜(F)はこの発明の第２実施形態の半導体ナノ結晶の製造方法を用いた半導体記憶素子の製造工程を示す図である。この第２実施形態では、結晶核を形成する以外は第１実施形態と同一である。
図４(A)〜(F)はこの発明の第２実施形態の半導体ナノ結晶の製造方法を用いた半導体記憶素子の製造工程を示す図である。この第２実施形態では、結晶核を形成する以外は第１実施形態と同一である。
まず、図４(A)に示すように、シリコン基板５１上に第１実施形態と同様の方法でトンネル絶縁膜５２を形成する。
次に、図４(B)に示すように、第１実施形態と同様の方法で厚さ４nmのアモルファスシリコン薄膜５３を堆積する。
次に、以下の方法で、第１実施形態と同一のＬＰＣＶＤ装置(図示せず)内でアモルファスシリコン薄膜５３表面上への結晶核６０を形成する工程(図４(C)に示す)と、結晶化のための熱処理を施してナノ結晶５４を形成する工程(図４(D),(E)に示す)を大気にさらすことなく連続的に行う。
［前処理工程］
弗酸ＨＦ ： １％
時間 ： １分間
［結晶核の形成工程］
一旦１×１０-9Ｔorrまで真空引きした後、
温度 ： ５９０℃
圧力 ： １×１０-5Ｔorr
ジシランガス ： １０ｓｃｃｍ
時間 ： １２分間
［結晶化のための熱処理工程］
温度 ： ７７０℃
圧力 ： １×１０-9Ｔorr
時間 ： ６０秒間
上記条件で図４(E)に示すように、直径８nm、間隔６nm、中心間の距離１４のナノ結晶５４が形成できた。上記結晶核６０の形成中(ジシランガス照射中)は結晶成長は起こらず、結晶核密度は、温度が高いほどジシランガス照射時間が長い程大きく、結晶化のための熱処理時間が長いほど結晶核は大きくなる。すなわち、ジシランガス照射温度と時間および熱処理時間を適正化することによって、所望のナノ結晶を形成することが可能になるのである。
弗酸ＨＦ ： １％
時間 ： １分間
［結晶核の形成工程］
一旦１×１０-9Ｔorrまで真空引きした後、
温度 ： ５９０℃
圧力 ： １×１０-5Ｔorr
ジシランガス ： １０ｓｃｃｍ
時間 ： １２分間
［結晶化のための熱処理工程］
温度 ： ７７０℃
圧力 ： １×１０-9Ｔorr
時間 ： ６０秒間
上記条件で図４(E)に示すように、直径８nm、間隔６nm、中心間の距離１４のナノ結晶５４が形成できた。上記結晶核６０の形成中(ジシランガス照射中)は結晶成長は起こらず、結晶核密度は、温度が高いほどジシランガス照射時間が長い程大きく、結晶化のための熱処理時間が長いほど結晶核は大きくなる。すなわち、ジシランガス照射温度と時間および熱処理時間を適正化することによって、所望のナノ結晶を形成することが可能になるのである。
上記結晶核形成の制御性を考えると、５５０〜６２０℃の温度範囲が望ましい。また、上記ジシランガスの代わりにモノシランまたはトリシランガスを照射して、結晶核を形成してもよい。なお、０．０１Ｔorr以上の圧力では、島状のシリコン粒の形成が起こるので適切ではない。
また、上記［結晶化のための熱処理工程］の温度は５５０℃以上であって、結晶核形成時の温度と同一か、または、結晶核形成時の温度以上の温度であればよい。
この第２実施形態では、結晶核形成後に温度を変化させる手間を避けるため、結晶核形成温度と次の熱処理温度を同一とした。上記［結晶核の形成工程］において、温度が５５０℃以下では結晶化が起こらない。また、ナノ結晶とトンネル絶縁膜の形成順についても第１実施形態と同様どちらを先にしてもよい。ただし、トンネル絶縁膜を酸化で形成する場合は、酸化時のナノ結晶表面の酸化量を考慮して、ナノ結晶を形成することが必要である。
次に、図４(F)に示すように、上記ナノ結晶５４上とトンネル絶縁膜５２上にＳiＯ2膜をＣＶＤ法により堆積して、コントロールゲート絶縁膜５５を形成した後、ゲート電極５６となる多結晶シリコン領域を作製する。この多結晶シリコン領域には、ｎ型不純物を高濃度にドープして低抵抗化する。その後、上記シリコン基板５１にソース,ドレイン領域５７,５８を形成する。
上記半導体ナノ結晶の製造方法では、第１実施形態と同様の作用,効果を有すると共に、上記半導体基板５１上に形成されたトンネル絶縁膜５２上にアモルファスシリコン薄膜３を堆積した後、そのアモルファスシリコン薄膜３の表面に結晶核６０を形成し、続いて大気圧以下の低圧下で熱処理によりアモルファスシリコン薄膜３の表面の結晶核６０を種にしてナノ結晶５４を成長させるので、ナノ結晶５４の大きさ,形状や結晶性等の制御性が高まり、ばらつきをより一層低減することができる。この場合、結晶核密度は、結晶核の形成条件によって決定することができる。
この第２実施形態の半導体ナノ結晶の製造方法では、シリコンＳiのナノ結晶について述べたが、第１実施形態と同じように、ゲルマニウムＧeのナノ結晶についても同様に形成できる。
例えば、アモルファスゲルマニウム膜を第１実施形態と同じ方法で堆積した後、ゲルマニウムＧeの結晶核は、次の方法で形成できる。
［前処理工程］
弗酸ＨＦ ： １％
時間 ： １分間
［結晶核の形成工程］
一旦１×１０-9Ｔorrまで真空引きした後、
温度 ： ３９０℃
圧力 ： １×１０-5Ｔorr
モノゲルマンＧeＨ4 ： １０ｓｃｃｍ
時間 ： １０分間
なお、モノゲルマンＧeＨ4の代わりに四フッ化ゲルマニウムＧeＦ4を用いてもよい。
弗酸ＨＦ ： １％
時間 ： １分間
［結晶核の形成工程］
一旦１×１０-9Ｔorrまで真空引きした後、
温度 ： ３９０℃
圧力 ： １×１０-5Ｔorr
モノゲルマンＧeＨ4 ： １０ｓｃｃｍ
時間 ： １０分間
なお、モノゲルマンＧeＨ4の代わりに四フッ化ゲルマニウムＧeＦ4を用いてもよい。
［結晶化のための熱処理工程］
温度 ： ７５０℃
圧力 ： １×１０-9Ｔorr
時間 ： ６０秒間
また、シリコンＳiとゲルマニウムＧeからなるナノ結晶についても同様に形成でき、例えば、アモルファスシリコンゲルマニウム薄膜を第１実施形態と同じ方法で堆積した後、シリコンＳiとゲルマニウムＧeからなる結晶核は次の方法で形成できる。
温度 ： ７５０℃
圧力 ： １×１０-9Ｔorr
時間 ： ６０秒間
また、シリコンＳiとゲルマニウムＧeからなるナノ結晶についても同様に形成でき、例えば、アモルファスシリコンゲルマニウム薄膜を第１実施形態と同じ方法で堆積した後、シリコンＳiとゲルマニウムＧeからなる結晶核は次の方法で形成できる。
［前処理工程］
弗酸ＨＦ ： １％
時間 ： １分間
［結晶核の形成工程］
一旦１×１０-9Ｔorrまで真空引きした後、
温度 ： ３９０℃
圧力 ： １×１０-5Ｔorr
モノゲルマンＧeＨ4ジシランガス ： １０ｓｃｃｍ
時間 ：１２分間
なお、モノゲルマンＧeＨ4の代わりに四フッ化ゲルマニウムＧeＦ4を用いてもよいし、ジシランの代わりにシランまたはトリシランを用いてもよい。
弗酸ＨＦ ： １％
時間 ： １分間
［結晶核の形成工程］
一旦１×１０-9Ｔorrまで真空引きした後、
温度 ： ３９０℃
圧力 ： １×１０-5Ｔorr
モノゲルマンＧeＨ4ジシランガス ： １０ｓｃｃｍ
時間 ：１２分間
なお、モノゲルマンＧeＨ4の代わりに四フッ化ゲルマニウムＧeＦ4を用いてもよいし、ジシランの代わりにシランまたはトリシランを用いてもよい。
［結晶化のための熱処理工程］
温度 ： ７５０℃
圧力 ： １×１０-9Ｔorr
時間 ： ６０秒間
また、上記第２実施形態では、シリコン基板を用いたが、第１実施形態と同様ＳＯＩ基板を用いることもできる。
温度 ： ７５０℃
圧力 ： １×１０-9Ｔorr
時間 ： ６０秒間
また、上記第２実施形態では、シリコン基板を用いたが、第１実施形態と同様ＳＯＩ基板を用いることもできる。
なお、この発明の半導体ナノ結晶の製造方法および半導体記憶素子は、上記第１,第２実施形態の半導体記憶素子の構成に限定されるものではなく、球状の半導体ナノ結晶をキャリアの蓄積ノードとして用いる他のデバイスにも適用できる。
また、上記第１,第２実施形態では、非晶質半導体薄膜としてアモルファスシリコン薄膜,アモルファスゲルマニウム薄膜およびアモルファスシリコンゲルマニウム薄膜を用いた半導体ナノ結晶の製造方法について説明したが、非晶質半導体薄膜は、これに限らないのは勿論である。
１…シリコン基板、２…トンネル絶縁膜、
３…アモルファスシリコン薄膜、４…ナノ結晶、
５…コントロールゲート絶縁膜、６…ゲート電極、
７…ソース領域、８…ドレイン領域。
３…アモルファスシリコン薄膜、４…ナノ結晶、
５…コントロールゲート絶縁膜、６…ゲート電極、
７…ソース領域、８…ドレイン領域。
Claims (14)
- 基板上に形成された絶縁膜上に大気圧以下の低圧下で非晶質半導体薄膜を堆積するステップと、
上記非晶質半導体薄膜を堆積した後、大気圧以下の低圧下で上記非晶質半導体薄膜の表面に結晶核を形成するステップと、
真空中または酸化性を有しないガスの雰囲気中で上記非晶質半導体薄膜の堆積温度以上の温度で上記非晶質半導体薄膜に熱処理を施して、上記結晶核を種にして上記絶縁膜上に直径１８nm以下の球状の複数の半導体ナノ結晶を互いに間隔をあけて形成するステップと、
上記半導体ナノ結晶を形成した後、上記半導体ナノ結晶表面を酸化させて酸化膜を形成するステップとを有することを特徴とする半導体ナノ結晶の製造方法。 - 請求項１に記載の半導体ナノ結晶の製造方法において、
上記非晶質半導体薄膜を堆積した後、上記非晶質半導体薄膜を大気にさらすことなく、上記半導体ナノ結晶を形成することを特徴とする半導体ナノ結晶の製造方法。 - 請求項１に記載の半導体ナノ結晶の製造方法において、
上記非晶質半導体薄膜を堆積した後、上記半導体ナノ結晶を形成する前に上記非晶質半導体薄膜の堆積温度以下で上記非晶質半導体薄膜の表面の酸化膜を除去するステップを有することを特徴とする半導体ナノ結晶の製造方法。 - 請求項１に記載の半導体ナノ結晶の製造方法において、
上記半導体ナノ結晶がシリコンからなる場合、
上記結晶核を形成するステップは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つを含んだガスを原料ガスとして、０．０１Ｔorr以下の真空中で行うことを特徴とする半導体ナノ結晶の製造方法。 - 請求項１に記載の半導体ナノ結晶の製造方法において、
上記半導体ナノ結晶がゲルマニウムからなる場合、
上記結晶核を形成するステップは、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つを含んだガスを原料ガスとして、０．０１Ｔorr以下の真空中で行うことを特徴とする半導体ナノ結晶の製造方法。 - 請求項１に記載の半導体ナノ結晶の製造方法において、
上記半導体ナノ結晶がシリコンとゲルマニウムからなる場合、
上記結晶核を形成するステップは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つとを含んだガスを原料ガスとして、０．０１Ｔorr以下の真空中で行うことを特徴とする半導体ナノ結晶の製造方法。 - 請求項１乃至６のいずれか１つに記載の半導体ナノ結晶の製造方法において、
上記非晶質半導体薄膜の堆積膜厚ｔと、隣接する上記半導体ナノ結晶の中心間の距離ｓは、ｔ＜(π／６)ｓの関係を満たすことを特徴とする半導体ナノ結晶の製造方法。 - 請求項１に記載の半導体ナノ結晶の製造方法において、
上記半導体ナノ結晶は、シリコンまたはゲルマニウム、あるいはシリコンとゲルマニウムの混合物のうちのいずれか１つからなることを特徴とする半導体ナノ結晶の製造方法。 - 請求項８に記載の半導体ナノ結晶の製造方法において、
上記半導体ナノ結晶がシリコンからなる場合、
上記非晶質半導体薄膜を形成するステップは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つを原料ガスとして、あるいは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと酸化性を有しないガスとの混合ガスを原料ガスとして、アモルファスシリコン薄膜を堆積すると共に、
上記半導体ナノ結晶を形成するステップは、１０Ｔorr以下の真空中または１０Ｔorr以下の酸化性を有しないガスの雰囲気中で上記半導体ナノ結晶を成長させることを特徴とする半導体ナノ結晶の製造方法。 - 請求項８に記載の半導体ナノ結晶の製造方法において、
上記半導体ナノ結晶がゲルマニウムからなる場合、
上記非晶質半導体薄膜を形成するステップは、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つを原料ガスとして、あるいは、四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つと酸化性を有しないガスとの混合ガスを原料ガスとして、アモルファスゲルマニウム薄膜を堆積すると共に、
上記半導体ナノ結晶を形成するステップは、１０Ｔorr以下の真空中または１０Ｔorr以下の酸化性を有しないガスの雰囲気中で上記半導体ナノ結晶を成長させることを特徴とする半導体ナノ結晶の製造方法。 - 請求項８に記載の半導体ナノ結晶の製造方法において、
上記半導体ナノ結晶がシリコンとゲルマニウムからなる場合、
上記非晶質半導体薄膜を形成するステップは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つとを原料ガスとして、あるいは、シランガス,ジシランガスまたはトリシランガスのうちのいずれか１つと四フッ化ゲルマニウムまたはモノゲルマンのいずれか１つと酸化性を有しないガスとの混合ガスを原料ガスとして、アモルファスシリコンゲルマニウム薄膜を堆積すると共に、
上記半導体ナノ結晶を形成するステップは、１０Ｔorr以下の真空中または１０Ｔorr以下の酸化性を有しないガスの雰囲気中で上記半導体ナノ結晶を成長させることを特徴とする半導体ナノ結晶の製造方法。 - 請求項１乃至１１のいずれか１つに記載の半導体ナノ結晶の製造方法を用いてＭＯＳ型デバイスを製造するＭＯＳ型デバイスの製造方法であって、
上記半導体ナノ結晶の製造方法により形成された半導体ナノ結晶を、キャリア閉じ込め領域として用いたことを特徴とするＭＯＳ型デバイスの製造方法。 - 請求項１２に記載のＭＯＳ型デバイスの製造方法を用いた電界効果トランジスタの製造方法であって、
上記半導体ナノ結晶の製造方法により形成された半導体ナノ結晶を、電界効果トランジスタのフローティングゲートとして用いたことを特徴とする電界効果トランジスタの製造方法。 - 請求項１乃至１１のいずれか１つに記載の半導体ナノ結晶の製造方法により製造された上記半導体ナノ結晶を、ＳＯＩ基板上に形成されたトランジスタのフローティングゲートとしたことを特徴とする半導体ナノ結晶を用いた半導体記憶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003337469A JP2004048062A (ja) | 2003-09-29 | 2003-09-29 | 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003337469A JP2004048062A (ja) | 2003-09-29 | 2003-09-29 | 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26698697A Division JP3727449B2 (ja) | 1997-09-30 | 1997-09-30 | 半導体ナノ結晶の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004048062A true JP2004048062A (ja) | 2004-02-12 |
Family
ID=31712787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003337469A Pending JP2004048062A (ja) | 2003-09-29 | 2003-09-29 | 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004048062A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100615290B1 (ko) | 2004-11-29 | 2006-08-25 | 삼성에스디아이 주식회사 | 평판표시장치 |
| KR100626039B1 (ko) | 2004-11-22 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판표시장치 |
| KR100626040B1 (ko) | 2004-11-22 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판표시장치 |
| JP2006269660A (ja) * | 2005-03-23 | 2006-10-05 | Nara Institute Of Science & Technology | 半導体装置およびその製造方法 |
| JP2007158176A (ja) * | 2005-12-07 | 2007-06-21 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| KR100736850B1 (ko) | 2006-05-11 | 2007-07-10 | 한양대학교 산학협력단 | 금속 나노 결정체를 이용한 나노 플로팅 게이트를 가지는플래시 메모리 소자의 제조방법 |
| US7262991B2 (en) * | 2005-06-30 | 2007-08-28 | Intel Corporation | Nanotube- and nanocrystal-based non-volatile memory |
| KR100792036B1 (ko) * | 2006-10-17 | 2008-01-04 | 한양대학교 산학협력단 | 유기 박막 트랜지스터 및 그 제조 방법 |
| US7579653B2 (en) | 2004-07-21 | 2009-08-25 | Samsung Mobile Display Co., Ltd. | TFT, electronic device having the TFT, and flat display device having the TFT |
| US7662731B2 (en) | 2004-03-12 | 2010-02-16 | Japan Science And Technology Agency | Quantum dot manipulating method and quantum dot production/manipulation apparatus |
| US7812342B2 (en) | 2005-08-30 | 2010-10-12 | Samsung Mobile Display Co., Ltd. | Thin film transistor having a nano semiconductor sheet and method of manufacturing the same |
| US8153207B2 (en) | 2004-08-30 | 2012-04-10 | Sharp Kabushiki Kaisha | Fine particle-containing body, fine particle-containing body manufacturing method, storage element, semiconductor device and electronic equipment |
| JP2014143418A (ja) * | 2013-01-24 | 2014-08-07 | Freescale Semiconductor Inc | 不揮発性メモリ（ｎｖｍ）セル構造を作成する方法 |
| CN104299904A (zh) * | 2013-07-16 | 2015-01-21 | 中芯国际集成电路制造(上海)有限公司 | 闪存单元的形成方法 |
| CN111769179A (zh) * | 2010-09-24 | 2020-10-13 | 太阳能公司 | 制造太阳能电池的发射极区域的方法 |
-
2003
- 2003-09-29 JP JP2003337469A patent/JP2004048062A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7662731B2 (en) | 2004-03-12 | 2010-02-16 | Japan Science And Technology Agency | Quantum dot manipulating method and quantum dot production/manipulation apparatus |
| US8357272B2 (en) | 2004-03-12 | 2013-01-22 | Japan Science And Technology Agency | Quantum dot manipulating method and quantum dot production/manipulation apparatus |
| US7579653B2 (en) | 2004-07-21 | 2009-08-25 | Samsung Mobile Display Co., Ltd. | TFT, electronic device having the TFT, and flat display device having the TFT |
| US8153207B2 (en) | 2004-08-30 | 2012-04-10 | Sharp Kabushiki Kaisha | Fine particle-containing body, fine particle-containing body manufacturing method, storage element, semiconductor device and electronic equipment |
| KR100626039B1 (ko) | 2004-11-22 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판표시장치 |
| KR100626040B1 (ko) | 2004-11-22 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판표시장치 |
| KR100615290B1 (ko) | 2004-11-29 | 2006-08-25 | 삼성에스디아이 주식회사 | 평판표시장치 |
| JP2006269660A (ja) * | 2005-03-23 | 2006-10-05 | Nara Institute Of Science & Technology | 半導体装置およびその製造方法 |
| US7262991B2 (en) * | 2005-06-30 | 2007-08-28 | Intel Corporation | Nanotube- and nanocrystal-based non-volatile memory |
| US7629639B2 (en) | 2005-06-30 | 2009-12-08 | Intel Corporation | Nanotube- and nanocrystal-based non-volatile memory |
| US8344364B2 (en) | 2005-08-30 | 2013-01-01 | Samsung Display Co., Ltd. | Thin film transistor having a nano semiconductor sheet and method of manufacturing the same |
| US7812342B2 (en) | 2005-08-30 | 2010-10-12 | Samsung Mobile Display Co., Ltd. | Thin film transistor having a nano semiconductor sheet and method of manufacturing the same |
| JP2007158176A (ja) * | 2005-12-07 | 2007-06-21 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| KR100736850B1 (ko) | 2006-05-11 | 2007-07-10 | 한양대학교 산학협력단 | 금속 나노 결정체를 이용한 나노 플로팅 게이트를 가지는플래시 메모리 소자의 제조방법 |
| KR100792036B1 (ko) * | 2006-10-17 | 2008-01-04 | 한양대학교 산학협력단 | 유기 박막 트랜지스터 및 그 제조 방법 |
| CN111769179A (zh) * | 2010-09-24 | 2020-10-13 | 太阳能公司 | 制造太阳能电池的发射极区域的方法 |
| CN111769179B (zh) * | 2010-09-24 | 2023-09-15 | 迈可晟太阳能有限公司 | 制造太阳能电池的发射极区域的方法 |
| JP2014143418A (ja) * | 2013-01-24 | 2014-08-07 | Freescale Semiconductor Inc | 不揮発性メモリ（ｎｖｍ）セル構造を作成する方法 |
| CN104299904A (zh) * | 2013-07-16 | 2015-01-21 | 中芯国际集成电路制造(上海)有限公司 | 闪存单元的形成方法 |
| CN104299904B (zh) * | 2013-07-16 | 2017-09-26 | 中芯国际集成电路制造(上海)有限公司 | 闪存单元的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3727449B2 (ja) | 半導体ナノ結晶の製造方法 | |
| US6310376B1 (en) | Semiconductor storage device capable of improving controllability of density and size of floating gate | |
| US6808986B2 (en) | Method of forming nanocrystals in a memory device | |
| US6774061B2 (en) | Nanocrystalline silicon quantum dots within an oxide layer | |
| US6784103B1 (en) | Method of formation of nanocrystals on a semiconductor structure | |
| JP2004048062A (ja) | 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子 | |
| US5753541A (en) | Method of fabricating polycrystalline silicon-germanium thin film transistor | |
| US7101760B1 (en) | Charge trapping nanocrystal dielectric for non-volatile memory transistor | |
| JP2001313342A (ja) | 半導体素子およびその製造方法 | |
| JP3103385B2 (ja) | ポリシリコン薄膜半導体装置 | |
| US6013922A (en) | Semiconductor storage element having a channel region formed of an aggregate of spherical grains and a method of manufacturing the same | |
| KR100636022B1 (ko) | 반도체 장치의 박막 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법. | |
| US20090032861A1 (en) | Nonvolatile memories with charge trapping layers containing silicon nitride with germanium or phosphorus | |
| JP2006120663A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US20120264282A1 (en) | Method for forming a semiconductor device having nanocrystals | |
| KR20070119944A (ko) | 실리콘 나노 결정 형성 방법 및 이 방법이 적용된 메모리소자의 제조 방법 | |
| KR100782911B1 (ko) | 나노결정을 균일하게 형성하는 방법 및 나노결정을포함하는 소자 | |
| TW494572B (en) | Memory device including nanoclusters and method for manufacture | |
| CN104299904B (zh) | 闪存单元的形成方法 | |
| JP2007306022A (ja) | シリコン薄膜、シリコン単結晶粒子群、半導体装置、及び、フラッシュメモリセル | |
| JPH10256404A (ja) | 半導体装置の製造方法 | |
| JP3610172B2 (ja) | 半導体記憶素子の製造方法 | |
| KR101038398B1 (ko) | 반도체 소자의 플로팅 게이트막 형성방법 | |
| JPH06204252A (ja) | 薄膜トランジスタの製造方法 | |
| JP2003347440A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070424 |